Nome e Cognome: _____

(IN STAMPATELLO MAIUSCOLO)

Codice Persona o Matricola: _____

POLITECNICO
MILANO 1863

RETI LOGICHE

◯ Prof. William Fornaciari ◯ Prof. Gianluca Palermo ◯ Prof. Fabio Salice

Appello del 11 Luglio 2022

Prima di iniziare la prova si prega di leggere con attenzione i seguenti punti:

- Il tempo massimo a disposizione per svolgere la prova é di 2h:00min
- Non è permessa la consultazione di alcun materiale didattico durante lo svolgimento della prova. È severamente vietato colloquiare durante l'esame con i compagni di corso o utilizzare telefoni, PC, libri e appunti.
- In caso di necessità, il docente potrà richiedere lo svolgimento di una prova orale.
- Tutte le risposte devono essere riportate su questi fogli. Non saranno considerate valide le risposte fornite su fogli diversi da quelli contenuti in questo plico.
- Si segnali chiaramente sulla prima pagina il docente di riferimento
- Il punteggio degli esercizi è da considerarsi INDICATIVO
- LE PARTI SCRITTE IN FORMATO NON LEGGIBILE DAL DOCENTE SARANNO CONSIDERATE ERRATE IN FASE DI CORREZIONE


	Esercizio 1	Esercizio 2	Esercizio 3	Esercizio 4	Esercizio 5
PUNTI	7	6	5	7	7
Esame					
TOTALE					


ESERCIZIO 1

Data la seguente funzione `F(a,b,c,d)=ab'dc+bd'+a'cd+a'bc+a'b'c'd'`

- Si scriva la tabella delle verità di `F(a,b,c,d)`
- Utilizzando il metodo della mappa Karnaugh; si scrivano tutti gli implicanti primi e si indichi quali tra questi sono anche essenziali. Nel caso ci sia più di una soluzione ottima, se ne scelga una.
- Si consideri ora gli ingressi `a, b, c, d` non direttamente controllabili, ma risultano controllabili gli ingressi `x, y, z` che sono legati ad `a, b, c, d` come segue:
  - `a = x + y`
  - `b = xy`
  - `c = z'`
  - `d = z`

  Si ricavino le condizioni di indifferenza di `F(a,b,c,d)` dovute alla controllabilità su `x, y, z`.
- Si risintetizzi la funzione `F(a,b,c,d)` tenendo conto delle condizioni di indifferenza dovute alla controllabilità appena derivate.







I_A, I_E, I_B ESSENZIALI

$I_B I_C$ NON ESS

$F = I_A + I_B + I_E +$ (I_C / I_D)





ESERCIZIO 2

Data la seguente funzione non completamente specificata a due uscite, calcolare con il metodo di Quine-McCluskey gli implicanti primi.

$$F_1(a,b,c,d): \quad ON_{set} = \{m5, m13, m14, m15\} \qquad DC_{set} = \{m0, m4, m12\}$$
$$F_2(a,b,c,d): \quad ON_{set} = \{m0, m4, m6, m10, m14\} \qquad DC_{set} = \{m5, m7\}$$

Mostrare tutti passaggi fatti. Per la fase di generazione degli implicanti primi, si usino le tabelle qui sotto riportate.

m_x		F_1 F_2	
0	0000	11	✓
4	0100	11	✓
5	0101	11	✓
6	0110	01	✓
10	1010	01	✓
12	1100	10	✓
7	0111	01	✓
13	1101	10	✓
14	1110	11	✓ I_0
15	1111	10	✓

$m_x m_y$		F_1 F_2	
04	0-00	11	I_1
45	010-	11	I_2
46	01-0	01	✓
412	-100	10	✓
57	01-1	01	✓
513	-101	10	✓
67	011-	01	✓
614	-110	01	I_3
1014	1-10	01	I_4
1213	110-	10	✓
1214	11-0	10	✓
1315	11-1	10	✓
1415	111-	10	✓

$m_x m_y m_z m_t$		F_1 F_2	
4567	01--	01	I_5
451213	-10-	10	I_6
12131415	11--	10	I_7

ESERCIZIO 3

Data la seguente specifica VHDL di un circuito combinatorio con quattro ingressi a, b, c, d e due uscite f e g, lo si realizzi usando un dispositivo programmabile PAL con OR a due ingressi. Non si applichi nessuna semplificazione alle espressioni riportate.

```
library ieee;
use ieee.std_logic_1164.all;

entity esercizio_PAL is
port(   a : in std_logic;
    b : in std_logic;
    c : in std_logic;
    d : in std_logic;
    f : out std_logic;
    g : out std_logic; );
end entity;

architecture rtl of esercizio_PAL is
    signal x : std_logic;
begin
    f <= (b and c and d) or (d and x);
    x <= (a and b) or d;
    g <= (c and x) or b or ((not a) and d);
end rtl;
```


$F = BCD + Dx$

$x = AB + D$

$G = Cx + B + A'D$

$Y = B + Cx$

Si faccia uso dello schema sotto riportato per la soluzione, mostrando chiaramente i passaggi svolti.



ESERCIZIO 4

Date le seguenti equazioni di stato rappresentati un contatore a 3 bit:


```
Q1(t+1) = Q2(t) + Q3(t)
Q2(t+1) = Q1'(t) + Q3'(t) * Q2'(t)
Q3(t+1) = Q1(t) * Q2' (t)
```

Si risponda alle seguenti domande:

- Si determini la tabella degli stati completa;
- Si riduca la tabella ai soli stati raggiungibili considerando che lo stato 000 è quello di reset;
- Se ne esiste uno, si identifichi chiaramente il ciclo di conteggio e quali stati ne fanno parte.
- Se i FF utilizzati fossero di tipo D (FF-D) si disegni il circuito includendo il segnale di reset e quello di clock.

È necessario mostrare i passaggi fatti.

	Q_1 Q_2 Q_3 (t)	Q_1 Q_2 Q_3 (t+1)
S_0	0 0 0	0 1 0
S_1	0 0 1	1 1 0
S_2	0 1 0	1 1 0
S_3	0 1 1	1 1 0
S_4	1 0 0	0 1 1
S_5	1 0 1	1 0 1
S_6	1 1 0	1 0 0
S_7	1 1 1	1 0 0



- STATI RAGGIUNGIBILI $S_0 \to S_2 \to S_6 \to S_4 \to S_3$
- CICLO $S_6 \to S_4 \to S_3$
- ... CIRCUITO ...

ESERCIZIO 5

Data la seguente tabella degli stati di una macchina non completamente specificata,

S	X=0	X=1
A(RST)	F,0	D,1
B	F,-	-,0
C	-,1	B,0
D	F,-	D,0
E	F,0	D,1
F	E,0	D,-

Si trovi (se esiste) una macchina ridotta seguendo i seguenti passaggi, uno dopo l'altro.

- Si effettui l'analisi di raggiungibilità:
- Si mostri l'analisi di compatibiltà sulla macchina data applicando il metodo di Paul-Unger (tabella delle implicazioni);
- Si identifichino le classi di massima compatibilità usando l'algoritmo ad "albero";
- Si riscriva la tabella degli stati ridotta usando le classi di massima compatibilità;
- Si scriva la tabella delle eccitazioni della macchina minima usando FF di tipo T;

È necessario mostrare i passaggi fatti.

