Nome Cognome_____Matricola/Cod.Persona_____

POLITECNICO
MILANO 1863

RETI LOGICHE

Prof. Gianluca Palermo
05 – 02 – 2016

ISTRUZIONI:

1. Il tempo massimo a disposizione per svolgere la prova é di **2h:00min**
2. Non è permessa la consultazione di alcun materiale didattico durante lo svolgimento della prova. È inoltre vietato utilizzare telefoni, PC, libri e appunti.
3. In caso di necessità, il docente potrà richiedere lo svolgimento di una prova orale.
4. Tutte le risposte devono essere riportate su questi fogli. Non saranno considerate valide le risposte fornite su fogli diversi da quelli contenuti in questo plico.
5. E' consentito rispondere in italiano oppure in inglese.
6. Il punteggio degli esercizi è da considerarsi INDICATIVO

7. **LE PARTI SCRITTE IN FORMATO NON LEGGIBILE DAL DOCENTE SARANNO CONSIDERATE ERRATE IN FASE DI CORREZIONE**

	Ex. 1	Ex. 2	Ex. 3	Ex. 4	Ex. 5
Voto Max	7	6	7	6	6
Voto					
Voto Finale					

Esercizio n. 1

Data la macchina sequenziale rappresentata dalla seguente specifica VHDL:

- si scriva la tabella degli stati derivata dalla specifica VHDL
- si trovi la tabella degli stati di una macchina ridotta trovata *tramite le classi di massima compatibilità*. È necessario mostrare i passaggi fatti e adottare l'algoritmo dell'albero per l'identificazione delle classi di massima compatibilità.

```
library ieee;
use ieee.std_logic_1164.all;

entity myFSM is
    port(   clk      : in   std_logic;
            data_in  : in   std_logic;
            reset    : in   std_logic;
            data_out : out  std_logic; );
end entity;

architecture rtl of myFSM is
    type state_type is (s0, s1, s2, s3, s4);
    signal state, next_state : state_type;

begin
    process (clk, reset)
    begin
            if reset = '1' then
                    state <= s0;

            elsif (clk = '1' and clk'event) then
                    state <= next_state;
            end if;
    end process;

        process (state, data_in)
    begin
            case state
                    when s0=> if data_in = '1' then next_state <= s3;
                            else next_state <= s0;
                            end if;
                    when s1=> if data_in = '1' then next_state <= s3;
                            else next_state <= s1;
                            end if;
                    when s2=> if data_in = '1' then next_state <= s3;
                            else next_state <= s1;
                            end if;
                    when s3=> if data_in = '1' then next_state <= s4;
                            else next_state <= s2;
                            end if;
                    when s4=> if data_in = '1' then next_state <= s4;
                            else next_state <= s1;
                            end if;
            end case;
    end process;

    process (state, data_in)
    begin
            case state is
                    when s0=> if data_in = '1' then data_out <= '-';
                            else data_out <= '1';
                            end if;
                    when s1=> if data_in = '1' then data_out <= '0';
                            else data_out <= '-';
                            end if;
                    when s2=> data_out <= '0';
                    when s3=> if data_in = '1' then data_out <= '0';
                            else data_out <= '1';
                            end if;
                    when s4=> if data_in = '1' then data_out <= '0';
                            else data_out <= '1';
                            end if;
            end case;
    end process;

end rtl;
```

	Data_in=0	Data_in=1
S0	S0/1	S3/-
S1	S1/-	S3/0
S2	S1/0	S3/0
S3	S2/1	S4/0
S4	S1/1	S4/0

- (Dopo Albero) Classi di Massima compatibilità A= {S0, S1, S4} B={S1, S3, S4} C={S1,S2}

	Data_in=0	Data_in=1
A	A/1	B/0
B	C/1	B/0
C	C/0	B/0

Esercizio n. 2

Data la seguente tabella di copertura

	F1					F2					F3				
	M0	M1	M2	M3	M4	M5	M6	M7	M8	M9	M10	M11	M12	M13	COST
A				X	X					X		X	X		1
B				X			X					X	X		1
C		X	X					X	X		X			X	2
D	X										X				2
E										X				X	3
F				X	X										3
G	X	X				X	X								4

calcolare con il metodo di Quine-McCluskey per funzioni a piu' uscite una copertura minima usando come funzione di costo il numero di letterali della copertura (riportato nell'ultima colonna). Riportare la regola applicata per ogni passaggio e ridisegnare la tabella in presenza di cambiamenti significativi o in caso di Branch and Bound

BOZZA DI SOLUIZIONE

- Per essenzialità
  - F1 = C +
  - F2 = C + G
- M3/M12 rimossi per dom. di colonna. F/B per dom. di riga di A. A essenziale per M4 e M11
  - F1 = C + A
  - F3 = A

	M0	M9	M10	M13	Costo
A		X			1
C			X	X	1
D	X		X		2
E		X		X	3
G	X				1

- B&B -> G(f1), A(f2), C(f3)
  - F1 = C + A + G
  - F2 = C + G + A
  - F3 = A + C

Esercizio n.3

Si progetti la macchina di MOORE che realizza un riconoscitore di stringhe dotato di un ingresso X e di un'uscita Z.

Il riconoscitore pone a 1 l'uscita Z, per un solo ciclo di clock, quando viene osservata la sequenza di ingresso 010, sempre che la sequenza 100 non si sia mai presentata. E' previsto uno stato di reset esplicito nel quale si porta la macchina quando resettata.

- Si scriva la tabella degli stati della macchina minima
- Si sintetizzi usando Flip-Flop di tipo T, il circuito che produce l'uscita Z e il solo ingresso al flip-flop di stato rappresentante il bit meno significativo. Si usino le Mappe di Karnaugh e si esplicitino tutti gli implicanti primi.

Esempio:

X: 1110110100001010

Z: 0000000010000000

BOZZA DI SOLUIZIONE

	X=0	X=1	OUT
RST	S0	S1	0
S0	S0	S2	0
S1	S4	S1	0
S2	S1	S3	0
S3	S5	S2	1
S4	S5	S2	0
S5	S5	S5	0

- Codificare gli stati con 3 bit e sintetizzare l'uscita.
- Tabella eccitazione del FF-T
    - Se condifico in maniera sequenziale RST =000 S0=001 … S5 = 110
    - Z=q2q1'q0' (Qx = Uscita FF di stato)
    - T0 = …

Esercizio n. 4

Data la seguente specifica VHDL di una rete multilivello:

a) Si rappresenti il grafo multilivello equivalente a tale specifica.

b) Applicare alla rete multilivello la seguente trasformazione:

- SIMPLIFY (r): minimizzazione a due livelli di r in forma SOP

c) Si realizzi la rete trasformata tramite una PAL con sole porte OR a due ingressi:

- Si indichino esplicitamente i termini prodotto del piano AND, le espressioni relative al piano OR, e i nomi simbolici delle uscite che devono essere retroazionate
- Si disegni lo schema logico del dispositivo programmato

```
library ieee;
use ieee.std_logic_1164.all;

entity multi_level_PAL is
        port(   a       : in   std_logic;
                b       : in   std_logic;
                c       : in   std_logic;
                d       : in   std_logic;
                x       : out  std_logic;
                y       : out  std_logic; );
end entity;

architecture rtl of multi_level_PAL is
        signal q,j : std_logic;
begin
        x <= (q and (not d)) or (a and b);
        y <= (r and (not b)) or j;
        r <= (b or c) and (((q and (not b)) or (b and j));
        q <= a or (not c);
        j <= (not a) or (c and d);
end rtl;
```

BOZZA DI SOLUIZIONE

a) Disegnare il grado in cui i nodi di ingresso sono le variabili a, b, c e d, quelli di uscita sono le variabili x e y, mentre i nodi intermedi sono le espressioni derivate dal VHDL

b) r= (b+c)(qb'+bj) = bqb' + bbj + cqb + cbj = 0 + bj + cqb' + cbj = bj + cqb'

r= bj + cqb'

c) ingressi PAL : a, b, c, d + r, q, j che sono in retroazione

uscite PAL : x, y + r, q, j che vengono riportati in retroazione

Piano AND:	Piano OR:
AND1 = qd'	OR1 = AND1 + AND2 (uscita primaria x)
AND2 = ab	
AND3 = rb'	OR2 = AND3 + AND4 (uscita primaria y)
AND4 = j	
AND5 = bj	OR3 = AND5 + AND6 (retroazione r)
AND6 = cqb'	
AND7 = a	OR4 = AND7 + AND8 (retroazione q)
AND8 = c'	
AND9 = a'	OR5 = AND9 + AND10 (retroazione j)
AND10 = cd	

Esercizio n. 5

Dati due numeri rappresentati in base dieci, notazione modulo e segno, A = 27,75
B = 7,6875,

- fornire la codifica completa in virgola mobile in singola precisione standard IEEE 754
- effettuare l'operazione A+B

Mostrare tutti passaggi sia relativi alla codifica sia relativi alle operazioni di somma.

BOZZA DI SOLUIZIONE

A=

0	10000011	10111100000000…0

B=

0	10000001	11101100000000…0

A+B =

0	10000100	00011011100000…0