Nome Cognome_____Matricola/Cod.Persona_____

POLITECNICO
MILANO 1863

RETI LOGICHE

Prof. Fabrizio Ferrandi **Prof. William Fornaciari** **Prof. Gianluca Palermo**

10 – 02 – 2017

ISTRUZIONI:

1. Il tempo massimo a disposizione per svolgere la prova é di **1h:45min**
2. Non è permessa la consultazione di alcun materiale didattico durante lo svolgimento della prova. È inoltre vietato utilizzare telefoni, calcolatori, libri e appunti.
3. In caso di necessità, il docente potrà richiedere lo svolgimento di una prova orale.
4. Tutte le risposte devono essere riportate su questi fogli. Non saranno considerate valide le risposte fornite su fogli diversi da quelli contenuti in questo plico.
5. E' consentito rispondere in italiano oppure in inglese.
6. Il punteggio degli esercizi è da considerarsi INDICATIVO

7. **LE PARTI SCRITTE IN FORMATO NON LEGGIBILE DAL DOCENTE SARANNO CONSIDERATE ERRATE IN FASE DI CORREZIONE**

	Ex. 1	Ex. 2	Ex. 3	Ex. 4	TOT
Voto Max	9	7	8	8	32
Voto					
Voto Finale					

Esercizio n. 1

Data la seguente specifica VHDL:

- Si disegni il circuito equivalente alla specificata data;
- Si determini la tabella della verità delle funzioni U1 e U2;
- Si minimizzino le reti combinatorie che generano U1 e U2 usando il metodo delle mappe di Karnaugh singolarmente per ogni uscita;
- Si riportino le reti precedentemente minimizzate sulla PLA in figura evidenziando le connessioni con una **X**. Inserire chiaramente il nome degli ingressi e uscite.

```
library ieee;
use ieee.std_logic_1164.all;

entity myComponent is
    port(   a        : in   std_logic;
            b        : in   std_logic;
            c        : in   std_logic;
            d        : in   std_logic;
            U1       : out  std_logic;
            U2       : out  std_logic);
end entity;


architecture rtl of myComponent is
    signal x, y, f: std_logic;
    signal z_vector: std_logic_vector(2 downto 0);
begin

    U2 <= y and f;
    U1 <= x;
    y <= x nor c;
    x <= a and b;


    z_vector <= b & c & d;

    process (z_vector)
    begin
            case z_vector
                    when “010”  => f <=‘0’;
                    when others => f <=‘1’;
            end case;
    end process;

end rtl;
```




SOLUZIONE



A	B	C	D		U1	U2
0	0	0	0		0	1
0	0	0	1		0	1
0	0	1	0		0	0
0	0	1	1		0	0
0	1	0	0		0	1
0	1	0	1		0	1
0	1	1	0		0	0
0	1	1	1		0	0
1	0	0	0		0	1
1	0	0	1		0	1
1	0	1	0		0	0
1	0	1	1		0	0
1	1	0	0		1	0
1	1	0	1		1	0
1	1	1	0		1	0
1	1	1	1		1	0

U1 = AB

U2 = A'C'+B'C'



Esercizio n. 2

Data la seguente tabella di verità, riportare (trascrivendo tutti i passaggi):

- Trovare gli implicanti primi applicando il metodo di Quine McCluskey;
- Rappresentare la tabella di copertura della seconda fase del metodo di Quine McCluskey ed eseguire la ricerca della copertura ottima con criterio di costo cardinalità. Commentare i vari passaggi.

mintermine	A	B	C	D	Uscita
0	0	0	0	0	X
1	0	0	0	1	0
2	0	0	1	0	X
3	0	0	1	1	0
4	0	1	0	0	X
5	0	1	0	1	1
6	0	1	1	0	X
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	1

SOLUZIONE

```
M0   0000   v    0,2    00-0   v      0,2,4,6   0—0   ~~P2=a'd'~~  NON IMPL.!
------------     0,4    0-00   v      ----------------           SOLI DC!
M2   0010   v    ----------------      4,5,6,7   01--  P3=a'b
M4   0100   v    2,6    0-10   v      ----------------
------------     4,5    010-   v      5,7,13,15 -1-1  P4=bd
M5   0101   v    4,6    01-0   v
M6   0110   v    ----------------
------------     5,7    01-1   v
M7   0111   v    5,13   -101   v
M11  1011   v    6,7    011-   v
M13  1101   v    ----------------
------------     7,15   -111   v
M15  1111   v    11,15  1-11   P1=acd
                 13,15  11-1   v
```

	5	7	11	13	15
P1			**x**		x
P3	x	x			
P4	x	x		**x**	x

P1 e P4 essenziali

Esercizio n.3

Si progetti la macchina di MOORE che realizza un riconoscitore di stringhe dotato di un ingresso X e di un'uscita Z.

Nella condizione iniziale il riconoscitore produce un'uscita Z uguale a 0. In seguito, porta ad 1 l'uscita quando riconosce la sequenza 0110, anche sovrapposta. Inoltre, l'uscita Z viene invertita quando viene riconosciuta la sequenza 111 non sovrapposta. In tutti gli altri casi, l'uscita mantiene il valore precedente.

- Si rappresenti il diagramma degli stati
- Si scriva la tabella degli stati e si verifichi che la macchina ottenuta sia minima.

SOLUZIONE

Macchina Minima

	X=0	**X=1**	**Z**
A/RST	B	E	0
B	B	C	0
C	B	D	0
D	G	G	0
E	B	F	0
F	B	G	0
G	G	H	1
H	G	I	1
I	G	A	1

Esercizio n. 4

Data la seguente tabella degli stati di una macchina non completamente specificata, si trovi la macchina ridotta trovata *tramite le classi di massima compatibilità*.

	In=00	In=01	In=11	In=10
S0	S3/-	S1/0	-/-	S1/0
S1	S1/1	S3/0	S4/0	-/-
S2	S1/-	-/-	S0/0	-/-
S3	-/-	S3/0	S2/0	S4/1
S4	S1/1	-/-	-/-	-/0

È necessario mostrare i passaggi fatti

- Rappresentando il grafo delle compatibilità includendo i vincoli (se presenti);
- Adottare l'algoritmo dell'albero per l'identificazione delle classi di massima compatibilità;
- Riscrivere la tabella degli stati ridotta usando le classi di massima compatibilità appena calcolate.

SOLUZIONE

- Analisi di compatibilità:

S1	S1S3			
S2	S1S3	S4S0		
S3	X	S2S4	S2S0	
S4	S1S3	V	V	X
	S0	S1	S2	S3

- Albero:

					S0S1S2S3S4					
S0		S1S2S3S4						S0S1S2S4		
S1	~~S2S3S4~~		S1S2S3S4				~~S0S2S4~~		S0S1S2S4	
S2		~~S1S3S4~~		S1S2S3S4				~~S0S1S4~~		**S0S1S2S4**
S3			~~S1S2S4~~		**S1S2S3**					

A= S0S1S2S4 B= S1S2S3

- Tabella ridotta

	In=00	In=01	In=11	In=10
A	B/1	B/0	A/0	(AoB)/0
B	(AoB)/1	B/0	A/0	A/1

(Pagina lasciata intenzionalmente bianca)