Disposition

Marc de Bever

June 29, 2020

Contents

1	Einleitung	2
2	System Varian 2.1 Kommunikation Sensor - XI Computer	2 3
3	Unser System	3
4	Hardware	3
5	Software 5.1 ARM 5.2 FPGA 5.3 PC Applikation	3 3 3
6	Konfiguration	4
7	Entwicklungsumgebung	4
8	Theorie 8.1 Enclustra Mercury PE5 Modul 8.2 Xilinx SoC 8.3 Bootvorgang 8.4 Standart Konfiguration der CPU 8.5 AXI 8.6 ARM R5 8.7 USB Standart 8.8 USB Treiber 8.9 SerDes 8.10 MGT 8.11 Debugging	4 4 4 4 4 5 5 5 5 5 5
9	Erläuterungen	5

1 Einleitung

Dieses Dokument ist ein Teil der Dokumentation des Projektes Imager-Emulator. Dieses Projekt besteht aus drei Teilprojekten. Genauer gesagt besteht es aus zwei Bachelor Thesen und einem Projekt 5 (P5). Das P5 und eine Thesis laufen parallel und die zweite Thesis wird ein Semester später durchgeführt. Diese Dokumentation ist diejenige von der ersten Thesis, welche parallel mit dem Projekt 5 durchgeführt wird. Das Projekt 5 und die zweite Thesis wird von Fabio Nardo geschrieben und diese Dokumentation ist von mir, Marc de Bever, geschrieben.

Das Projekt Imager-Emulator wurde von der Firma Varian Medical Systems ausgeschrieben. Das Ziel is es, einen Sensor zu emulieren, welcher Bilder über eine nicht standardisierte LWL Schnittstelle an einen Computer weitergibt. Der Computer, welcher die Bilder des Sensors entgegen nimmt, rechnet diverse Algorithmen, die unteranderem Pixelfehler erkennen und korrigieren können. Jedoch kann dem Sensor nicht gesagt werden, mach mal 'nen Pixelfehler. Daher braucht es ein Gerät, um Bilder mit Pixelfehlern zu generieren und an den Computer zu senden. Und dieses Gerät ist das Produkt dieses Projektes.

Die Aufteilung unter den Teilprojekten ist wie folgt. Im P5 soll die Hardware entwickelt werden, in der ersten Thesis, also diesem, sollen die Entwicklungsumgebungen und das FPGA-Modul in Betrieb genommen werden. Sowie auch die Schnittstellen zu programmieren. Die zweite Thesis soll schlussendlich die Kommunikation mit dem Computer implementieren, die Pixelfehler in die Bilder einbauen und das ganze Projekt abschliessen.

Das zweite Kapitel dieses Berichtes beschreibt wie das Sensorsystem der Varian aufgebaut ist. Zuerst gibt es einen groben Überblick und danach geht es genauer auf die Teilbereiche ein. Das dritte Kapitel beschreibt wie unser System aussehen soll. Es gibt einen top-down Blick auf das Projekt. Das heisst es beinhaltet die Blockschaltbilder. Zusätzlich beschreibt es die Wahl der wichtigsten Komponenten, wie das FPGA-Modul.

Das vierte Kapitel beschreibt die Hardware, da dies die Arbeit des Projektes 5 ist, werden in diesem Kapitel nur die wichtigsten Punkte erwähnt, welche für das Programmieren relevant sind.

Das fünfte Kapitel beschreibt die Software. Diese besteht aus drei Teilen, dem Code für den Mikrocontroller, dem Code für den FPGA und dem Code für die PC-Applikation. Das sechste Kapitel beschreibt wie zusätzliche Konfigurationen nachträglich hinzugefügt werden können. Das siebte Kapitel beschreibt die Entwicklungsumgebung.

Und das letzte Kapitel beschreibt Funktionalitäten, welche nicht von uns entwickelt worden sind, sondern schon auf dem Modul vorhanden sind.

2 System Varian

Dieses Kapitel beschreibt, wie das System der Varian aufgebaut ist. Zuerst gibt es einen groben Überblick und danach wird in den Unterkapiteln genauer auf

die einzelnen Komponenten eingegangen. Die Unterkapiteln sind noch nicht vollständig aufgelistet

2.1 Kommunikation Sensor - XI Computer

Dieses Kapitel beschreibt, wie die Sensoren mit dem XI-Computer kommunizieren. Dies beinhaltet die physikalische Ebene mit dem SerDes, den MGTs und dem SFP; den Gleichspannungsfreien Leitungscode, einer abgeänderten 8b10b-Code; dem Bootprotokoll; und dem Protokoll um Daten zu übertragen.

3 Unser System

Dieses Kapitel soll einen Top-Down Blick auf unser System geben. Dies beinhaltet die Blockschaltbilder und die wichtigsten Entscheidungen der Komponenten, wie des FPGA. Zudem definiert es die Schnittstellen zwischen der PC Software und dem ARM Core, sowie die zwischen dem ARM Core und dem FPGA

4 Hardware

Dieses Kapitel beschreibt die Hardware des Projektes. Es gibt einen kurzen Überblick und verweist auf die Dokumentation von Fabio und die anderen Dokumente für genauere Angaben. Es definiert die Angaben, welche für das Programmieren des SoCs wichtig sind.

5 Software

Dieses Kapitel ist der Hauptteil der Arbeit. Es beschreibt den FPGA und Mikrocontroller Code, welcher auf dem SoC läuft und wie dieser getestet wurde. Es ist in die Unterkapitel ARM, FPGA und PC Software aufgeteilt.

5.1 ARM

Dieses Kapitel beschreibt, welche Komponenten des ARM Cores gebraucht werden und wie sie konfiguriert sind, wie die Module des ARM Cores aufgebaut sind und auf welchem Core sie laufen.

5.2 FPGA

Dieses Kapitel beschreibt die Module, welche auf dem FPGA laufen.

5.3 PC Applikation

Dieses Kapitel beschreibt die Software, welche auf dem PC läuft, welche den Imager konfiguriert.

6 Konfiguration

Dieses Kapitel beschreibt, wie zusätzliche Konfigurationen hinzugefügt werden können.

7 Entwicklungsumgebung

Dieses Kapitel beschreibt, wie der Code für den SoC entwickelt werden kann und worden ist. Dies beinhaltet Vitis, Vivado und wie das Programm auf den SoC geladen werden kann.

8 Theorie

Dieses Kapitel beschreibt Funktionalitäten, welche nicht von mir entwickelt worden sind, sondern schon auf dem Modul vorhanden sind. In den einzelnen Unterkapiteln listet es die wichtigsten Konzepte und referenziert auf die Dokumentationen um genauere Informationen zu erhalten. Diese Unterkapitel sollen dazu dienen, dass in den anderen Kapiteln auf diese referenziert werden kann.

- 8.1 Enclustra Mercury PE5 Modul
- 8.2 Xilinx SoC
- 8.3 Bootvorgang
- 8.4 Standart Konfiguration der CPU

8.5 AXI

Eventuell werden noch folgende weitere Spezifikationen und Komponenten beschrieben.

- 8.6 ARM R5
- 8.7 USB Standart
- 8.8 USB Treiber
- 8.9 SerDes
- 8.10 MGT
- 8.11 Debugging

9 Erläuterungen

Dieses Kapitel listet alle Abkürzungen mit den Bedeutungen und einer kurzen Erklärung auf. Zudem erklärt es, wie die verschiedenen Fachwörter zu verstehen sind.

ARM Core, Core, FPGA, Sensor, XI-Computer, SoC, Imager, Imager-Emulator P5 FPGA