2º curso / 2º cuatr. Grados en Ing. Informática

Arquitectura de Computadores

Presentación

Material elaborado por Mancia Anguita Profesores: Mancia Anguita, Maribel García y Christian Morillas





Planificación aproximada

Grupo reducido (12 semanas).		Grupo amplio (13 semanas). Total 6 puntos			
Total 4 puntos			L1. Clases de paralelismo	Tema 1. Arquitecturas	
Bloque 0. Entorno (5%, 0.1)			L2. Clases arquitecturas	paralelas: clasificación y prestaciones (0.5)	
		P0	L3. Evaluac. prestaciones		
Bloque 1. Prog. Paralela I. Directivas OpenMP (25%, 0.5)	S1		L4. Herra., estilos, estruct.	Tema 2. Programación paralela (0.75)	
		P1	L5. Proceso paralelización		
		P1	L6.Evaluación prestaciones	paraicia (0.73)	
Bloque 2. Prog. Paralela II. Cláusulas OpenMP (20%, 0.4)	S2		L7. Arquitecturas TLP	Tema 3. Arquitecturas	
		P2	L8. Coherencia		
Bloque 3. Prog. Paralela III. Interacción con el entorno en OpenMP (25%, 0.5)	S3		L8. Coherencia	con paralelismo a nivel	
		Р3	L9. Consistencia	de thread (TLP) (1)	
		Р3	L10. Sincronización		
Bloque 4. Optimización de código en CPU (25%, 0.5)	S4		L11.Cauces superescalares	Tema 4. Arquitecturas	
	P4		L12. Cauces VLIW	con paralelismo a nivel de instrucción (ILP)	
Cada fila es una semana (S)eminario (P)ráctica (Tut)oría				(0.75	
Examen final escrito prácticas (2 puntos)		Examen final escrito de teoría (3 puntos)			

Presentación

Objetivo general de Arquitectura de Computadores (AC)




MATERIAS o ASIG. del GRADO

- Sistemas de Cómputo de Altas Prestaciones (IC.SCAP)
 - Infraestructura Sistemas de Procesamiento (TI.ISP)
- Estructura y Arquitectura de Computadores (R.EAC)
- Periféricos y Dispositivos de Interfaz Humana
- Sistemas de Cómputo para
 Aplicaciones Específicas (IC.SCAE)
- Complementos de Sistemas de Cómputo para Aplicaciones Específicas (C.IC.SCAE)


AC: El estudio de arquitecturas con paralelismo a nivel de instrucción (ILP) y de arquitecturas con paralelismo a nivel de flujo de instrucciones (TLP) habituales actualmente en el mercado de PC, WS y de servidores de gama baja, incluido su programación eficiente.

Evolución procesadores: de un núcleo (pr. secuencial) a multinúcleos (pr. paralelo)



Presentación

Aprovechar todos los núcleos de procesamiento de un computador




https://www.supermicro.com/en/products/mothe

rboard/X11DPU



Nvidia Quadro RTX 5000 (3,072 núcleos)




Reducción tiempo ejecución usando conocimientos de arquitectura de comp.


Versiones de código

- > V1
- V2: utiliza optimizaciones clásicas y multihilo (BP4 de AC)
- V3: utiliza ensamblador (EC) y multihilo (BP1,2 y 3 de AC)

Processor (release date)	Cores	L1 data cache	L1 inst. cache	L2 cache	Mem- ory	Fre- quency	FSB ¹
Core 2 Duo T7500 (Q2'2007)	2	32 KB	32 KB	4 MB shared	2 GB	2.2 GHz	800 MHz
Core 2 Duo E6750 (Q3'2007)	2	64 KB	64 KB	4 MB shared	2 GB	2.66 GHz	1333 MHz
Core 2 Quad Q9550 (Q1'2008)	4	32 KB	32 KB	2 of 6 MB. Each shared by 2 cores	4 GB	2.83 GHz	1333 MHz


1. FSB: Front-Side Bus





MP3 Optimization Exploiting Processor Architecture and Using Better Algorithms Mancia Anguita Universidad de Granada J. Manuel Martinez - Lechado Vitelcom

Arquitecturas paralelas







Multiprocesador

Multicomputador

Cluster

superescalar

XFIXX

Multinúcleo

¿En qué se parecen? ¿Qué los diferencia?

Villabilio

Procesador heterogéneo

