目 次

第1章	2週目 ツールを用いた回路設計技術	1
1.1	目的	1
	1.1.1 Xilinx ISE WebPACK について	1
1.2	実験方法....................................	1
	1.2.1 課題 1 3 入力多数決回路	1
	1.2.2 課題 2 発展課題 10 進 7 セグデコーダの制作	1
	1.2.3 課題 3 2 入力 AND ゲートの FPGA ボードでの動作確認	2
1.3	実験結果....................................	7
	1.3.1 課題 1 3 入力多数決回路	7
	1.3.2 課題 2 発展課題 10 進 7 セグデコーダの制作	7
	1.3.3 課題 3 2 入力 AND ゲートの FPGA ボードでの動作確認	7
1.4	考察	7
	1.4.1 課題 1 3 入力多数決回路	7
	1.4.2 課題 2 発展課題 10 進 7 セグデコーダの制作	8
	1.4.3 課題 3 2 入力 AND ゲートの FPGA ボードでの動作確認	8
1.5	感想	8
1.6	付録	9
第2章	3 週目 Verilog を用いた回路設計技術	12
第 2章 2.1	3 週目 Verilog を用いた回路設計技術 目的	12 12
第 2章 2.1 2.2	目的	12
2.1	目的	12 12
2.1	目的	12 12 12
2.1	目的 実験方法 2.2.1 課題1 全加算器	12 12 12 12
2.1	目的実験方法2.2.1課題1全加算器2.2.2課題2について	12 12 12 12 13
2.1	目的実験方法2.2.1課題 1 全加算器2.2.2課題 2 について2.2.3課題 2A 4 ビット加減算器	12 12 12 12 13 13
2.1	目的実験方法2.2.1 課題1全加算器2.2.2 課題2について2.2.3 課題2A4ビット加減算器2.2.4 課題2B4ビット乗算器	12 12 12 13 13 14
2.1	目的実験方法2.2.1課題 1 全加算器2.2.2課題 2 について2.2.3課題 2A 4 ビット加減算器2.2.4課題 2B 4 ビット乗算器2.2.5課題 3 手続きブロックを用いた 7 セグメントデコーダの作成	12 12 12 13 13 14 14
2.1	目的実験方法2.2.1 課題1全加算器2.2.2 課題2について2.2.3 課題2A4ビット加減算器2.2.4 課題2B4ビット乗算器2.2.5 課題3手続きブロックを用いた7セグメントデコーダの作成2.2.6 課題47セグメントLEDへの出力と発光の関係の観察	12 12 12 13 13 14 14 14
2.1	目的実験方法2.2.1 課題1全加算器2.2.2 課題2について2.2.3 課題2A4ビット加減算器2.2.4 課題2B4ビット乗算器2.2.5 課題3手続きブロックを用いた7セグメントデコーダの作成2.2.6 課題47セグメントLEDへの出力と発光の関係の観察2.2.7 課題57セグメントLED表示回路の作成	12 12 12 13 13 14 14 14
2.1 2.2	目的実験方法2.2.1課題 1 全加算器2.2.2課題 2 について2.2.3課題 2A 4 ビット加減算器2.2.4課題 2B 4 ビット乗算器2.2.5課題 3 手続きブロックを用いた 7 セグメントデコーダの作成2.2.6課題 4 7 セグメント LED への出力と発光の関係の観察2.2.7課題 5 7 セグメント LED 表示回路の作成2.2.8課題 6 乗算における符号について	12 12 12 13 13 14 14 14 14 14
2.1 2.2	目的実験方法2.2.1 課題1全加算器2.2.2 課題2について2.2.3 課題2A4ビット加減算器2.2.4 課題2B4ビット乗算器2.2.5 課題3手続きブロックを用いた7セグメントデコーダの作成2.2.6 課題47セグメントLEDへの出力と発光の関係の観察2.2.7 課題57セグメントLED表示回路の作成2.2.8 課題6乗算における符号について実験結果	12 12 12 13 13 14 14 14 14 14 14
2.1 2.2	目的実験方法2.2.1課題 1 全加算器2.2.2課題 2 について2.2.3課題 2A 4 ビット加減算器2.2.4課題 2B 4 ビット乗算器2.2.5課題 3 手続きブロックを用いた 7 セグメントデコーダの作成2.2.6課題 4 7 セグメント LED への出力と発光の関係の観察2.2.7課題 5 7 セグメント LED 表示回路の作成2.2.8課題 6 乗算における符号について実験結果2.3.1課題 1 全加算器	12 12 12 13 13 14 14 14 14 14 14 15
2.1 2.2	目的実験方法2.2.1課題 1 全加算器2.2.2課題 2 について2.2.3課題 2A 4 ビット加減算器2.2.4課題 2B 4 ビット乗算器2.2.5課題 3 手続きブロックを用いた 7 セグメントデコーダの作成2.2.6課題 4 7 セグメント LED への出力と発光の関係の観察2.2.7課題 5 7 セグメント LED 表示回路の作成2.2.8課題 6 乗算における符号について実験結果2.3.1課題 1 全加算器2.3.2課題 2A 4 ビット加減算器	12 12 12 13 13 14 14 14 14 14 15 15

	2.3.6 課題 5 7 セグメント LED 表示回路の作成 16
	2.3.7 課題 6 乗算における符号について
2.4	考察
	2.4.1 課題 1 全加算器
	2.4.2 課題 2A 4 ビット加減算器
	2.4.3 課題 2B 4 ビット 乗算器
	2.4.4 課題 3 手続きブロックを用いた 7 セグメントデコーダの作成 $1.1.1.17$
	2.4.5 課題 4 7 セグメント LED への 出力と発光の関係の観察 17
	2.4.6 課題 5 7 セグメント LED 表示回路の作成
	2.4.7 課題 6 乗算における符号について
2.5	感想
2.6	付録
第3章	4週目 Verilog を用いた順序回路の設計 32
3.1	目的
3.2	実験方法
	3.2.1 課題 1 10 進数カウンタの作成
	3.2.2 課題 2
	3.2.3 課題 3 LED の点滅
	3.2.4 課題 4 7 セグメント LED の 10 進力ウンタ
	3.2.5 課題 5 7 セグメント LED に 1234 を表示 34
	3.2.6 課題 6 4 桁のカウンタの作成
	3.2.7 課題 7 ΔΣ 変調による LED の調光
3.3	実験結果
	3.3.1 課題 1 10 進数カウンタの作成
	3.3.2 課題 2
	3.3.3 課題 3 LED の点滅
	3.3.4 課題 4 7 セグメント LED の 10 進力ウンタ
	3.3.5 課題 5 7 セグメント LED に 1234 を表示
	3.3.6 課題 6 4 桁のカウンタの作成
	3.3.7 課題 7 ΔΣ 変調による LED の調光 38
3.4	考察
	3.4.1 課題 1
	3.4.2 課題 2
	3.4.3 課題 3 LED の点滅
	3.4.4 課題 4 7 セグメント LED の 10 進力ウンタ
	3.4.5 課題 5 7 セグメント LED に 1234 を表示
	3.4.6 課題 6.4 桁のカウンタの作成
a -	3.4.7 課題 7 ΔΣ 変調による LED の調光
3.5	感想
	$3.5.1$ $\Delta\Sigma$ 変調について
	3.5.2 最後に

3.6	付録	•									 	•		 •	•				42
参考文献	扰																		54

第1章 2週目 ツールを用いた回路設計 技術

1.1 目的

1週目では紙の上で回路設計を行ったが,巨大なシステム,例えば $\mathrm{GPU^1}$ などを紙上で設計することは困難であり,コンピュータを用いて設計することが一般的である.2週目では,近年の回路設計技術に対する理解を深めるために, $\mathrm{Windows}$ ツール, Xilinx ISE $\mathrm{WebPACK}$ を用いて回路設計を行う.また,回路シミュレータ上で動作検証を行う.

1.1.1 Xilinx ISE WebPACK について

一般に集積回路の制作には時間がかかり,また大量生産を行わない限りコストもかかるため,少量生産を行う際は $FPGA^2$ など論理回路をエミュレートできる回路が使用される.Xilinx は FPGA の大手メーカであり,ISE WebPACK は Xilinx が提供する.

1.2 実験方法

シミュレーションで使用するデバイスは Spartan3E ファミリの XC3S100E の CP132 パッケージである. Xilinx の回路図ベースで実験を進めていく.

1.2.1 課題13入力多数決回路

3 入力多数決回路の回路を作成する.真理値表を表 1.1 に示す.設計した回路図を 1.1 に示す.シミュレーションのテストベンチを付録のソースコード 1.1 に示す.

1.2.2 課題 2 発展課題 10 進 7 セグデコーダの制作

7 セグメントデコーダを作成する . I_0 から I_3 の入力で 7 セグメント LED のセグメントの出力を得るようにする . 設計する回路は , 正論理を仮定すると , アノードコモンの 7 セグメント LED は 0 のときに光るようにする . そのため真理値表は表 1.2 のとおりである . カルノー図を半自動生成するために Excel を用いて表を生成している (図 1.3) . シミュレーションのテストベンチを付録のソースコード 1.2 に示す .

 $^{^1}$ Graphics Processing Unit \mathfrak{O} 略

 $^{^2 {\}rm Field}$ Programmable Gate Array ${\cal O}$ 略

表 1.1: 多数決回路の真理値表

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1




図 1.1: 3 入力多数決回路の回路図

1.2.3 課題32入力 AND ゲートの FPGA ボードでの動作確認

2 入力 AND ゲートを実際に作成し,その入力を押しボタンスイッチ,出力を LED に接続し,入出力を割り当て,コンフィグレーションデータを作成する.作成したデータを

表 1.2: 7 セグデコーダの真理値表

		L/ _			_						
N	I_3	I_2	I_1	I_0	A	B	C	D	E	F	G
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	0	0	1
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0

 FPGA にダウンロードし,動作検証をする.回路図を図 1.4 に示す.ピンの a 割り当てを図 1.5 に示す.




図 1.2: 7セグデコーダの回路図




図 1.3: 7 セグデコーダの設計に用いたシート、画像では6のカルノー図が出力されている




図 1.4: AND ゲートの回路図




図 1.5: AND ゲートのピンアサイン



図 1.6: 3 入力多数決回路のシュミュレーション結果



図 1.7: 7 セグメントデコーダのモジュールテスト

1.3 実験結果

1.3.1 課題13入力多数決回路

シュミュレーション結果を図1.6に示す.

1.3.2 課題2発展課題10進7セグデコーダの制作

シュミュレーション結果を図 1.7 に示す.テストベンチの結果の中で,赤で引かれた線に注目すると,7 セグのデコード結果が見える.

1.3.3 課題 3 2 入力 AND ゲートの FPGA ボードでの動作確認

動作確認をしている様子を図 1.8 に示す .2 つのボタンを 0 個または 1 個押したときには LED は点灯せず , 両方のボタンを押したときのみ LED が点灯した .

1.4 考察

1.4.1 課題13入力多数決回路

3 入力多数決回路について,予想通りの動作ができていることがわかる.この回路で, 信頼性が求められる計算の正確性が確保できると考えられる.



図 1.8: 2 入力 AND の LED への出力テスト

1.4.2 課題 2 発展課題 10 進 7 セグデコーダの制作

7 セグメントデコーダも,波形から正しくデコードできている様子がわかる.0 で光るように設計したため,AND ベースで設計する際に論理素子が少なくて済んだ.これも,光る部分の設計より,光らない部分を考えたほうが回路が簡略化しやすいことが理由としてある.

1.4.3 課題 3 2 入力 AND ゲートの FPGA ボードでの動作確認

2 入力 AND 回路について,想定通り両方のボタンを押したときのみ LED が光った.これは,スイッチが押されたら1,LED も1 のときに光るように設計されているためである.

1.5 感想

コンピュータ上での回路設計に触れることができ,基本的な FPGA の特性をつかむことができた.特に実際に回路をブレッドボードと論理ゲートで組むことなく,複雑な回路のエミュレートが実機レベルで開発できる点から,FPGA は有用だと思う.

7 セグメントデコーダの制作では,どのセグを光らせるのか,迷う部分があった.例えば1, 6, 7, 9 などは光らせ方が複数あり 3 ,それぞれの数字において,発光パターンが複数考えられたが,解説に揃えて設計することにした.後の検算のことを考えてのことである.

あと、レポート作成時に Tex で表作るのが意外と大変だった、Excel 等で作った表を変換するソフトを用意すべきだと思った、

³数字"1" は右左の違い, 6, 7, 9 はそれぞれ A, F, D セグメントの発光の有無に迷う

1.6 付録

ソースコード 1.1: TMR のテストベンチ

```
'timescale 1ns / 1ps
3
      // Company:
  // Engineer:
5
6
     Create Date: 13:19:06 04/24/2019
7
  // Design Name: ADDER
  // Module Name: Z:/adder/testbench.v
  // Project Name: adder
10
  // Target Device:
  // Tool versions:
  // Description:
     Verilog Test Fixture created by ISE for module: ADDER
15
16
     Dependencies:
17
18
     Revision:
19
     Revision 0.01 - File Created
20
     Additional Comments:
21
22
23
      24
  module testbench;
25
26
         // Inputs
27
28
         reg A;
         reg B;
29
         reg C;
30
31
32
         // Outputs
         wire S:
33
34
         wire Co;
35
         // Instantiate the Unit Under Test (UUT)
36
         ADDER uut (
37
                .A(A),
38
                .B(B),
39
                .C(C),
40
                .S(S).
41
                .Co(Co)
42
         );
43
44
         initial begin
45
                // Initialize Inputs A = 0;
46
47
                B=0;
48
49
50
                // Wait 100 ns for global reset to finish
51
                #10;
52
```

```
// Initialize Inputs
53
                  A = 0; B = 0; C = 0; #10;
54
                  A = 1; B = 0; C = 0; #10;
55
                  A = 0; B = 1; C = 0; #10;
56
                  A = 1; B = 1; C = 0; #10;
57
                  A = 0; B = 0; C = 1; #10;
58
                  A = 1; B = 0; C = 1; #10;
59
                  A = 0; B = 1; C = 1; #10;
60
                  A = 1; B = 1; C = 1; #10;
61
62
                  // Add stimulus here
63
64
          end
65
66
   endmodule
67
```

ソースコード 1.2: 回路図で設計した 7 セグデコーダのテストベンチ

```
// Verilog test fixture created from schematic Z:\ sevenseq\sevenseqdec.sch - Wed Apr
        17 16:46:36 2019
 2
   'timescale 1ns / 1ps
 3
 4
   module sevensegdec_sevensegdec_sch_tb();
 5
 6
    // Inputs
 7
       reg [3:0] I;
 8
 9
    // Output
10
       wire [0:6] Y;
11
             reg [8:0] Z;
12
             integer J;
13
14
   // Bidirs
15
16
    // Instantiate the UUT
17
       sevensegdec UUT (
18
                      I(I)
19
                      .\dot{Y}(\dot{Y})
20
21
    // Initialize Inputs
22
   initial begin
23
            I = 0;
24
             for(J=0; J<16; J=J+1) begin
25
                      I \leq J;
26
                      Z <= 0;
27
                      #22; Z \le \{1'b0, \{3\{Y[5]? 1'b0: 1'bx\}\}, 1'b0, \{3\{Y[5]? 1'b0: 1'b0\}, 1'b0\}\}
28
29
                                                  {3{Y[4]? 1'b0 : 1'bx}}, 1'b0}; // c (E, F)
30
                               #15
31
32
                      Z \le \{Y[0] ? 1'b0 : 1'bx, 3'b000, Y[6] ? 1'b0 : 1'bx,
33
                                                 3'b000, Y[3] ? 1'b0 : 1'bx}; // (A, D, G)
34
                               #46
35
36
                      Z \le \{1'b0, \{3\{Y[1]? 1'b0 : 1'bx\}\}, 1'b0,
37
                                                  {3{Y[2] ? 1'b0 : 1'bx}}, 1'b0}; // Ec (B, C)
38
                               #15
39
40
41
```

第2章 3週目 Verilog を用いた回路設計 技術

2.1 目的

2週目の実験では,コンピュータ上で回路図を設計した.しかし大規模な回路の制作に回路図は向いていない.多くの場合,ハードウェア記述言語 (HDL; Hardware Description Language) を用いて記述される.3週目は HDL の1種である Verilog を用いて回路設計を行う. Verilog は C 言語と似た言語であり, C 言語習得者にとっては感覚的に扱いやすい言語である.

2.2 実験方法

2.2.1 課題1 全加算器

半加算器 , 全加算器を Verilog で記述する . ただし手続きブロックと算術演算子を用いてはならない . ここで全加算器は , A, B, C_I の入力の和を求める回路である . 全加算器の真理値表を 2.1 に示す .

表 2.1: 全加算器の真理値表

A	B	C_I	C_O	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

ソースコードをソースコード 2.1 に示す. テストベンチをソースコード 2.2 に示す.

2.2.2 課題2について

課題 2 は選択問題だが,実験時間が余ったため,両方とも実験を行った.両方ともレポートにまとめておく.




図 2.1: 加減算器の構成

2.2.3 課題 2A 4 ビット加減算器

4 ビット加減算器を作成する.加減算機とは,制御入力の値に応じ,加算器または減算器となる回路である.減算は,S=A-B などという式に対し,2 の補数表現を用いて $C=-B=(B\oplus 4'hF)+1$ と変形することで,S=A+C という式で記述することができる.そのため,通常の加算器に対し,XOR を通して符号を反転させ,全加算器の0 ビット目のキャリービットを1 にすることで,減算器を実現することができる.図2.1 に回路図を示す.図中,FA は全加算器という意味である.実際には,最終ビットのキャリービットの出力もモジュールから出力させる.

ソースコードをソースコード 2.3 に示す. テストベンチをソースコード 2.4 に示す.

2.2.4 課題 2B 4 ビット乗算器

符号なし 4 ビット乗算器を制作する .4 ビットの掛け算の積は 8 ビットとなる .2 進数での掛け算は ,10 進法での筆算と同じように行う $(\mathbf{表}\,2.2)$.

表 2.2: 2 進法での筆算例

				1	0	1	0	
			×	0	1	0	1	
				1	0	1	0	(1)
			0	0	0	0		(0)
		1	0	1	0			(1)
+	0	0	0	0				(0)
	0	1	1	0	0	1	0	

具体的には, $C=A\times B$ の演算に対して,Aを左にシフトしつつ,Bの各ビットで全体をマスクし,最後に合算する.筆算例と HDL で記述されたソースコードを合わせて見ながら理解してもらいたい.ソースコードをソースコード 2.5 に示す.テストベンチをソースコード 2.6 に示す.

2.2.5 課題3 手続きブロックを用いた7セグメントデコーダの作成

2 週目の課題にあった 7 セグメント LED 用のデコーダを手続きブロックを用いて記述する. ソースコードをソースコード 2.7 に示す. テストベンチをソースコード 2.8 に示す.

2.2.6 課題 4 7 セグメント LED への出力と発光の関係の観察

7 セグメント LED の光り方を調べるため,7 セグメント LED とスイッチをバッファで連結し,光り方を観察する.

ピンの割り当ては , 詳細は付録にまとめておく (y-スコード 2.9) . ボタンと LED への出力の光らせ方も , y-スコード 2.10 で記述している .

7 セグメント LED はアノードコモンである.カソード側は A セグメントから G, dot の LED に繋がっていて,4 桁すべて同じ端子を共有している.プッシュスイッチ側スイッチはプルダウン抵抗を通して何も押されない状態では0 出力となる.IO の割り当てでは,スライドスイッチを LED のカソード側8 ビットに割り当てをした.プッシュスイッチは,アノード側に4 桁分配置した.

7 セグメント LED の光り方を調べる前に期待される動作を考える.7 セグメント LED のアノード側は Low 状態で光る状態の準備ができる.カソード側は High 状態になることで光る準備ができ,両方が成立したセグメントの LED が発光することが期待できる.

そのため,まずはプッシュボタンは何も押さず,すべての桁を選択した状態でテストを開始する.スライドスイッチと LED の発光の関係を調査する.その次にスライドスイッチはすべて High の状態にし,スライドスイッチを1 つずつ押して,桁が無効になるかを観察する.

2.2.7 課題 5 7 セグメント LED 表示回路の作成

7 セグメント LED へ実際の数値のの出力をテストする.押しボタン3 つを3 ビットの入力とし,それに応じた数字をすべての桁の7 セグメント LED に出力する回路を作成する. 7 セグメント LED とスイッチのピン割り当てをソースコード2.11 に示す.その他の7 セグメント LED の表示ソースコードを2.12 に示す.

2.2.8 課題 6 乗算における符号について

4 ビット乗算器について,符号ありと符号なし両方の演算結果の違いを観測する.ソースコードをソースコード 2.13 に示す.テストベンチをソースコード 2.14 に示す.

2.3 実験結果

2.3.1 課題1 全加算器

シミュレーション結果の波形を図2.2に示す.




図 2.2: 全加算器のモジュールテスト



図 2.3: 加減算器の加算時のモジュールテスト

2.3.2 課題 2A 4 ビット加減算器

Bの符号を正のまま,つまり加算中のシミュレーション結果の1 部の波形を図2.3 に示す.Bの符号を負にし,減算中のシミュレーション結果の1 部の波形を図2.4 に示す.波形中,SIGN が符号を示しており,すべてのデータは符号ありと仮定して表示している.出力C は桁溢れを示している.図中,変数J, K, SI はループ変数で特に意味はない.

2.3.3 課題 2B 4 ビット乗算器

4 ビット乗算器のモジュールテストの結果の1 部を図2.5 に示す . 図中 , 変数 J, K はループ変数で特に意味はない .

2.3.4 課題3 手続きブロックを用いた7セグメントデコーダの作成

7 セグデコーダのモジュールテストの結果を図 2.6 に示す .2 週目の課題同様に赤の線に注目するとデコード結果が見える .



図 2.4: 加減算器の減算時のモジュールテスト



図 2.5: 4 ビット乗算器のモジュールテスト



図 2.6: 7 セグデコーダのモジュールテスト

2.3.5 課題 4 7 セグメント LED への出力と発光の関係の観察

出力値と7 セグメント LED の光り方の調査結果を調べた.実験方法で述べたように,課題4 の実験は2 つに分けて行われた.

前者のほうでは,プッシュスイッチを押さずにセグメントの発光パターンを調査する. 結果としては,割り当てたセグメントとスライドスイッチの間の関係性が検証できた.dot に関しては High 出力のとき,小数点を表現するときに用いられる"."が現れた.その他, 回路図のセグメントの割り当てと同じようにセグメントが High で点灯した.

次に後者の方では,スライドスイッチを幾つか High にセットした状態で 1 つずつプッシュスイッチを押す.押すとスイッチの出力は High になる.押した桁に対応する桁が消灯した.4 つ全て押すと完全に消灯した.3 つだけ押すと,一つだけ残して消えた.

2.3.6 課題 5 7 セグメント LED 表示回路の作成

7 セグメント LED は目的の動作を果たしていた . 0-7 のバイナリ入力に対応する 7 セグメント表示ができていた .

2.3.7 課題 6 乗算における符号について

テストベンチの結果を図 2.7 に示す. 符号を考慮した演算結果になっている. 符号なしでは単に乗算計算をしている.

2.4 考察

2.4.1 課題1 全加算器

1ビットの加算計算ができていることがわかる.

2.4.2 課題 2A 4 ビット加減算器

4 ビットの加減算計算が正しく動作していることがわかる.

2.4.3 課題 2B 4 ビット乗算器

4 ビットの乗算計算が正しく動作していることがわかる.符号は考慮していないので,符号なしの計算のみしかできない.

2.4.4 課題3 手続きブロックを用いた7セグメントデコーダの作成

7 セグメント LED 用のデコードが正しく動作していることがわかる.2 週目で設計した 回路図と同様の動作をした.こちらのほうが開発時間がかなり短くなっている.以前は3 時間くらいはかかってたが,今回は20分くらいで同様の動作を実現した.

2.4.5 課題 4 7 セグメント LED への出力と発光の関係の観察

7 セグメント LED の動作として,桁を決めるピンと,7 セグメント LED のセグを制御するポートがあることがわかる.ポートとセグメントの対応は,回路図通りであることが分かった.アノード側は Low で光ることがわかる.カソード側は High で光る.

両方が AND の条件式になっていて,両方成り立つときのみ LED が点灯する.セグメントの制御用ポートがすべての桁で共通していることから,すべての桁を別々に,また同時に制御することはできない.桁を高速に切り替えながら,それぞれの桁を表示するダイナミック制御を行うことが考えらる.

4桁の7セグメント LED のように,なにも工夫しないと $(7+1) \times 4 = 32$ 個の LED を同時に制御するのには多数のポートが必要になる.しかし FPGA ではポートが有限であるため,1 つの LED に1 つのポートを対応させるのは入出力ポートの資源の面から考えると良くない.この回路で使われているダイナミック点灯の方式では,この場合は8+4=12 ポートで制御できる.半分以下までポート数を削減できるが,同時には制御できないので,高速に桁を切り替えながら表示することが考えられる.そのためデメリットとしてはLED の輝度が $\frac{1}{4}$ まで低下することが考えられる.

2.4.6 課題57セグメントLED表示回路の作成

7セグメント LED 用の出力を正しく動作している.今回は case 文で実装しているが, if 文でも同様の実装ができることが考えられる.



図 2.7: 4 ビット乗算器における符号ありと符号なしの違い

2.4.7 課題 6 乗算における符号について

符号ありと符号なしの乗算の演算結果に違いが出た.符号ありでは,私たちは普段,符号同士の演算を別にしておいて,後で符号をまとめる.乗算器でも同様に,符号なしでは符号の計算は考慮されなかった.すべて符号なしとして処理されている.逆に符号ありでは,符号を考慮しての計算ができていることがわかる.

2.5 感想

以前7セグメント LED 用のデコード回路を作成したときよりも Verilog で記述したほうが製作時間が短くった.ハードウェアの最適化は人がやるところと機械に任せるところの選定が必要だと思った.全体の構造は人の手で決めるべきだが,細かい部分はコンピュータの論理合成により行われたほうが簡単にできる.

また,7セグメント LED の制御回路に工夫が見られた.ポート数は,マイコンでプログラミングする際にも制約として考慮しなければならないことが多い.少ないポートで効率よく制御するためには,回路上の工夫が欠かせないことがわかった.

また,加算器に関しては,このままでは桁が長くなると,計算時間が長くなると思った. 桁上がりが入るのが,前の桁を計算しなければ桁上がりがわからないためである.高速化するには桁上がりを前もって計算するための機構などを用意する必要があると思う.

2.6 付録

ソースコード 2.1: 課題 1 ソースコード

```
'timescale 1ns / 1ps
1
2
  // Company:
3
  // Engineer:
4
5
    Create Date: 13:00:13 04/24/2019
6
  // Design Name:
7
   // Module Name: ADDER
    Project Name:
9
  // Target Devices:
10
  // Tool versions:
  // Description:
13
    Dependencies:
14
15
    Revision:
16
  // Revision 0.01 - File Created
17
  // Additional Comments:
18
19
20
     module HADDER(
21
        input A,
22
        input B,
23
        output S.
24
        output Co
25
26
        assign Co = A \& B;
27
28
        assign S = A \hat{B};
  endmodule
29
30
  module ADDER(
31
32
     input A,
33
     input B,
     input C.
34
     output S
35
36
     output Co
37
         wire F;
38
         wire G;
39
         wire H;
40
41
        HADDER U1(.A(A), .B(B), .S(F), .Co(G));
42
        HADDER U2(.A(F), .B(C), .S(S), .Co(H));
43
        assign Co = G \mid H;
44
45
46
  endmodule
47
```

ソースコード 2.2: 課題 1 テストベンチ

```
1 'timescale 1ns / 1ps
```

```
// Company:
  // Engineer:
6
     Create Date: 13:19:06 04/24/2019
7
     Design Name: ADDER
     Module Name: Z:/adder/testbench.v
    / Project Name: adder
10
   // Target Device:
11
   // Tool versions:
12
    / Description:
13
     Verilog Test Fixture created by ISE for module: ADDER
15
16
     Dependencies:
17
18
     Revision:
19
  // Revision 0.01 - File Created
20
     Additional Comments:
21
22
23
      module testbench;
25
26
         // Inputs
27
         reg A;
28
         reg B;
29
         reg C;
30
31
         // Outputs
32
         wire S;
33
         wire Co;
34
35
         // Instantiate the Unit Under Test (UUT)
36
         ADDER uut (
37
                .A(A),
38
                .B(B),
39
                .C(C),
40
                .S(S).
41
                .Co(Co)
42
         );
43
44
         initial begin
45
                // Initialize Inputs A = 0;
46
47
                B=0;
48
                C = 0;
49
50
                // Wait 100 ns for global reset to finish
51
                #10;
52
                // Initialize Inputs
53
                A = 0; B = 0; C = 0; #10;
54
                A = 1; B = 0; C = 0; #10;
55
                A = 0; B = 1; C = 0; #10;
56
                A = 1; B = 1; C = 0; \#10;
57
                A = 0; B = 0; C = 1; #10;
58
                A = 1; B = 0; C = 1; #10;
```

```
A = 0; B = 1; C = 1; #10;
60
               A = 1; B = 1; C = 1; #10;
61
62
               // Add stimulus here
63
64
         end
65
66
  endmodule
67
                 ソースコード 2.3: 課題 2A ソースコード
  'timescale 1ns / 1ps
      Company:
    Engineer:
4
5
     Create Date: 13:26:46 04/24/2019
6
     Design Name:
    / Module Name: adder4
8
    / Project Name:
9
    / Target Devices:
10
     Tool versions:
11
12
    / Description:
13
     Dependencies:
14
15
    Revision:
16
  // Revision 0.01 - File Created
17
  // Additional Comments:
18
19
20
      module HADDER(
21
         input A,
22
         input B,
23
         output S.
24
         output Co
25
26
         );
         assign Co = A \& B;
27
         assign S = A \hat{B};
28
  endmodule
29
30
  module ADDER(
31
     input A,
32
     input B,
33
     input C,
34
     output S
35
     output Co
36
37
      );
          wire F;
38
          wire G;
39
         wire H;
40
41
         HADDER U1(.A(A), .B(B), .S(F), .Co(G));
42
         HADDER U2(.A(F), .B(C), .S(S), .Co(H));
43
         assign Co = G \mid H;
44
  endmodule
45
46
```

```
47
  module ADDER4(
48
      input [3:0] A,
49
      input [3:0] B,
50
      input SIG.
51
      output [3:0] S,
52
      output C
53
54
      );
55
         wire [3:0]Ba;
56
         wire [3:0]Co;
57
         assign Ba = \{4\{SIG\}\}^B;
58
59
         ADDER U0(.A(A[0]),.B(Ba[0]),.C(SIG),.S(S[0]),.Co(Co[0]));
60
         ADDER U1(.A(A[1]),.B(Ba[1]),.C(Co[0]),.S(S[1]),.Co(Co[1]));
61
         ADDER U2(.A(A[2]),.B(Ba[2]),.C(Co[1]),.S(S[2]),.Co(Co[2]));
62
         ADDER U3(.A(A[3]),.B(Ba[3]),.C(Co[2]),.S(S[3]),.Co(Co[3]));
63
64
         assign C = Co[3];
65
  endmodule
66
                  ソースコード 2.4: 課題 2A テストベンチ
  'timescale 1ns / 1ps
2
3
      // Company:
4
     Engineer:
5
6
     Create Date: 13:46:17 04/24/2019
7
     Design Name: ADDER4
     Module Name: Z:/adder4/testbench.v
9
  // Project Name: adder4
10
  // Target Device:
11
  // Tool versions:
12
    / Description:
13
14
     Verilog Test Fixture created by ISE for module: ADDER4
15
16
     Dependencies:
17
18
     Revision:
19
   // Revision 0.01 - File Created
20
  // Additional Comments:
21
22
23
      24
  module testbench;
25
26
         // Inputs
27
         reg [3:0] A;
28
         reg [3:0] B;
29
         reg SIG;
30
31
         // Outputs
32
         wire [3:0] S;
33
         wire C;
34
```

```
35
         // Instantiate the Unit Under Test (UUT)
36
         ADDER4 uut (
37
                 A(A)
38
                 .B(B),
39
                 .SIG(SIG),
40
                .S(S),
41
                 .C(C)
42
43
         integer J;
44
         integer K;
45
         integer SI;
46
47
         initial begin
48
                 // Initialize Inputs
49
                 A = 0;
50
                B = 0;
51
                SIG = 0;
52
53
                 // Wait 100 ns for global reset to finish
54
                 #10;
55
                                                     for(SI=0; SI<2; SI=SI+1) begin // 0
56
                       for(J=0; J<16; J=J+1) begin // 0
57
                              for(K=0; K<16; K=K+1) begin // 0
58
                                   ^82^^c5^^82
                                     A=K;
59
                                     B=J;
60
                                     SIG = SI;
61
                                     #3;
62
                              end
63
                       end
64
                end
65
                 // Add stimulus here
66
67
         end
68
69
  endmodule
70
                   ソースコード 2.5: 課題 2B ソースコード
  'timescale 1ns / 1ps
      // Company:
   // Engineer:
4
5
     Create Date: 15:53:45 04/24/2019
6
   // Design Name:
    / Module Name: multi
8
   // Project Name:
9
   // Target Devices:
   // Tool versions:
11
  // Description:
12
13
     Dependencies:
14
15
16
     Revision:
  // Revision 0.01 - File Created
  // Additional Comments:
```

```
19
                       module multi(
21
                     input [3:0] A,
22
                     input [3:0] B,
23
                     output [7:0] C
24
25
26
                                  \mathbf{assign} \ C = (A \& \{4\{B[0]\}\}) + ((A \& \{4\{B[1]\}\}) < < 1) + ((A \& \{4\{B[2]\}\}) < < 2) + ((A \& \{4\{B[2]\}) < (A \& \{4\{B[2]\}\}) < < 2) + ((A \& \{4\{B[2]\}) < (A \& \{4\{B[2]\}\}) < < 2) + ((A \& \{4\{B[2]\}) < (A \&
27
                                              \&\{4\{B[3]\}\}\)<<3);
         endmodule
28
                                                                  ソースコード 2.6: 課題 2B テストベンチ
         'timescale 1ns / 1ps
  1
  2
  3
                      Company:
          // Engineer:
  5
  6
               / Create Date: 16:01:39 04/24/2019
  7
          // Design Name: multi
  8
                  Module\ Name:\ Z:/multimake/testbench.v
  9
           // Project Name: multimake
10
           // Target Device:
11
          // Tool versions:
12
          // Description:
13
                    Verilog Test Fixture created by ISE for module: multi
16
                   Dependencies:
17
18
                   Revision:
19
                  Revision \ 0.01 - File \ Created
20
                  Additional Comments:
21
22
23
                      24
25
         module testbench;
                                  integer J;
26
                                  integer K;
27
28
                                  // Inputs
                                 reg [3:0] A;
reg [3:0] B;
29
30
31
                                  // Outputs
32
                                  wire [7:0] C;
33
34
                                  // Instantiate the Unit Under Test (UUT)
35
                                  multi uut (
36
                                                          .A(A),
37
                                                          .B(B),
38
                                                          .C(C)
39
                                  );
40
```

```
41
         initial begin
42
                // Initialize Inputs
43
                \dot{A} = 0;
44
                B=0;
45
46
                for(J=0; J<16; J=J+1) begin // 0
                                                   15 ^^dc ^^82 ^^c5 ^^82
47
                       for(K=0; K<16; K=K+1) begin // 0
                                                            15 ^^dc ^^82 ^^c5
48
                              A=K;
49
                              B=J;
50
                              #3;
51
                       end
52
                end
53
54
                // Add stimulus here
55
56
         \mathbf{end}
57
58
  endmodule
59
                   ソースコード 2.7: 課題 3 ソースコード
  'timescale 1 ns / 1 ps
      // Company:
     Engineer:
4
5
     Create Date: 14:15:28 04/24/2019
6
  // Design Name:
7
  // Module Name: seg7proc
9
  // Project Name:
10
  // Target Devices:
    / Tool versions:
11
   // Description:
12
13
     Dependencies:
14
15
     Revision:
16
     Revision \ 0.01 - File \ Created
17
  // Additional Comments:
18
19
20
      module seg7proc(
21
      input [3:0] I,
22
      output reg [6:0] Seg
23
24
      );
25
         always @(*) begin
26
27
                case(I)
28
                       4'd0: \mathbf{begin} \ Seg <= 7'b01111111; \mathbf{end}
                       4'd1: begin Seg <= 7'b0000110; end
29
                       4'd2: begin Seg <= 7'b1011011; end
30
                       4'd3: begin Seg <= 7'b1001111; end
31
                       4'd4: begin Seg <= 7'b1100110; end
32
                       4'd5: begin Seg <= 7'b1101101; end
33
                       4'd6: begin Seg <= 7'b11111101; end
34
```

```
4'd7: begin Seg <= 7'b0000111; end
35
                         4'd8: begin Seg <= 7'b1111111; end
36
                         4'd9: begin Seg <= 7'b1101111; end
37
                 endcase
38
          end
39
  endmodule
40
                     ソースコード 2.8: 課題 3 テストベンチ
  'timescale 1ns / 1ps
1
2
3
      // Company:
  // Engineer:
6
     Create Date: 14:26:11 04/24/2019
7
    / Design Name: seq7proc
8
    ^{\prime}/\ Module\ Name:\ Z:/seg7proc/testbench.v
9
   // Project Name: seg7proc
10
   // Target Device:
11
     Tool versions:
12
   // Description:
13
14
     Verilog Test Fixture created by ISE for module: seg7proc
15
16
     Dependencies:
17
18
     Revision:
19
  // Revision 0.01 - File Created
20
  // Additional Comments:
21
22
23
      24
  module testbench;
25
          // Inputs
26
          reg [3:0] I;
27
28
          // Outputs
29
          wire [6:0] Seg;
30
          integer_J; // [v^^cf^^90 (for^^c9^^97p
31
          reg [8:0]Z;
32
33
          // Instantiate the Unit Under Test (UUT)
34
          seg7proc uut (
35
                 I(I),
36
                 .Seg(Seg)
37
          );
38
39
          initial begin
40
                 for(J=0; J<16; J=J+1) begin // 0
                                                    15 ^^dc ^^82 ^^c5 ^^82
41
                                               fR[_^^c9^^97
                         I \ll J; //[v^{\hat{}}cf^{\hat{}}90l]
42
                         Z <= 0; // \}/W
                                             ^^d4 ^^83}/W
43
                         #22;
44
45
                         Z \le \{1'b0, \{3\{\text{`Seg}[5]? 1'b0: 1'bx\}\}, 1'b0,
46
                                        \{3\{\text{``Seg}[4]? \text{ 1'b0}: \text{1'bx}\}\}, \text{ 1'b0}\}; // c (E, F)
47
```

```
#15
48
49
                                   Z \le {^{\sim}Seg[0] ? 1'b0 : 1'bx, 3'b000, ^{\sim}Seg[6] ? 1'b0 : 1'bx,}
50
                                                       3'b000, \text{`Seg[3]} ? 1'b0 : 1'bx; // (A, D, G)
51
                                   #46
52
53
                                  Z \le \{1'b0, \{3\{ \operatorname{Seg}[1] ? 1'b0 : 1'bx \} \}, 1'b0,
54
                                                       {3{\tilde{c}} = 2] ? 1'b0 : 1'bx}, 1'b0}; // Ec (B, C)
55
                                   #15
56
57
58
                        end
59
                        Z <= 0; \#20 // E \}/W \setminus
60
                        $finish;
61
        \mathbf{end}
62
   endmodule
63
```

ソースコード 2.9: 課題 4 ピン割り当て

```
# PlanAhead Generated physical constraints
2
3
  NET "A[7]" LOC = P11;
4
  NET "A[6]" LOC = L3;
5
 NET "A[5]" LOC = K3;
 NET "A[4]" LOC = B4;
 NET "A[3]" LOC = G3;
 NET "A[2]" LOC = F3;
 NET "A[1]" LOC = E2;
  NET "A[0]" LOC = N3;
 NET "B[3]" LOC = G12;
 NET "B[2]" LOC = C11;
 NET "B[1]" LOC = M4;
 NET "B[0]" LOC = A7;
 NET "C[7]" LOC = L14;
 NET "C[6]" LOC = H12;
 NET "C[5]" LOC = N14;
 NET "C[4]" LOC = N11;
 NET "C[3]" LOC = P12;
 NET "C[2]" LOC = L13;
 NET "C[0]" LOC = N13;
 NET "C[1]" LOC = M12;
 NET "D[3]" LOC = F12;
 NET "D[2]" LOC = J12;
 NET "D[1]" LOC = M13;
 NET "D[0]" LOC = K14;
```

ソースコード 2.10: 課題 4 ソースコード

```
// Module Name: check7seq
  // Project Name:
9
  // Target Devices:
  // Tool versions:
    / Description:
12
13
     Dependencies:
14
15
16
     Revision:
   / Revision 0.01 - File Created
17
  // Additional Comments:
18
19
20
     21
  module check7seg(
22
     input [7:0] A,
     input [3:0] B,
23
     output [7:0] C,
24
     output [3:0] D
25
26
     );
27
         assign C=A;
28
         assign D=B;
29
30
  endmodule
31
                 ソースコード 2.11: 課題 5 ピン割り当て
1
2
  NET "I[2]" LOC = C11;
3
  NET "I[1]" LOC = M4;
4
  NET "I[0]" LOC = A7;
5
  NET "Seg[6]" LOC = M12;
6
  NET "Seg[5]" LOC = L13;
7
  NET "Seg[4]" LOC = P12;
8
  NET "Seg[3]" LOC = N11;
9
  NET "Seg[2]" LOC = N14;
  NET "Seg[0]" LOC = L14;
11
  NET "Seg[1]" LOC = H12;
                 ソースコード 2.12: 課題 5 ソースコード
  'timescale 1ns / 1ps
2
      // Company:
3
  // Engineer:
4
5
     Create Date: 14:15:28 04/24/2019
6
  // Design Name:
  // Module Name: seg7proc
    / Project Name:
  // Target Devices:
10
    / Tool versions:
11
  // Description:
12
13
  // Dependencies:
```

```
15
     Revision:
     'Revision 0.01 - File Created
   // Additional Comments:
19
20
       module seg7proc(
21
      input [2:0] I,
22
      output reg [6:0] Seg
23
24
25
          always @(*) begin
26
                  case(I)
27
                         3'd0: begin Seg <= ~7'b0111111; end
3'd1: begin Seg <= ~7'b0000110; end
3'd2: begin Seg <= ~7'b1011011; end
3'd3: begin Seg <= ~7'b10011111; end
28
29
30
31
                         3'd4: begin Seg <= "7'b11001111; end
3'd5: begin Seg <= "7'b1101101; end
3'd6: begin Seg <= "7'b11111101; end
3'd6: begin Seg <= "7'b11111101; end
32
33
34
                         3'd7: begin Seg <= ~7'b0000111; end
35
                  endcase
36
          end
37
   endmodule
38
                     ソースコード 2.13: 課題 6 ソースコード
  'timescale 1ns / 1ps
       Company:
     Engineer:
4
5
      Create Date: 15:29:57 04/24/2019
6
     Design Name:
7
      Module Name: multitest
     Project Name:
    / Target Devices:
    / Tool versions:
11
     / Description:
12
13
     Dependencies:
14
15
     Revision:
16
    / Revision 0.01 - File Created
17
   // Additional Comments:
18
19
20
       module multitest(
21
      input [3:0] A,
22
      input [3:0] B,
23
      output [7:0] C
24
      output signed [7:0] Cs
25
26
      );
27
           wire signed [3:0]As = A;
28
```

```
wire signed [3:0]Bs = B;
29
           \mathbf{assign} \ \mathbf{C} = \mathbf{A} * \mathbf{B};
30
          assign Cs = As*Bs;
31
32
  endmodule
33
                   ソースコード 2.14: 課題 6 テストベンチ
  'timescale 1ns / 1ps
2
3
      // Company:
   // Engineer:
5
6
     Create Date: 15:33:59 04/24/2019
    / Design Name: multitest
     Module Name: Z:/multest/testbench.v
   // Project Name: multest
     Target Device:
11
     Tool versions:
12
    / Description:
13
14
     Verilog Test Fixture created by ISE for module: multitest
15
16
     Dependencies:
17
18
     Revision:
19
  // Revision 0.01 - File Created
20
  // Additional Comments:
21
22
23
      module testbench;
25
          integer K;
26
          integer J;
27
28
          // Inputs
29
          reg [3:0] A;
30
          reg [3:0] B;
31
32
          // Outputs
33
          wire [7:0] C;
wire [7:0] Cs;
34
35
36
          // Instantiate the Unit Under Test (UUT)
37
          multitest uut (
38
                 .A(A),
39
                 .B(B),
40
                 .C(C),
41
                 .Cs(Cs)
42
          );
43
44
          initial begin
45
                 // Initialize Inputs
46
                 A = 0;
47
                 B = 0;
48
49
```

```
50
51
                         A=K;
B=J;
52
53
                         \#3;
54
                    end
55
              \quad \mathbf{end} \quad
56
57
              // Add stimulus here
58
59
        end
60
61
62 endmodule
```

第3章 4週目 Verilog を用いた順序回路 の設計

3.1 目的

3週目では組み合わせ回路を設計した.4週目では順序回路の設計を学ぶ.また複雑な順序回路設計を体験する.

3.2 実験方法

3.2.1 課題110進数カウンタの作成

10 進力ウンタを設計する.

ソースコードを付録のソースコード 3.1 示す . テストベンチを付録のソースコード 3.2 示す .

3.2.2 課題2

回路図 (図 3.1) の動作を予測し,実際に動作させ確かめてみる.動作予測としては,2 通り考えられる.図 3.2 に,考えられる回路構成を示す.この矢印のどちらに配線が入っているかで結果が変わると考えられる.

パターン 1 では,LED の負荷により High 出力のディレイがかかり,仮に LED に Hi 出力がされていてもその瞬時には Hi と認識できるレベルまで電圧が上がらず,読み出した際に Low として読み込まれる現象が考えられる.そのため,ボタンを離したときに LED が消灯する回数が多くなることが考えられる.

パターン 2 では,バッファやラッチが挿入されて,出力負荷に関係なく論理レベルが決定される例で,ボタンを押している間,LED がルーレットのように $25 \mathrm{MHz}$ で点滅し,ボタンを離した瞬間の出力を保持し続けるという予想がある.そのため,押している時間がランダムで十分に長いときに離した瞬間の LED の値もランダムとなる.

これは出力段にラッチの挿入がない場合に考えられるが,実際の出力をもとにした論理合成が行われると起こりうる.多くのマイクロコントローラでも同様の問題が提起されており,PIC コントローラの場合は後続のチップではDラッチを搭載することで問題を回避した.

仮にこのような現象が起きた場合 , 同条件のもとでも High になる確率と Low になる確率が同じにならない .

ソースコードを付録のソースコード 3.3 示す.




図 3.1: 課題 2 の回路図




図 3.2: IO ポートの構成によって結果が変わる例

3.2.3 課題3 LEDの点滅

LED1 個を 1 Hz で点滅させる . クロック源のクロック周波数は 50 MHz なので 25'000'000 回 カウントした段階で LED をトグルさせることで実現できる .

ソースコードを付録のソースコード 3.4 示す.

3.2.4 課題 4 7 セグメント LED の 10 進力ウンタ

押しボタンを押すたびに 7 セグメント LED1 桁の値を 0 1 2 ... 9 0 ... と変化する回路を作成する .

押しボタンの入力には,チャタリングが含まれている可能性があるので,内部でチャタリング除去する必要がある.また,押しボタンをトリガにイベントを起こすことは許され

ない.クロック源は $50[\mathrm{MHz}]$ の発振器から供給し,それを分周した $10[\mathrm{ms}]$ 程度のサンプリング周期でサンプリングを行い,チャタリングを除去する.

押下を判定するためには以前の状態を保持し,直前は押されず,今押されたことを確認する必要がある.サンプリングした値をもとに,押下判定を行い,カウント動作を行う. ソースコードを付録のソースコード 3.5 示す.

3.2.5 課題57セグメントLEDに1234を表示

7 セグメント LED に「1234」を表示する回路を作成する.

7 セグメント LED は 4 桁表示でそれぞれの桁はアノードコモンで構成されている.カソード側は同じタイプのセグメントが共有されていて,厳密に同時に複数の数字を表示することができない.

そのため高速に表示する桁を切り替えながら数字を一つずつ表示することであたかも同時に数字が表示されているかのように見えるようにする.この方式をダイナミック点灯方式という.

約 1ms ごとに桁を切り替え,4 桁分表示するように設計する.拡張性を考え,(課題 6 の ため) モジュールとして汎用性がある形で設計する.

入力はクロックと表示する数値 4 桁分,出力は 7 セグメント LED への出力とする. ソースコードを付録のソースコード 3.6 示す.

3.2.6 課題64桁のカウンタの作成

押しボタンを押すたびに7セグメント LED の値が 0000 0001 0002 … 9999 0000 … と変化する回路を作成する.任意の位の桁上がりはその桁の現在の数値が9から0に変化するタイミングで発生し,それをもとに次の桁をインクリメントする. 残りの機能としては課題4と5を組み合わせて実装する.

ソースコードを付録のソースコード 3.7 示す.

課題6 除算器の制作

実験が終わったあとに,解説を見た.10000進カウンタを作成し,それをもとに割り算回路で商とあまりを求めて表示する方法が記述されていた.

それについても実装テストを行うべきだと判断し,実装することにする.10000 進力ウンタを作るためには 14 ビット必要である.この数と 10 での除算を実装することで,それぞれの桁を求めることができる.

10の割り算を実装する方法はいくつか提唱されている.例えば,単純に除算器を作成し,順に割っていく方法や,逆数をかけて求める方法,整数のシフトを順に繰り返していく方法[1] など,様々な方法がある.

割り算を行う除算器を作る方法や整数のシフトを順に繰り返していく方法は数サイクルを要するため,効率が悪い.今回は短時間に処理が終わる,逆数を求める方法で計算をする.

解説と同じやり方ではなく,ここでは整数の乗算とシフトを用いた除算法を行う.逆数を用いて乗算で計算する方法である.

まず 10 で割る必要があるので,10 の逆数を求める.しかし単に求めるだけでは整数の丸め誤差が割り算の結果に悪影響があるので,ここでは固定小数点演算で計算する際のフォーマットの選定に注意が必要である.固定小数点のフォーマットの選定は,必要な桁と割る数によって変える必要があるため,この方法は定数の割り算ではよく使われるが定数以外の割り算では使われない.固定小数点のフォーマットは小数点以下 $N+log_2(M)$; N はビット数,M は割る数 で表現できる.ここで切り捨て誤差を抑えるために,逆数で求めた値に1 を足しておく.

この方法では,整数の丸め誤差が含まれるが,整数の範囲(ビット数)を限定することで,誤差を小数点以下に追い込むことができる[2].

今回は 14 ビットの数値を 10 で割った商と余りを求めているので,小数点以下 17 ビットの逆数を用いる.つまりある数に 13108 をかけて,17 ビットシフトすると 10 で割った商が求められる.

余りを求めるためには,この数を 10 でかけて差分を取ることで求められるが,多くのビットの計算になり,時間がかかる.そのため,精度検証をしながら別の方法であまりを求める.あまりとは,割ったときの小数部分をオフセットした値に比例する.そのため割ったあまりをつかってある程度表現できる.これが完璧ではないのは,すでに逆数に誤差が存在するためであるが,検証をした上で回路を記述することができる.余りは割った数の小数点以下 5 ビットを 10 倍することで求めることができる¹.

作成したモジュールを挙げる

- 10の除算器
- プリスケーラ
- 7 セグメント LED 表示
- カウンタ本体

10の除算器は入力値を 10で割った商と余りを出力する.

プリスケーラは $50 \mathrm{MHz}$ のクロック信号を分周するのに使う.クロック周波数を $\frac{1}{2}$ から $\frac{1}{24}$ までリニアに調節できるようになっている $\frac{2}{3}$

7 セグメント LED 表示モジュールへのクロック周波数を下げるとダイナミック点灯を目でも観測できる.

7 セグメント LED 表示モジュールは,入力値を表示する.入力値は順に 10 で割られて余りは 7 セグメント LED に出力する.割った商は次の割る数にセットされ,次のクロック信号までに計算が完了する.これを繰り返すことで 7 セグメント LED に数値を表示することができる.

カウンタ本体はカウントをする.カウントした数値を7セグメント LED 表示モジュールへ出力する.

除算器を用いてた 10000 進カウンタのソースコードを付録のソースコード 3.8 示す.

 $^{^1}$ この方法は完璧ではなく , 0 から 11263 までしか誤差なく計算できないが , 今回扱う数は 10^4-1 までなのでこのまま続けることにする

 $^{^2}$ 多くの場合クロックは分周ということから分母を整数で変更するが,今回は分子を変更し,クロック周波数を調節する.

3.2.7 課題 $7\Delta\Sigma$ 変調による LED の調光

デルタシグマ変調

課題7は任意の回路を作成ということで,私はLEDの調光を行うことにした.

課題3ではディジタル的な点滅を行ったが,オンとオフの点滅である.オンとオフの間でゆっくり変化させるためには調光を行う必要がある.LEDの輝度をディジタル的に調光する方法として,よく使われる方式として PWM 方式³がある.

PWM 方式は安定した調光ができることが特徴である一方で EMC^4 対策としては特定の周波数に分布が偏るため有効ではない.また,調光の分解能を上げると PWM の周波数も下がるため,トレードオフの関係になる.

応答特性も悪い.周期が固定のため,周期ごとにしか値を変更できない.

今回採用した調光の方式は,デルタシグマ変調方式のディジタル変換である.1ビットのデルタシグマ方式では,長期的に誤差が最小になるように出力が調整される.1次遅延の場合,直前の出力の誤差成分を次の出力に伝搬させることで実現できる.

デルタシグマ変調方式の大きな特徴は,ダイナミックに変化する周波数で,高い分解能と低い低周波数成分を実現できることが期待できる.EMC対策として周波数を拡散することが有効であるが,広い周波数に渡って周波数を拡散できるため有効な対策になる.

欠点としては,調光に必要な回路規模が大きくなることと,スイッチング回数の増大によるスイッチング損失の増大である.PWMのように特定の周波数のみに対してのノイズ対策にはならないので,スイッチングの回路設計も煩雑になる.

仕様

デルタシグマ変調を実装するにあたり,必要なモジュールを挙げる.

- ◆ 分周器 (プリスケーラ)
- デルタシグマ変調器
- テスト用モジュール

まず,分周器を設計する.クロック信号が高速すぎるため,それを低速なクロックに分周するためのモジュールを用意する.このモジュールでは,クロックを $\frac{(1+N)}{4096}$ 倍にするためのモジュールである.N は 0 2047 までの 11 ビットで, $\frac{1}{2}$ から $\frac{1}{2048}$ までリニアに分周できる.

デルタシグマ変調器では,分解能 16 ビットの変調器を生成する.そのまま変調すると高速なシグナルができるが,LED の出力に FPGA の出力をそのまま使うため,少し周波数を落として使うために,分周器を用いて分周し,クロック周波数を調整する.デルタシグマ変調方式では 17'h10000 を基準とし,現在の出力がそれ以上かそれ以下で論理レベルを決定する.論理レベルを決定したあと,その誤差を現在の出力に加算する.

³Pulse Width Modulation の略で,パルス幅変調のこと

⁴Electro Magnetic Interference の略,電磁妨害のこと



図 3.3: 10 進力ウンタのテストベンチの結果

テスト用モジュールは,デルタシグマ変調が期待通りに動作しているかを検証するのに使う.検証するのに4つのモードを用意する.スライドスイッチでモードを自由に切り替えられるようにする.

1つ目はゆっくり LED を点灯,消灯を繰り返すために0から65535まで出力をカウントアップし,そこから0までカウントダウンする.カウントアップのトリガには別の分周器により分周したクロック信号を使う.

2つ目は出力を 0(消灯) に固定 , 3 つ目は , 約 40%の出力 , 4 つ目は 100%出力のテストを行う .

実験の手順としては,おおよその動作をシミュレーションする.その後実際に実機で動かし,モードを変化させながらその様子の違いを観察する.

ソースコードを付録のソースコード 3.9 示す.

3.3 実験結果

3.3.1 課題110進数カウンタの作成

シミュレーション結果を図3.3に示す.

3.3.2 課題 2

指で押しているときは LED が半端な明るさになり,離すと LED が点灯することもあれば消灯することもあった,指を離した際にほぼ同じ確率で LED がついたり消えたりした.

3.3.3 課題3 LED の点滅

LED **が**1 秒周期で点滅した.

3.3.4 課題 4 7 セグメント LED の 10 進カウンタ

7 セグメント LED がボタンを押すたびに 0 1 ... 9 0 ... と変化した.

3.3.5 課題 5 7 セグメント LED に 1234 を表示

7セグメント LED に 1234 と出力できている.

Name	Value	100 ns	1	102 ns		104 ns		106 ns		108 ns		110 ns	سببا	112 ns		114 ns		116 ns		118 ns	
▶ 🕍 quotient[10:0]	1					0											1				
► Time remainder[3:0]	7	0	χ_{\perp}	2		4	<u>5</u>	6	7	8	9	0		2	(3)	4	X 5	6	7	8	9
▶ ™ D[13:0]	17	0	$\overline{}$	2	X 3	4	5	6	7	8	9	10		12	13	14	15	16	17	18	19
	17	0	X	2	3	4	5	6	7	8	9	10		X 12	(13	14	15	16	17	18	19
▶ 👸 I[31:0]	17	-	~	2		4		-		8	9	10		12	13	14	15	16	_1/_	18	

図 3.4: 除算器のテストベンチ 1

Name	Value		10,080 ns		10,082 ns		10,084 ns		10,086 ns		10,088 ns		10,090 ns		10,092 ns		10,094 ns		10,096 ns		10,098 n	s Lii
▶ 🌃 quotient[10:0]	998	997					9:	98					\leftarrow				999)				
▶	3	9	0		2	3	4	\bigcirc 5	6	\bigcirc 7	8	9	0		(2)	3	4	5	6	7	8	X
▶ ™ D[13:0]	9983	9979	9980	9981	9982	9983	9984	9985	9986	9987	9988	9989	9990	9991	9992	9993	9994	9995	9996	9997	9998	9999
▶ ™ I[31:0]	9983	9979	9980	9981	9982	9983	9984	9985	9986	9987	9988	9989	9990	9991	9992	9993	9994	9995	9996	9997	9998	9999

図 3.5: 除算器のテストベンチ 2

3.3.6 課題64桁のカウンタの作成

0 からカウントして 2000 程度まで手動で入力し,検証して,9999 に初期値を設定して 0 に戻ることを確認した.その他は検証していない.

除算器を用いた方法での表示部のテストベンチ

除算器のテストベンチの結果を図 3.5 と図 3.5 に示す . D が割る数で 10 で割った商 (quotient) と余り (remainder) を出力している . 表示器のテストベンチの結果を図 3.6 に示す . num は表示する数が入っていて , I1 から I4 に数字に対応する数が計算され , 順に格納されている様子がわかる . 例えば 21 だと I4 に 1 が , I3 に 2 , それ以外は 0 が格納されている .

3.3.7 課題 $7\Delta\Sigma$ 変調による LED の調光

テストベンチを図3.7と図3.8に示す.

図3.7では,最初のモードのゆっくり点滅するモードで,1周期の中から消灯部分付近を拡大した部分を出している.この変調方式の特徴である,パルスの密度が変化している様子がわかる.

図3.8では,実際に波形が一定ではない部分を抜き出して示している.

実際に実機で動作させてみると,LEDをうまく調光できなかった.画像等ではうまく表せないが,低周波発振を起こし,更に出力が両極端の時に不安定になった.




図 3.6: 表示機のテストベンチ




図 3.7: $\Delta\Sigma$ 変調のテストベンチ 1

Name	Value		1,999,840 ns	1,999,860 ns	1,999,880 ns	1,999,900 ns	1,999,920 ns	1,999,940 ns	1,999,980 ns
Ue Out	0								
₩ clk	Θ	\mathbf{m}	\mathbf{M}	\mathbf{n}		\mathbf{m}			
									D

図 3.8: $\Delta\Sigma$ 変調のテストベンチ 2

3.4 考察

3.4.1 課題1

クロック信号の立ち上がりでカウントできていることが分かる . 0 から 9 までカウントし , その後 0 に戻っている .

3.4.2 課題 2

ボタンを押していても放した時の値はランダムに変化するようにみられたことから,図3.2中のPattern2の方でコンフィグレーションが行われたのだと考えられる.つまり,ポートの読み出しタイミングに関してLEDに出力する前にバッファが挟まっていて,その前段階で,XORの入力部にフィードバックされていると考えられる.

3.4.3 課題 3 LED の点滅

LED が 1 秒ごとに点滅した.クロック源が正確であるため,安定した点滅のように見えた.

3.4.4 課題 4 7 セグメント LED の 10 進カウンタ

10 進力ウンタの動作をした. LED が明く点灯したのは点灯している LED が1 桁分だけのため, 4 桁表示時よりも1 桁に集中して電流が流れたためだと考えられる.

3.4.5 課題 5 7 セグメント LED に 1234 を表示

7 セグメント LED の表示は , 1234 になった . 7 セグメント LED の桁を高速に切り替えることであたかも同時に表示されているかのように見えたのは , 目が高速な変化に追いついていないためだと考えられる .

3.4.6 課題64桁のカウンタの作成

2つの方法共にうまくカウントアップできた.一つずつ考察していく.

10 進カウンタを工夫する方法

この方法では,10進カウンタの動作以外に任意の数字を表示する機能は有さない.そのため拡張性が低いと考えられる.

除算器を使う方法

除算器のテストベンチの結果,正しく 10 で割った商と余りを求められていることがわかる.

数値を各桁で分離するテストにも成功していることがわかる . I1 から I4 に 10 進のそれぞれの数値が入っていることが読み取れる .

割り算回路は1つだけなので,順番に計算され,順に格納されているが,この回路のダイナミック点灯方式では1桁ずつしか表示できないので,割り算回路を1つ用意して順に割って余りを出せば十分である.

この方法では,回路は少々複雑になったが任意の4桁の数字を表示できた.拡張が容易なため,拡張性が高いと考えられる.

割り算回路について考察していく.同様の計算を割り算回路で行うと,複数サイクル必要なので,1サイクルで終わる乗算器で逆数を求めたほうが効率が高い.ただし,精度の考察が必要である点と,予め逆数を求める必要があるのが欠点である.割る数に応じて回路構成を変更する必要がある.

3.4.7 課題 $7\Delta\Sigma$ 変調による LED の調光

テストベンチからは誤差がうまく分散している様子がわかる.図 3.8 でわかるように,この $\Delta\Sigma$ 変調方式では同じような出力範囲でも波形としてみると High と Low の幅が一定の出力にはならない.常に累積誤差が最小になるように,出力が調節されるためである.

図3.7でもその様子がよくわかる.,最初のモードのゆっくり点滅するモードで,1周期の中から消灯部分付近を拡大した部分を出している.この変調方式の特徴である,パルスの密度が変化している様子がわかる.

調光に関して,最初にテストベンチを書いて予想できたが,やはり実際の動作は不安定だった.低周波発振も起きて,少しちらつきも見えた.特に0%や100%付近の出力は,不安定になった.これは $\Delta\Sigma$ 変調が交流信号向けだからだと思われる.交流等価で見ると,PWM よりも特性が良くなることがあるものの,直流には精度が限定された PWM が良いことが分かった.

3.5 感想

FPGAによる同期回路の設計に関する基本的な知識を身につけられたと思う.ハードウェアにとって実装が容易なタスク,そうでないタスクについて,振り分けを行い,ソフトウェアと共同して処理をすすめることがコンピュータの発展では欠かせないことがわかった.

3.5.1 $\Delta\Sigma$ 変調について

残りは、任意の回路を作成で、どんな回路を作るのか迷った、どうして $\Delta\Sigma$ 変調というマイナーな回路を作ることにしたのかについて説明しよう、

最初私は LED をチカチカさせて終わりにしようかなって思ってた.しかしそれではつまらないと思い,もっと高度なことをしようと思った.

そこで,以前 2 年前だろうか,私は個人で PIC32MK シリーズを用いて 3 ピンで NTSC 5 シグナルを生成する試みを行ったことがあった.そこでは,参考にした文献の中に 1 ピンで NTSC シグナルを生成する試みがあった.FPGA は 200MHz 付近の高速なシグナル生成でビット精度を稼いでいたがマイコンでは 50MHz 付近までしか使えない.代わりに 3 ピンだったらシグナル生成できるのではと考えたのがきっかけだった.3 ビットの DAC の出力ではもちろんカラーコンボジット入力のカラーバースト信号ですらもうまく生成できない.制約をパスするためには 3 ビットの入力をうまく変調して誤差を分散する必要があった.ここでは 1 次の $\Delta\Sigma$ フィルタを用いて誤差分散をかけた.1 波長を 16 回出力に設定した.1 ドットを $\frac{1}{2}$ 波長分,つまり 8 回出力にした.この方法では 4:3 スクリーンでは正方ドットにはならないが,ワイドスクリーンではほぼ正方ドットになる.

NTSC シグナルの生成はうまくいった.カラービデオ出力に成功し,3 ビットの DAC の難点であったカラー精度も時間を高速にしたことにより,幾分も改善することができた.この成功の影には, $\Delta\Sigma$ 方式の DA コンバータと NTSC シグナルの相性が良かったことが言えるだろう.NTSC シグナルは $fsc=3.579545 [{
m MHz}]$ の基本周波数をもち,鋭い遮断特性を持つフィルタによりフィルタリングされる.このおかげでそのこの基本周波数の 16 倍のサンプリング周波数で出力したシグナルは安定してテレビに出力できた.

ただ,今回の実験でもうまく行くかと思った.直流ではそう簡単には行かないようだ. そのことがわかって,PWM技術の長所を改めて実感することができた.

3.5.2 最後に

FPGA は前から興味を持ちながら、高額なハードウェア、それからソフトウェアライセンスにより、意欲が削がれていた.そういう自分を情けなく思うこともあり、高専時代の卒業研究では、FPGA を用いた研究をしようとしてたのだ.しかし卒業研究をすすめるうちに自分のやるべきこと、やらなくてはならないことが明確になり、FPGA を触るのをやめてしまった.

ハードウェアは可能性が大きい.そのため今後も継続してハードウェアとソフトウェアの共存について研究していきたいと思う.

⁵ビデオコンボジットの規格の一つ,昔のカラーテレビ放送の技術の一部に使われていた

3.6 付録

```
ソースコード 3.1: 課題 1 ソースコード
 'timescale 1ns / 1ps
2
     // Company:
  // Engineer:
    Create Date: 16:41:59 04/24/2019
   Design\ Name:
   Module Name: counter
    Project Name:
9
    Target\ Devices:
10
    Tool versions:
11
   Description:
12
13
    Dependencies:
15
    Revision:
  // Revision 0.01 - File Created
17
  // Additional Comments:
18
19
20
     module counter(
21
    input CLK.
22
    \mathbf{output} \ \mathbf{reg}[3:0] \ D = 0
23
24
       always @(posedge CLK) begin
25
            if(D == 4'd9) begin
26
                  D <= 0;
27
28
            end else begin
29
                  D \le D + 4'd1;
30
            end
       end
31
32
  endmodule
               ソースコード 3.2: 課題 1 テストベンチ
  'timescale 1ns / 1ps
1
2
3
```

```
' Company:
   // Engineer:
5
6
      Create Date: 16:46:05 04/24/2019
   // Design Name: counter
      ^{\prime} Module Name: Z:/counter/testbench.v
9
      Project\ Name:\ counter
10
      Target Device:
11
   // Tool versions:
12
   // Description:
13
14
       Verilog Test Fixture created by ISE for module: counter
```

```
Dependencies:
     Revision:
    Revision \ 0.01 - File \ Created
    22
23
     24
  module testbench;
25
26
        // Inputs
27
        reg ČLK;
28
29
        // Outputs
30
        wire [3:0] D;
31
32
        // Instantiate the Unit Under Test (UUT)
33
        counter uut (
34
               .CLK(CLK),
35
36
               D(D)
37
        );
38
39
        always begin
40
               CLK = 1;
               #5 CLK = 0;
41
42
43
               #5;
44
        end
45
        initial begin
46
                // Initialize Inputs
               CLK = 0;
47
               // Wait 100 ns for global reset to finish
48
49
50
               // Add stimulus here
51
52
        end
53
54
  endmodule
                  ソースコード 3.3: 課題 2 ソースコード
  'timescale 1ns / 1ps
2 //
     // Company:
  // Engineer:
4
     Create Date: 17:14:48 04/24/2019
    Design\ Name:
    Module Name: leddim
    Project Name:
9
10
     Target Devices:
    Tool versions:
11
    Description:
12
13
    ^{\prime} Dependencies:
```

```
15
    Revision:
    Revision \ 0.01 - File \ Created
   \ \ /\ Additional\ Comments:
19
20
     module leddim(
21
     input CLK,
22
     input BTN,
23
     output reg LED = 1'b0
24
25
26
        always @(posedge CLK) begin
27
              LED \le LED \hat{BTN};
28
        end
29
  endmodule
30
              ソースコード 3.4: LED の点滅のソースコード
  'timescale 1 ns / 1 ps
     // Company:
    Engineer:
4
5
    Create Date: 18:32:09 04/26/2019
6
    Design Name:
    Module Name: ledblink
   / Project Name:
9
10
    Target Devices:
     Tool versions:
11
   // Description:
12
13
    Dependencies:
14
15
    Revision:
16
   / Revision 0.01 - File Created
17
  // Additional Comments:
19
20
     module ledblink(
21
     input CLK,
22
     output reg LED=1'b0
23
24
25
         reg [25:0]TIM;
26
         always @(posedge CLK) begin
27
              \mathbf{if}(\text{TIM} == 26^{\circ} \text{d}25000000) \mathbf{begin}
28
                     TIM \le 0;
29
                     LED <= LED;
30
              end else begin
31
                     TIM <= TIM + 26'd1;
32
              end
33
        end
34
  endmodule
35
```

ソースコード 3.5: 7 セグメント LED10 進カウンタソースコード

```
1 'timescale 1ns / 1ps
     // Company:
  // Engineer:
4
5
    Create Date: 16:41:59 04/24/2019
6
  // Design Name:
   / Module Name: counter
    Project Name:
9
   / Target Devices:
10
    Tool versions:
11
  // Description:
12
13
    Dependencies:
14
15
    Revision:
  // Revision 0.01 - File Created
17
  // Additional Comments:
18
19
20
     21 'timescale 1ns / 1ps
22 //
     // Company:
  // Engineer:
25
    Create Date: 14:15:28 04/24/2019
26
    Design Name:
27
    Module Name: seg7proc
28
    Project Name:
29
    Target Devices:
30
    Tool versions:
31
    Description:
32
33
34
    Dependencies:
35
36
    Revision:
    Revision 0.01 - File Created
37
    Additional Comments:
38
39
40
     module seg7proc(
41
     input [3:0] I,
42
     output reg [6:0] Seg
43
     );
44
45
        always @(*) begin
46
             case(I)
47
                   4'd0: begin Seg <= ~7'b0111111; end
48
                   4'd1: begin Seg <= ~7'b0000110; end
49
                   4'd2: begin Seg <= ~7'b1011011; end
50
                   4'd3: begin Seg <= ~7'b1001111; end
51
```

```
4'd4: begin Seg <= ~7'b1100110; end
4'd5: begin Seg <= ~7'b1101101; end
4'd6: begin Seg <= ~7'b1111101; end
4'd7: begin Seg <= ~7'b0000111; end
4'd8: begin Seg <= ~7'b1111111; end
52
53
54
55
56
                            4'd9: begin Seg <= ~7'b1101111; end
57
                    endcase
58
           end
59
   endmodule
60
61
   module counter(
62
       input BTN,
63
            input CLK,
64
       output [6:0]seg,
65
            output [3:0]K
66
       );
67
            reg[32:0] TIM = 0;
68
            reg pv;
69
            reg [3:0]D;
70
71
            seg7proc u1(.I(D),.Seg(seg));
72
73
            assign K=4'b0111;
74
75
            always @(posedge CLK) begin
76
                   if(TIM == 32'd250000) begin
77
                            TIM \le 0;
78
                            if(pv == 0 \&\& BTN != pv) begin
79
                                    if(D != 9)begin
80
                                            D < = D + 1;
81
                                    end else begin
82
                                            D <= 0:
83
                                    end
84
                            end
85
                            pv \le BTN;
86
                    end else begin
87
                            TIM \le TIM + 32'd1;
88
                   end
89
           end
90
   endmodule
91
          ソースコード 3.6: 7 セグメント LED に 1234 表示ソースコード
  'timescale 1ns / 1ps
2 //
       Company:
3
   // Engineer:
4
5
      Create Date: 16:41:59 04/24/2019
6
      Design Name:
7
      Module Name: counter
      Project Name:
9
      Target Devices:
10
      Tool versions:
11
   // Description:
12
13
      Dependencies:
14
15
   // Revision:
```

```
// Revision 0.01 - File Created
   // Additional Comments:
19
20
       'timescale 1ns / 1ps
       // Company:
23
   // Engineer:
24
25
      Create Date: 14:15:28 04/24/2019
26
     / Design Name:
27
      Module Name: seg7proc
28
   // Project Name:
29
30
      Taraet Devices:
      Tool versions:
31
      Description:
32
33
      Dependencies:
34
35
      Revision:
      Revision \ 0.01 - File \ Created
      Additional Comments:
38
39
40
       module seg7proc(
41
       input [3:0] I,
42
       output reg [6:0] Seg
43
44
45
           always @(*) begin
46
                   case(I)
47
                          4'd0: begin Seg <= ~7'b0111111; end
4'd1: begin Seg <= ~7'b0000110; end
4'd2: begin Seg <= ~7'b1011011; end
4'd3: begin Seg <= ~7'b1001111; end
4'd4: begin Seg <= ~7'b1100110; end
4'd5: begin Seg <= ~7'b1101101; end
48
49
50
51
52
53
                          4'd6: begin Seg <= ~7'b1111101; end
54
                          4'd7: begin Seg <= ~7'b0000111; end
4'd8: begin Seg <= ~7'b1111111; end
55
56
                           4'd9: begin Seg <= ~7'b1101111; end
57
                   endcase
58
           end
59
   endmodule
60
61
   module seg7(
62
           output [6:0]seg,
63
           input [3:0]I1,
input [3:0]I2,
64
65
           input [3:0]I3,
66
           input [3:0]I4,
67
           output [3:0]K,
68
           input CLK);
69
70
           reg [3:0]D;
71
```

```
reg [15:0] TIM;
 72
         seg7proc u1(.I(D),.Seg(seg));
 73
 74
         reg [1:0]cnt;
 75
         assign K = (4)b1 \ll cnt;
 76
         always @(posedge CLK) begin
 77
               if(TIM == 32'd50000) begin
 78
                     cnt \le cnt + 1;
 79
                     case(cnt)
 80
                           2'd3: begin D \leq I1; end
 81
                           2'd0: begin D \leq I2; end
 82
                           2'd1: begin D \leq I3; end
 83
                           2'd2: begin D \leq I4; end
 84
                     endcase
 85
 86
                     TIM \le 0;
 87
               end else begin
                     TIM \le TIM + 1;
 88
               end
 89
         end
 90
   endmodule
 91
 92
   module counter(
 93
          input CLK,
 94
          input BTN,
 95
      output [6:0]seg,
 96
          output [3:0]K
 97
 98
         seg7 s(.seg(seg),.I1(4'd1),.I2(4'd2),.I3(4'd3),.I4(4'd4),.K(K),.CLK(CLK));
 99
   endmodule
100
ソースコード 3.7: 4 桁のカウンタ, 10 進カウンタを組み合わせる方法のソースコード
 1 'timescale 1ns / 1ps
 2 / /
      // Company:
 3
   // Engineer:
 4
 5
     Create Date: 16:41:59 04/24/2019
 6
     Design Name:
     / Module Name: counter
     Project Name:
 9
     Target Devices:
 10
     Tool versions:
 11
    / Description:
 12
 13
     Dependencies:
 14
 15
     Revision:
     Revision \ 0.01 - File \ Created
 17
     18
 19
 20
      21 'timescale 1ns / 1ps
 22 //
      23 // Company:
```

```
// Engineer:
25
      Create Date: 14:15:28 04/24/2019
   // Design Name:
   // Module Name: seg7proc
28
   // Project Name:
29
   // Target Devices:
30
   // Tool versions:
31
      Description:
32
33
      Dependencies:
34
35
36
      Revision:
   // Revision 0.01 - File Created
37
   // Additional Comments:
38
39
40
       module seg7proc(
41
       input [3:0] I,
42
       output reg [6:0] Seg
43
44
       );
45
           always @(*) begin
46
                    case(I)
47
                            4'd0: begin Seg <= ~7'b0111111; end
48
                            4'd1: begin Seg <= ~7'b0000110; end
49
                            4'd2: begin Seg <= ~7'b1011011; end
50
                            4'd3: begin Seg <= ~7'b1001111; end
51
                            4'd4: begin Seg <= ^7'b1100110; end
52
                            4'd5: begin Seg <= ~7'b1101101; end
53
                            4'd6: begin Seg <= ~7'b1111101; end
54
                            4'd7: begin Seg <= ~7'b0000111; end
55
                            4'd8: begin Seg <= ~7'b11111111; end
56
                            4'd9: begin Seg <= ~7'b1101111; end
57
                    endcase
58
           end
59
   endmodule
60
61
   module seg7(
62
           output [6:0]seg,
63
           input [3:0]I1,
64
           input [3:0]I2,
65
           input [3:0]I3,
66
           input [3:0]I4,
67
           output [3:0]K,
68
           input CLK);
69
70
           reg [3:0]D;
71
           reg [15:0] TIM;
72
           seg7proc u1(.I(D),.Seg(seg));
73
74
           \begin{array}{l} \textbf{reg} \ [1:0]cnt; \\ \textbf{assign} \ K = \ \ \widetilde{\phantom{a}}(4'b1 << cnt); \end{array}
75
76
           always @(posedge CLK) begin
77
                   if(TIM == 32'd50000) begin
78
                            cnt \le cnt + 1;
79
                            \mathbf{case}(\mathbf{cnt})
80
                                    2'd3: begin D \leq I1; end
81
                                    2'd0: begin D \leq I2; end
82
```

```
2'd1: \mathbf{begin} D \leq I3; \mathbf{end}
  83
                                  2'd2: begin D \leq I4; end
  84
                           endcase
  85
                           TIM \le 0;
  86
                    end else begin
  87
                           TIM \le TIM + 1;
  88
                    end
  89
            end
  90
     endmodule
  91
  92
     module counter(
  93
             input CLK,
  94
             input BTN,
  95
         output [6:0]seg,
  96
             output [3:0]K
  97
  98
         );
  99
             reg [3:0]D1=3'd0;
 100
             reg [3:0]D2=3'd0;
 101
             reg [3:0]D3=3'd0;
 102
             reg [3:0]D4=3'd0;
 103
             reg [15:0]TIM=15'd0;
 104
             reg pv;
 105
 106
            seg7 s(.seg(seg),.I1(D4),.I2(D3),.I3(D2),.I4(D1),.K(K),.CLK(CLK));
 107
 108
            always @(posedge CLK) begin
 109
                   if(TIM == 32'd50000) begin
 110
                           if(pv==0\&\&BTN==1) begin
 111
                                  if(D1 != 9)begin D1 \leq D1 + 1; end
 112
                                  else begin
 113
                                         D1 <= 0;
 114
                                         if(D2 != 9)begin D2 \le D2 + 1;end
 115
                                         else begin
 116
                                                D2 <= 0;
 117
                                                if(D3 != 9)begin D3 \le D3 + 1;end
 118
                                                else begin
 119
 120
                                                        D3 <= 0;
                                                        if(D4 != 9) begin D4 <= D4
 121
                                                           + 1;end
 122
                                                        else begin D4 \le 0; end
 123
                                                end
                                         end
 124
 125
                                  end
 126
                           \mathbf{end}
 127
                           pv \le BTN;
 128
                    end else begin
                           TIM \le TIM + 1;
 129
 130
                    end
            end
 131
     endmodule
ソースコード 3.8:4 桁のカウンタ , 10000 進カウンタと除算器を組み合わせる方法のソー
スコード
   1 'timescale 1ns / 1ps
         3 // Company:
   4 // Engineer:
```

```
Create Date: 18:23:15 05/03/2019
      Design\ Name:
   // Module Name: counter
     / Project Name:
      ' Target Devices:
10
     / Tool versions:
11
   // Description:
12
13
       Dependencies:
14
15
16
       Revision:
       Revision \ 0.01 - File \ Created
17
18
       Additional Comments:
19
20
        21
   // this module input valid in region of 0-11263
22
   module div10(
23
            input [13:0]D,
24
            output [10:0]quotient,
25
            output [3:0]remainder
26
27
            wire [30:0]t;
28
29
            assign t = D*3277; //2^12/10+1~13108, 13108>>2=3277 assign quotient = t[28:15];
30
31
            assign remainder = ((t[14:10]+1)*5)>>4;//10=5*2
32
   endmodule
33
34
   module seg7proc(
35
        input [3:0] I,
36
        output reg [6:0] Seg
37
38
39
            always @(*) begin
40
                     case(I)
41
                              4'd0: begin Seg <= ~7'b0111111; end
4'd1: begin Seg <= ~7'b0000110; end
4'd2: begin Seg <= ~7'b1011011; end
4'd3: begin Seg <= ~7'b1001111; end
4'd4: begin Seg <= ~7'b1100110; end
42
43
44
45
46
                              4'd5: begin Seg <= "7'b1101101; end
47
                              4'd6: begin Seg <= '7'b1101101; end
48
                              4'd7: begin Seg <= ~7'b0000111; end
4'd8: begin Seg <= ~7'b1111111; end
49
50
                              4'd9: begin Seg <= ~7'b1101111; end
51
                     endcase
52
            end
53
   endmodule
54
55
   module prescaler(
56
            input clk,
57
            input [22:0]div,
58
            output cout);
59
60
            reg [23:0]d;
61
            assign cout = d[23];
62
            always @(posedge clk) begin
63
```

```
d = d + div;
64
            end
65
    endmodule
66
67
    module disp7seg(
68
        input clk,
69
             input [13:0]num,
70
             output [6:0]led7segk,
71
72
             output reg [3:0]led7sega
        );
73
            reg [2:0]state=0;
74
            reg [13:0]r1=0;
75
            wire [10:0]quo;
76
            wire [3:0]rem;
77
78
       reg[3:0] I;
79
80
            div10 d(.D(r1),.quotient(quo),.remainder(rem));
81
            prescaler p(.clk(clk),.div(1000),.cout(pclk));
82
            seg7proc s(.I(I),.Seg(led7segk));
83
84
            always @(posedge pclk) begin
85
86
                     if(state == 3'd0) begin //initial state
87
                             r1 \le num;
                             state \leq 3'd1;
88
                     end else if(state == 3'd1)begin
89
                             I = rem;
90
                             r1 \le quo;
91
92
                             state \le state + 1;
                             led7sega <= (4'b1 << 3);
93
                     end else if(state == 3'd2)begin
94
                             I = rem;
95
                             r1 \le quo;
96
                             state \le state+1;
97
                             led7sega <= (4'b1 << 2);
98
                     end else if(state == 3^{\circ}d3)begin
99
                             I = rem;
100
                             r1 \le quo;
101
                             state \le state+1;
102
                             led7sega <= (4'b1 << 1);
103
                     end else begin
104
                             I = rem;
105
                             r1 \le num;
106
                             state \leq 3'd1;
107
                             led7sega <= (4'b1 << 0);
108
                     end
109
            end
110
    endmodule
111
112
    module counter10000(
113
            input CLK,
114
            input BTN.
115
            output [6:0]led7segk,
116
            output [3:0]led7sega);
117
118
            reg pbtn=0;
119
            reg [13:0]num=0;
120
            wire pclk;
121
122
            disp7seg d(.clk(CLK),.num(num),.led7sega(led7sega),.led7segk(led7segk));
123
            prescaler p(.clk(CLK),.div(1000),.cout(pclk));
124
```

```
125
          always @(posedge(pclk)) begin
126
                 \mathbf{if}(\mathbf{pbtn} == 0 \&\& BTN == 1) \mathbf{begin}
127
                       if(num != 9999) begin
128
                              num \le num + 1;
129
                       end else begin
130
131
                              num \le 0;
                       end
132
                 end
133
                 pbtn \le BTN;
134
          end
135
136
   endmodule
137
                ソースコード 3.9: \Delta\Sigma 方式の調光ソースコード
   'timescale 1ns / 1ps
 2
       3
   // Company:
   // Engineer:
 4
 5
      Create Date: 17:04:52 04/29/2019
 6
      Design Name:
 7
      Module Name: deltashigma
 8
      Project Name:
 9
      Target Devices:
10
      Tool versions:
11
      Description:
12
13
      Dependencies:\\
14
15
      Revision:
16
      Revision 0.01 - File Created
17
   // Additional Comments:
18
19
20
       21
22
23
   module prescaler(
24
          input CLK,
25
          input [10:0]MLn,
26
          output Cout
27
28
          reg[11:0]DA=0;
29
30
          assign Cout = DA[11];
31
          always @(posedge CLK) begin
32
                 DA \leq DA + MLn + 12'd1;
33
          end
34
   endmodule
35
36
   module deltasigma(
37
      input CLK,
38
      input [15:0] In,
39
      output reg Out=0,
40
           output reg [16:0]cnt = 0
41
```

```
);
42
43
            wire pclk;
44
            prescaler p(.CLK(CLK),.MLn(11'd500),.Cout(pclk));
45
46
            always @(posedge CLK) begin
47
                   if(cnt[16]) begin
48
                           cnt \le cnt - 17'h10000 + In;
49
                           Out \leq 1;
50
                   end else begin
51
                           cnt \le cnt + In;
52
                           Out \leq 0;
53
                   end
54
           end
55
   endmodule
56
57
58
   module testpattern(
60
           input CLK,
61
           input [1:0]pattern,
62
           output out
63
           wire pclk;
64
           reg [15:0]count=16'd0;
65
66
           deltasigma d(.CLK(CLK),.In(count),.Out(out));
67
68
           reg mode;
69
           prescaler p(.CLK(CLK),.MLn(/*speed,0~2047*/11'd4),.Cout(pclk));
70
                   always @(posedge pclk) begin
71
                   if(pattern == 2'b00) begin
72
                           if(mode) begin
73
                                   if(count != 16'hFFFF) begin
74
                                           count \le count + 1;
75
                                   end else begin
76
                                           mode \le 0;
77
                                   end
78
                           end else begin
79
                                   if(count != 16'h0000) begin
80
                                           count \le count - 1;
81
                                   end else begin
82
                                           mode \le 1;
83
                                   end
84
                           end
85
                   end else if(pattern == 2'b01) begin
86
                           count \le 16'h0;
87
                   end else if(pattern == 2'b10) begin
88
                           count <= 16'h6000;
89
                   end else if(pattern == 2'b11) begin
90
                           count \le 16'hFFFF;
91
                   end
92
           end
93
   endmodule
94
```

参考文献

- [1] Henry S. Warren , INTEGER DIVISION BY CONSTANT , Chapter 10 , Hacker's Delight (2nd Edition) , 2003 年
- [2] Hasselstrom, Karl , Fast Division of Large Integers: A Comparison of Algorithms , Master's in Computer Science thesis , Royal Institute of Technology , 1994年