論理回路実験レポート

筑波大学情報科学類2年 江畑 拓哉 (201611350)


1 右方向シフトレジスタのネットリスト/回路図

使用したもの(実験に用いた)

- 74HC74 * 2 (U1 ,U2)
- データ出力端子 D0 (ICT_D.0)
- データ入力端子 * 5 (ICT_I.0, 1, 2, 3, 4, 5)
- パルス出力端子 (ICT_D.A)
- 電源/GND (ICT_+5V ICT_GND)
- ジャンパ線 数十本
- 単芯 数本

1.1 ネットリスト

1.2 回路図のコピー



2 Clock にデータスイッチを使っ場合の動作の観測とその考察


Clock をつなぐ端子をパルス出力端子から、データ出力端子に変えた際の違いを観測したところ、見受けられた違いは以下のとおりであった。

- 順番ではなく一気にカウントが進んだ。
- スイッチを動かしても反応しないことがあった、
- 途中でリセットされた。

また、これらの問題が起こった場合の共通点としてデータ出力に用いたスイッチを高速に動作させたことが挙げられる。残念ながら、ゆっくりとスイッチを操作した場合ではパルススイッチとほとんど変わらない動作をした。


2.1 本来起こってほしい動作

以下に本来起こってほしい動作のタイミングチャートを示す。



2.2 起きた問題

起きた問題についてのタイミングチャートを順に示す。



2.3 原因と考えられるもの

原因としてまず考えられるものとして、チャタリングによる値の不確実さが挙げられる。言うまでもないがチャタリングとは入力の変化に値が不安定になってしまうことで、その時間中は入力の値は不定とされる。つまり、早い時間でスイッチを高速に動作させるとチャタリングによる不安定さも相まって信号が正しく伝わらなくなる可能性が出てくるのだ。この動作の不具合は人から見てスイッチの切り替えが明白であるデータスイッチにおいてわかりやすい違和感として感じられるだろう。

また、同様に D-FF の構造的な問題も考えられるだろう。

更には、ジャンパ線の多様による回路の煩雑化もこの不安定さに一役買っていると考えられる。この実験では、単芯と長いジャンパ線を用いて配線を行うが、私の場合回路の最適化を怠っており、長いジャンパ線が IC トレーナーを覆っている状態になっていた。このような無駄の多い配線は、それだけ電気信号の伝達に遅れが出ることは明白である。

また、使用している機材そのものの問題も考えられる。例えばブレットボードの漏電、ジャンパ線の劣化 (途中の断線) が考えられる。

2.4 対策

対策としては、チャタリング除去機能のある IC を使うようにすることや、配線を最適化すること、配線に於いてできる限りテスターを用いて確認をすること、極端に高速で動かさないことを挙げることができるだろう。

具体的には、NOT ゲートで使用している 74HC04 を 74HC14 に変えること、できる限りのジャンパ線から単芯への移行、小さな配線のグループ単位でのテスト、そして慌てずにテストを行える余裕を持つことが考えられる。

2.5 批判

この課題では問題の起きにくい、つまり今までの考察より考えれば、最適化された回路を制作した学生には難しかったのではないだろうか。もっともそれだけ技術がある学生はより繊細な問題を発見するだろうとは考えられる。

一部の学生間ではより細かい繊細な問題を確認していたようだが、初学者でこの分野における 詳しい研究を積んでいない自分としてはもう少し参考文献をいただきたいと考えている。

2.6 参考文献

昨年度の論理回路の指定教科書である「だれにもわかるディジタル回路」を用いた他、教員のアドバイスを参考にした。