

Εργαστήριο 1


ΕΞΟΙΚΕΙΩΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ ΠΕΡΙΓΡΑΦΗΣ ΥΛΙΚΟΥ VHDL ΚΑΙ ΤΗΝ ΙΕΡΑΡΧΙΚΗ ΣΧΕΔΙΑΣΗ

Μέρος Α - Κύκλωμα 1


Πίνακας Αληθείας

| Outputs | | | | | | | | Outputs | | | | | |
|---------|---|------|------|------|------|------|------|-----------|-----------|-----------|-----------|-----------|-----------|
| A | B | C(0) | C(1) | C(2) | C(3) | C(4) | C(5) | RESULT(0) | RESULT(1) | RESULT(2) | RESULT(3) | RESULT(4) | RESULT(5) |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |

Κυκλώματα



Simulation



Η προσομοίωση είναι εξαντλητική, καθώς εξετάζει όλες τις περιπτώσεις εισόδων που αφορούν την κάθε έξοδο. Δηλαδή, εξετάζουμε την περίπτωση για το vector C = “000000”, για όλες τις πιθανές τιμές εισόδων των A και B ($2^2=4$) και αντίστοιχα για το vector C = “111111” (συνολικά 8 περιπτώσεις). Δεν χρειάζεται να δοκιμάσουμε κανέναν άλλο συνδυασμό για τα διάφορα bit του C, καθώς όπως συμπεραίνουμε από τις συναρτήσεις και από τη σχεδίαση του κυκλώματος το κάθε bit του C αφορά ένα συγκεκριμένο bit εξόδου (το C(0) αφορά το RESULT(0), το C(1) αφορά το RESULT(1) κλπ).

Κώδικας VHDL

```

1  -----1st circuit-----
2
3  library IEEE;                                --library declaration
4  use IEEE.STD_LOGIC_1164.ALL;
5
6
7  entity circuit1 is
8      Port ( A : in  STD_LOGIC;                --signal declarations:
9            B : in  STD_LOGIC;                --1 bit input
10           C : in  STD_LOGIC_VECTOR (5 downto 0); --6 bits input
11           RESULT : out  STD_LOGIC_VECTOR (5 downto 0)); --6 bits output
12 end circuit1;
13
14 architecture dataflow of circuit1 is          --architecture implementation
15
16 begin
17
18     RESULT(0) <= (A NAND B) AND C(0);          -- (A'+B')*C(0)
19     RESULT(1) <= (A NOR B) AND C(1);          -- (A'*B')*C(1)
20     RESULT(2) <= (A AND B) AND C(2);          -- (A*B)*C(2)
21     RESULT(3) <= (A XOR B) AND C(3);          -- (A*B'+A'*B)*C(3)
22     RESULT(4) <= ((A AND B) OR ((NOT A) AND (NOT B))) AND C(4); -- (A*B+A'*B')*C(4)
23     RESULT(5) <= (((NOT A) AND B) XOR ((NOT A) OR B)) AND C(5); -- (A*B+A'*B')*C(5)
24
25 end dataflow;
26
27 -----

```

Test bench

```
1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY testbench_circuit_1 IS
5  END testbench_circuit_1;
6
7  ARCHITECTURE behavior OF testbench_circuit_1 IS
8
9      COMPONENT circuit1
10     PORT(
11         A : IN  std_logic;
12         B : IN  std_logic;
13         C : IN  std_logic_vector(5 downto 0);
14         RESULT : OUT std_logic_vector(5 downto 0)
15     );
16     END COMPONENT;
17
18     signal A : std_logic := '0';
19     signal B : std_logic := '0';
20     signal C : std_logic_vector(5 downto 0) := (others => '0');
21
22     signal RESULT : std_logic_vector(5 downto 0);
23
24 BEGIN
25
26     uut: circuit1 PORT MAP (
27         A => A,
28         B => B,
29         C => C,
30         RESULT => RESULT
31     );
32
33     stim_proc: process
34     begin
35
36         C <= "000000";           --All bits of vector C = 0
37
38         A <= '0';                --Every combination for A and B (2^2=4)
39         B <= '0';
40         wait for 100 ns;
41         A <= '0';
42         B <= '1';
43         wait for 100 ns;
44         A <= '1';
45         B <= '0';
46         wait for 100 ns;
47         A <= '1';
48         B <= '1';
49         wait for 100 ns;
50
51         C <= "111111";           --All bits of vector C = 1
52
53         A <= '0';                --Every combination for A and B (2^2=4)
54         B <= '0';
55         wait for 100 ns;
56         A <= '0';
57         B <= '1';
58         wait for 100 ns;
59         A <= '1';
60         B <= '0';
61         wait for 100 ns;
62         A <= '1';
63         B <= '1';
64         wait for 100 ns;
65
66         wait;
67     end process;
68
69 END;
```

Μέρος Β - Κύκλωμα 2

Πίνακας Αληθείας Half Adder:

| Inputs | | Outputs | |
|--------|---|---------|------|
| A | B | RESULT | Cout |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |

Πίνακας Αληθείας Full Adder 1 bit:

| Inputs | | | Outputs | |
|--------|---|-----|---------|------|
| A | B | Cin | RESULT | Cout |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

Πίνακας Αληθείας Full Adder 2 bits:


| Inputs | | | | | Outputs | | |
|--------|------|------|------|-----|-----------|-----------|------|
| A(0) | B(0) | A(1) | B(1) | Cin | RESULT(0) | RESULT(1) | Cout |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

Για να αποφασίσουμε ποιες περιπτώσεις εισόδων θα εξετάσουμε στο top level test bench κατασκευάσαμε τον πίνακα αληθείας του full adder 2 bit για όλες τις περιπτώσεις εισόδων ($2^5 = 32$). Έπειτα, ομαδοποιήσαμε τις περιπτώσεις αυτές με βάση ποιες δίνουν την ίδια έξοδο ($2^3 = 8$ διαφορετικές έξοδοι). Για να ελέγξουμε την σωστή λειτουργία του κυκλώματος, επιλέξαμε μία από τις εισόδους για κάθε διαφορετική έξοδο. Παρακάτω φαίνεται ο τελικός πίνακας αληθείας:


Τελικός Πίνακας Αληθείας Full Adder 2 bits:

| Inputs | | | | | Outputs | | |
|--------|------|------|------|-----|-----------|-----------|------|
| A(0) | B(0) | A(1) | B(1) | Cin | RESULT(0) | RESULT(1) | Cout |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |


Κύκλωμα και Block Diagrams



Το ίδιο συμπέρασμα για την επιλογή των εισόδων προκύπτει αν σχεδιάσουμε ολόκληρο το κύκλωμα και δούμε για ποιες εισόδους δεν αλλάζει η έξοδος. Για παράδειγμα, τα $A(0)$, $B(0)$ και αντίστοιχα $A(1)$, $B(1)$ είτε πάρουν την τιμή "01" είτε "10" δεν επηρεάζουν την έξοδο του κυκλώματος, αφού και οι 2 εισοδοί A και B συνδέονται με τις 2 πύλες AND και XOR. Επίσης, για κάποιες τιμές των $A(0)$, $B(0)$ και C_{in} εξουδετερώνεται το ενδιάμεσο κρατούμενο ($C_{temp}=0$) και άρα ο $2^{ος}$ αθροιστής 1 bit μετατρέπεται σε ημιαθροιστή (δηλαδή η έξοδος του εξαρτάται μόνο από τα $A(1)$ και $B(1)$). Βρίσκουμε για ποιες από αυτές τις τιμές το $RESULT(0)$ παραμένει ίδιο, έτσι ώστε όλα τα bit εξόδου να είναι ίδια. Τέλος, διαγράφουμε τις επιπλέον εισόδους που δίνουν την ίδια έξοδο και κατασκευάζουμε το test bench.



Simulation



Κώδικες VHDL

```

1  -----half adder-----
2  library ieee;                                --library declaration
3  use ieee.std_logic_1164.all;
4
5  entity half_adder is
6      Port (
7          A, B : in std_logic;                  --input declarations
8          RESULT,Cout: out std_logic);          --output declarations
9
10 end half_adder;
11
12 architecture dataflow_1 of half_adder is      --architecture implementation
13
14 begin
15
16     RESULT <= A xor B;                          --sum = A'*B + A*B'
17     Cout <= A and B;                            --carry = A*B
18
19 end dataflow_1;
20 -----

```

```

1 -----1 bit full adder-----
2 library ieee;                                --library declaration
3 use ieee.std_logic_1164.all;
4
5 entity full_adder_1bit is
6 port (
7     A, B, Cin : in  std_logic;                --input declarations
8     RESULT, Cout : out std_logic);            --output declarations
9
10 end full_adder_1bit;
11
12 architecture dataflow_2 of full_adder_1bit is    --architecture implementation
13
14     component half_adder                        --component half_adder declaration
15
16     port ( A, B : in std_logic;
17           RESULT, Cout : out std_logic);
18
19     end component;
20
21     signal sum1, Cout1, Cout2: std_logic;        --temporary in-between signals
22
23     begin
24
25     HA1: half_adder                            --named association connectivity of 1st half_adder
26         port map ( A => A,                      --A = A
27                   B => B,                      --B = B
28                   RESULT => sum1,              --RESULT = result of 1st half_adder
29                   Cout => Cout1);              --Cout = carry output of 1st half_adder
30
31     HA2: half_adder                            --named association connectivity of 2nd half_adder
32         port map ( A => sum1,                  --A = result of 1st half_adder
33                   B => Cin,                    --B = carry input
34                   RESULT => RESULT,            --RESULT = result of 2nd half_adder
35                   Cout => Cout2);              --Cout = carry output of 2nd half_adder
36
37         Cout <= Cout2 or Cout1;                --Cout = Cout1 + Cout2
38
39     end dataflow_2;
40 -----

```

```

1 -----2 bits full adder-----
2 library ieee;                                --library declaration
3 use ieee.std_logic_1164.all;
4
5 entity full_adder_2bit is
6 port (
7     A,B: in std_logic_vector(1 downto 0);
8     Cin : in  std_logic;                --input declarations
9     RESULT : out std_logic_vector(1 downto 0);
10    Cout : out std_logic);              --output declarations
11
12 end full_adder_2bit;
13
14 architecture dataflow_3 of full_adder_2bit is    --architecture implementation
15
16     component full_adder_1bit                --component full_adder_1bit declaration
17
18     port ( A, B, Cin : in std_logic;
19           RESULT, Cout : out std_logic);
20
21     end component;
22
23     signal Ctemp: std_logic;                --temporary in-between signal
24
25     begin
26
27     FA1: full_adder_1bit                    --named association connectivity of 1st full_adder_1bit
28         port map ( A => A(0),                  --A = A(0)
29                   B => B(0),                  --B = B(0)
30                   Cin => Cin,                 --Cin = carry input
31                   RESULT => RESULT(0),        --RESULT = result of 1st full_adder_1bit
32                   Cout => Ctemp);
33
34     FA2: full_adder_1bit                    --named association connectivity of 2nd full_adder_1bit
35         port map ( A => A(1),                  --A = A(1)
36                   B => B(1),                  --B = B(1)
37                   Cin => Ctemp,               --Cin = carry output of 1st full_adder_1bit
38                   RESULT => RESULT(1),        --RESULT = result of 2nd full_adder_1bit
39                   Cout => Cout);              --Cout = carry output of 2nd full_adder_1bit
40
41     end dataflow_3;
42 -----

```


Test bench:

```
1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY testbench_full_adder_2bits IS
5  END testbench_full_adder_2bits;
6
7  ARCHITECTURE behavior OF testbench_full_adder_2bits IS
8
9      COMPONENT full_adder_2bit
10     PORT(
11         A : IN  std_logic_vector(1 downto 0);
12         B : IN  std_logic_vector(1 downto 0);
13         Cin : IN  std_logic;
14         RESULT : OUT std_logic_vector(1 downto 0);
15         Cout : OUT std_logic
16     );
17     END COMPONENT;
18
19     signal A : std_logic_vector(1 downto 0) := (others => '0');
20     signal B : std_logic_vector(1 downto 0) := (others => '0');
21     signal Cin : std_logic := '0';
22
23     signal RESULT : std_logic_vector(1 downto 0);
24     signal Cout : std_logic;
25
26 BEGIN
27
28     uut: full_adder_2bit PORT MAP (
29         A => A,
30         B => B,
31         Cin => Cin,
32         RESULT => RESULT,
33         Cout => Cout
34     );
35
36     stim_proc: process
37     begin
38
39         A <= "00";           --Input: all 0
40         B <= "00";
41         Cin <= '0';
42         wait for 100 ns;
43
44         A(0) <= '0';         --Input: "01011"
45         B(0) <= '1';
46         A(1) <= '0';
47         B(1) <= '1';
48         Cin <= '1';
49         wait for 100 ns;
50
51         A(0) <= '0';         --Input: "01000"
52         B(0) <= '1';
53         A(1) <= '0';
54         B(1) <= '0';
55         Cin <= '0';
56         wait for 100 ns;
57
58         A(0) <= '1';         --Input: "11011"
59         B(0) <= '1';
60         A(1) <= '0';
61         B(1) <= '1';
62         Cin <= '1';
63         wait for 100 ns;
64
65         A(0) <= '0';         --Input: "01001"
66         B(0) <= '1';
67         A(1) <= '0';
68         B(1) <= '0';
69         Cin <= '1';
```

```

62     Cin <= '1';
63     wait for 100 ns;
64
65     A(0) <= '0';      --Input: "01001"
66     B(0) <= '1';
67     A(1) <= '0';
68     B(1) <= '0';
69     Cin <= '1';
70     wait for 100 ns;
71
72     A(0) <= '0';      --Input: "01111"
73     B(0) <= '1';
74     A(1) <= '1';
75     B(1) <= '1';
76     Cin <= '1';
77     wait for 100 ns;
78
79     A(0) <= '1';      --Input: "11001"
80     B(0) <= '1';
81     A(1) <= '0';
82     B(1) <= '0';
83     Cin <= '1';
84     wait for 100 ns;
85
86     A <= "11";        --Input: all 1
87     B <= "11";
88     Cin <= '1';
89     wait for 100 ns;
90
91     wait;
92     end process;
93
94 END;
95

```