



Εργασία Ψηφιακά Συστήματα HW-1

ELENI SOURLI

Το παρόν αρχείο αποτελεί ηλεκτρονική αναφορά της εργασίας που ανατέθηκε στο μάθημα "Ψηφιακά Συστήματα HW-1". Στόχος της είναι η εκμάθηση της διαδικασίας σχεδιασμού ενός διαγράμματος υψηλού επιπέδου του επεξεργαστή RISC-V καθώς και ενός κυκλώματος αριθμομηχανής. Απαρτίζεται από πέντε διαφορετικές ασκήσεις άμεσα συνδεδεμένες μεταξύ τους. Συμπεριλαμβάνονται επεξηγήσεις και κυματομορφές προσομοίωσης για τη βέλτιστη περιγραφή των βημάτων που πραγματοποιήθηκαν.

Η εργασία πραγματοποιήθηκε με το διαδικτυακό ολοκληρωμένο περιβάλλον ανάπτυξης (web IDE)EDA playground.

Άσκηση 1

Ζητείται η υλοποίηση μιας αριθμητικής/λογικής μονάδας (Arithmetic Logic Unit (ALU)), η οποία είναι ένα σημαντικό στοιχείο κάθε συστήματος επεξεργαστή RISC-V. Μέσω αυτής της μονάδας εκτελούνται τόσο αριθμητικές λειτουργίες όσο και λογικές λειτουργίες. Η χρησιμότητα της γίνεται φανερή και στον επεξεργαστή RISC-V στη συνέχεια.

Η ALU που σχεδιάστηκε, υλοποιεί τις ακόλουθες πράξεις: προσημασμένη πρόσθεση, προσημασμένη αφαίρεση, λογικό AND, λογικό OR, λογικό XOR, σύγκριση "Μικρότερο από" και τρεις διαφορετικές πράξεις ολίσθησης. ι είσοδοι έχουν πλάτος 32-bit και παράγεται μια έξοδος πλάτους 32-bit.

Υλοποιείται το module alu στο οποίο ορίζονται οι ζητούμενες πράξεις. Δηλώνονται οι τιμές της alu_op που αντιστοιχούν σε κάθε λειτουργία προς ευκολία του χρήστη και καλύτερη κατανόηση.(εντολή parameter [3:0] της Verilog). Οι λειτουργίες λογική AND, λογική OR, πρόσθεση, αφαίρεση και λογική XOR πραγματοποιούνται μέσω των '&, |, +, -, ^' ανάμεσα στις εισόδους op1, op2 αντίστοιχα. Οι λειτουργίες λογική ολίσθηση δεξιά κατά op2 bits και λογική ολίσθηση αριστερά κατά op2 bits πραγματοποιείται μέσω των εντολών '>> op2[4:0], << op2[4:0]' αντίστοιχα. Μέσω του op2[4:0] δηλώνεται ότι η ολίσθηση θα γίνει κατά τον αριθμό που προκύπτει από τα πέντε χαμηλότερα ψηφία του op2. Η λειτουργία μικρότερο από πραγματοποιείται με το '<' το οποίο εφαρμόζεται σε προσημασμένους αριθμούς σύμφωνα με τις προδιαγραφές (εντολή \$signed της Verilog). Τέλος, η λειτουργία αριθμητική ολίσθηση δεξιά κατά op2 bits [πραγματοποιείται με το '>>' . Απαιτεί την μετατροπή του op1 σε προσημασμένο(εντολή \$signed της Verilog). Το αποτέλεσμα που παράγεται είναι προσημασμένο και μετατρέπεται σε μη προσημασμένο (εντολή \$unsigned της Verilog).

Το αποτέλεσμα result λαμβάνει την κατάλληλη τιμή μέσω ενός πολυπλέκτη που αποφασίζει ποια λειτουργία εκτελείται κάθε φορά.

Ο κώδικας στη verilog είναι ο ξής :

```
1 `timescale 1ns/1ps
2 module alu
3 #(parameter [3:0] ALUOP_AND = 4'b0000,
4   parameter [3:0] ALUOP_OR = 4'b0001,
5   parameter [3:0] ALUOP_SUM = 4'b0010,
6   parameter [3:0] ALUOP_SUB = 4'b0110,
7   parameter [3:0] ALUOP_LESSTHAN = 4'b0111,
8   parameter [3:0] ALUOP_LOGSHIFTR = 4'b1000,
9   parameter [3:0] ALUOP_LOGSHIFTL = 4'b1001,
10  parameter [3:0] ALUOP_SHIFTR = 4'b1010,
11  parameter [3:0] ALUOP_XOR = 4'b1101)
12
13  (output reg [31:0] result,
14   output reg zero,
15   input wire [31:0] op1,
16   input wire [31:0] op2,
17   input wire [3:0] alu_op);
18
19   reg [31:0] m0, m1, m2, m3, m4, m5, m6, m7, m8;
20
21  always @(*)
22  begin
23    m0 = op1 & op2;
24    m1 = op1 | op2;
25    m2 = op1 + op2;
26    m3 = op1 - op2;
27    m4 = ($signed(op1) < $signed(op2));
28    m5 = op1 >> op2[4:0];
29    m6 = op1 << op2[4:0];
30    m7 = $unsigned($signed( op1) >>> op2[4:0]);
31    m8 = (op1 ^ op2);
32
33    result = (alu_op == ALUOP_AND) ? m0 ://AND
34    (alu_op == ALUOP_OR) ? m1 ://OR
35    (alu_op == ALUOP_SUM) ? m2 ://SUM
36    (alu_op == ALUOP_SUB) ? m3 ://SUB
37    (alu_op == ALUOP_LESSTHAN) ? m4 ://LESS THAN
38    (alu_op == ALUOP_LOGSHIFTR) ? m5 ://LOGICAL SHIFT RIGHT
39    (alu_op == ALUOP_LOGSHIFTL) ? m6 ://LOGICAL SHIFT LEFT
40    (alu_op == ALUOP_SHIFTR) ? m7 ://SHIFT RIGHT
41    (alu_op == ALUOP_XOR) ? m8 ://XOR
```

```


7  parameter [3:0] ALUOP_LESSTHAN = 4'b0111,
8  parameter [3:0] ALUOP_LOGSHIFTR = 4'b1000,
9  parameter [3:0] ALUOP_LOGSHIFTL = 4'b1001,
10 parameter [3:0] ALUOP_SHIFTR = 4'b1010,
11 parameter [3:0] ALUOP_XOR = 4'b1101)
12
13 (output reg [31:0] result,
14  output reg zero,
15  input wire [31:0] op1,
16  input wire [31:0] op2,
17  input wire [3:0] alu_op);
18
19  reg [31:0] m0, m1, m2, m3, m4, m5, m6, m7, m8;
20
21  always @(*)
22  begin
23      m0 = op1 & op2;
24      m1 = op1 | op2;
25      m2 = op1 + op2;
26      m3 = op1 - op2;
27      m4 = ($signed(op1) < $signed(op2));
28      m5 = op1 >> op2[4:0];
29      m6 = op1 << op2[4:0];
30      m7 = $unsigned($signed( op1) >>> op2[4:0]);
31      m8 = (op1 ^ op2);
32
33      result = (alu_op == ALUOP_AND) ? m0 ://AND
34      (alu_op == ALUOP_OR) ? m1 ://OR
35      (alu_op == ALUOP_SUM) ? m2 ://SUM
36      (alu_op == ALUOP_SUB) ? m3 ://SUB
37      (alu_op == ALUOP_LESSTHAN) ? m4 ://LESS THAN
38      (alu_op == ALUOP_LOGSHIFTR) ? m5 ://LOGICAL SHIFT RIGHT
39      (alu_op == ALUOP_LOGSHIFTL) ? m6 ://LOGICAL SHIFT LEFT
40      (alu_op == ALUOP_SHIFTR) ? m7 ://SHIFT RIGHT
41      (alu_op == ALUOP_XOR) ? m8 ://XOR
42      32'b00000000000000000000000000000000;
43      zero = (result == 32'b00000000000000000000000000000000) ? 1'b1 : 1'b0;
44  end
45 endmodule

```

Για την επαλήθευση του module υλοποιήθηκε το ακόλουθο testbench:

```
1 | `timescale 1ns/1ps
2 module TB_alu;
3   reg [31:0] TB_op1,TB_op2;
4   reg [3:0] TB_alu_op;
5   wire [31:0] TB_result;
6   wire TB_zero;
7   alu DUT (.result(TB_result),.zero(TB_zero),
8           .op1(TB_op1),.op2(TB_op2),.alu_op(TB_alu_op));
9   initial
10  begin
11    $dumpfile("dump.vcd"); $dumpvars;
12
13    TB_op1=32'b 10000000111100101000100010100011;
14    TB_op2=32'b 10100011110010100010010100011110;
15    TB_alu_op=4'b1001;
16    #10
17    TB_op1=32'b00110000010100010001010001000101;
18    TB_op2=32'b00100011110010100101010001001101;
19    TB_alu_op=4'b1101;
20    #10TB_op1=32'b00110000010100010001010001000101;
21    TB_op2=32'b 10100011110010100010010100011110;
22    TB_alu_op=4'b1001;
23
24  end
25 endmodule
```

Παρήχθησαν τα ακόλουθα αποτελέσματα τα οποία ήταν και τα αναμενόμενα για τις πράξεις που έγιναν:




Άσκηση 2

Ζητείται ο σχεδιασμός ενός κυκλώματος αριθμομηχανής, η οποία θα διατηρεί την τιμή της σε έναν συσσωρευτή 16-bit καταχωρητή. Δίνεται η δυνατότητα στο χρήστη να ενημερώνει την τιμή υλοποιώντας οποιαδήποτε από τις αριθμητικές και λογικές συναρτήσεις που περιέχονται στην ALU που δημιουργήθηκε νωρίτερα. Προκειμένου να καθοριστεί η λειτουργία που θα εκτελέσει η αριθμομηχανή δημιουργείται ένα module decoder το οποίο εμπεριέχει συνδυασμούς των πλήκτρων (κεντρικό, δεξί, αριστερό) χρησιμοποιώντας πρότυπες πύλες της verilog. Ανάλογα με τις τιμές του προκύπτει διαφορετικό alu_op κάθε φορά. Κάθε ένα από τα bits της alu_op παράγεται ξεχωριστά μέσα από ένα διαφορετικό κύκλωμα πυλών. Η λογική σχεδιασμού που ακολουθείται είναι ότι εισάγονται δύο τιμές στην ALU και εξάγεται ένα αποτέλεσμα το οποίο αποθηκεύεται στον καταχωρητή . Στη συνέχεια, συνδέεται στην έξοδο LED και αφού υποστεί επέκταση προσήμου (γίνεται 32-bit) οδηγείται στην είσοδο 1 της ALU. Η είσοδος 2 δίνεται από το χρήστη. Αξιοσημείωτο είναι ότι η τιμή του συσσωρευτή ενημερώνεται ή μηδενίζεται σύμφωνα με την τιμή των btnd ,btnu αντίστοιχα σε κάθε ακμή ρολογιού. Επέκταση πρόσημού εφαρμόζεται και στην είσοδο από τον χρήστη διότι η ALU δέχεται ορίσματα 32-bit.

Στο testbench δηλώνονται οι δοσμένες τιμές για τα πλήκτρα και το SW. Σε ένα always ορίζεται η αλλαγή του clk κάθε πέντε μονάδες του χρόνου, ώστε να μεταβάλλονται οι τιμές και να ανανεώνεται ο accumulator.

Μετά την υλοποίηση του testbench που ζητείται προκύπτουν τα ακόλουθα αποτελέσματα, τα οποία ταυτίζονται με τα δοσμένα .



Φαίνεται ότι αρχικά είναι ενεργοποιημένο το btnc και απενεργοποιημένο το btnd οπότε το αναμενόμενο αποτέλεσμα είναι μηδέν. Έπειτα, απενεργοποιείται το btnc και ενεργοποιείται το btnd και ο συσσωρευτής ξεκινά να λαμβάνει τιμές. Οι τιμές του αναμενόμενου αποτελέσματος (TB_led) ταυτίζονται με τις δοσμένες γεγονόσ που μας αποδεικνύει ότι υλοποιήθηκε σωστά το module calc.

Ο κώδικας στη verilog είναι ο εξής :

```
1 `timescale 1ns/1ps
2 `include "alu.v"
3 `include "decoder.v"
4
5 module calc
6   (output reg [15:0] led,
7    input wire clk, btnc, btnl, btnc, btnr, btnd,
8    input wire [15:0] sw);
9
10  reg [15:0] accumulator;
11  wire [3:0] new_alu_op;
12  wire [31:0] extended_accumulator;
13  wire [31:0] extended_sw;
14  wire zero;
15  wire [31:0] result;
16
17
18  assign extended_accumulator = {{16{accumulator[15]}}, accumulator};
19  assign extended_sw = {{16{sw[15]}}, sw};
20
21  alu ALU_CALC (.result(result), .zero(zero), .op1(extended_accumulator),
22               .op2(extended_sw), .alu_op(new_alu_op));
23
24  decoder DECODER_CALC(.alu_op(new_alu_op),
25                      .btnc(btnc), .btnl(btnl), .btnr(btnr));
26
27  always @(posedge clk)
28  begin
29    if(btnc) //the accumulator gets the value 0
30      accumulator <= 16'b0;
31    else if (btnd)
32
33      accumulator <= result[15:0]; //the accumulator gets the value of alu's
34  result
35
36      led = accumulator;
37
38  end
39 endmodule
40
```

Ο κώδικας του decoder στη verilog είναι ο ξής :

```
1 `timescale 1ns/1ps
2
3 module decoder
4   (output wire[3:0]alu_op,
5    input wire btnc,btnl,btnr);
6
7   wire m0,m1,m2,m3,m5,m6,m7,m8,m10,m11,m12,m13,m15,m16,m17,m18;
8
9   //alu_op[0]
10
11   not U0(m0,btnr);
12   and U1(m1,m0,btnl);
13   xor U2(m2,btnl,btnc);
14   and U3(m3,m2,btnr);
15   or U4(alu_op[0],m3,m1);
16
17   //alu_op[1]
18
19   and U5(m5,btnl,btnr);
20   not U6(m6,btnl);
21   not U7(m7,btnc);
22   and U8(m8,m6,m7);
23   or U9(alu_op[1],m5,m8);
24
25   //alu_op[2]
26
27   and U10(m10,btnr,btnl);
28   xor U11(m11,btnr,btnl);
29   or U12(m12,m10,m11);
30   not U13(m13,btnc);
31   and U14(alu_op[2],m12,m13);
32
33   //alu_op[3]
34
35   not U15(m15,btnr);
36   and U16(m16,m15,btnc);
37   xnor U17(m17,btnr,btnc);
38   or U18(m18,m16,m17);
39   and U19(alu_op[3],m18,btnl);
40 endmodule
41
```

ο κώδικας του testbench:

```
1 `timescale 1ns/1ps
2
3 module TB_calc;
4
5     reg TB_clk, TB_btnc, TB_btnl, TB_btnu, TB_btnr, TB_btnd;
6     reg [15:0] TB_sw;
7     wire [15:0] TB_led;
8
9
10    calc DUT (
11        .led(TB_led),
12        .clk(TB_clk),
13        .btnc(TB_btnc),
14        .btnl(TB_btnl),
15        .btnu(TB_btnu),
16        .btnr(TB_btnr),
17        .btnd(TB_btnd),
18        .sw(TB_sw)
19    );
20
21    initial begin
22        $dumpfile("dump.vcd");
23        $dumpvars(0, TB_calc);
24
25
26        TB_clk = 0;
27        TB_btnc = 0;
28        TB_btnl = 0;
29        TB_btnu = 1;
30        TB_btnr = 0;
31        TB_btnd = 0;
32        TB_sw = 16'h0000;
33        #120;
34
35        $finish;
36    end
37
38    always #5 TB_clk = ~TB_clk;
39
40
41    initial begin
42        #10;
```

```

44     TB_btnu = 0;
45     TB_btnd = 1;
46
47     TB_btnl = 0;
48     TB_btnc = 1;
49     TB_btnr = 1;
50     TB_sw = 16'h1234;
51     #20;
52 end
53
54 initial
55 begin
56     #20;
57     TB_btnu = 0;
58     TB_btnd = 1;
59
60     TB_btnl = 0;
61     TB_btnc = 1;
62     TB_btnr = 0;
63     TB_sw = 16'h0ff0;
64     #40;
65 end
66
67 initial
68 begin
69     #40;
70     TB_btnu = 0;
71     TB_btnd = 1;
72
73     TB_btnl = 0;
74     TB_btnc = 0 ;
75     TB_btnr = 0;
76     TB_sw = 16'h324f;
77     #50;
78 end
79
80 initial
81 begin
82     #50;
83     TB_btnu = 0;
84     TB_btnd = 1;
85
86     TB_btnl = 0;

```

```

85
86     TB_btn1 = 0;
87     TB_btnc = 0 ;
88     TB_btnr = 1;
89     TB_sw = 16'h2d31;
90     #60;
91 end
92
93 initial
94     begin
95         #60;
96         TB_btnu = 0;
97         TB_btnd = 1;
98
99         TB_btn1 = 1;
100        TB_btnc = 0 ;
101        TB_btnr = 0;
102        TB_sw = 16'hffff;
103        #70;
104    end
105
106    initial
107        begin
108            #70;
109            TB_btnu = 0;
110            TB_btnd = 1;
111
112            TB_btn1 = 1;
113            TB_btnc = 0 ;
114            TB_btnr = 1;
115            TB_sw = 16'h7346 ;
116            #80;
117        end
118
119        initial
120            begin
121                #80;
122                TB_btnu = 0;
123                TB_btnd = 1;
124
125                TB_btn1 = 1;
126                TB_btnc = 1 ;
127                TB_btnr = 0;

```

```

85
86     TB_btn1 = 0;
87     TB_btnc = 0 ;
88     TB_btnr = 1;
89     TB_sw = 16'h2d31;
90     #60;
91 end
92
93 initial
94     begin
95         #60;
96         TB_btnu = 0;
97         TB_btnd = 1;
98
99         TB_btn1 = 1;
100        TB_btnc = 0 ;
101        TB_btnr = 0;
102        TB_sw = 16'hffff;
103        #70;
104    end
105
106    initial
107        begin
108            #70;
109            TB_btnu = 0;
110            TB_btnd = 1;
111
112            TB_btn1 = 1;
113            TB_btnc = 0 ;
114            TB_btnr = 1;
115            TB_sw = 16'h7346 ;
116            #80;
117        end
118
119        initial
120            begin
121                #80;
122                TB_btnu = 0;
123                TB_btnd = 1;
124
125                TB_btn1 = 1;
126                TB_btnc = 1 ;
127                TB_btnr = 0;

```

```

125     TB_btnl = 1;
126     TB_btnc = 1 ;
127     TB_btnr = 0;
128     TB_sw = 16'h0004 ;
129     #90;
130 end
131
132 initial
133     begin
134         #90;
135         TB_btnu = 0;
136
137         TB_btnd = 1;
138
139         TB_btnl = 1;
140
141         TB_btnc = 1 ;
142         TB_btnr = 1;
143         TB_sw = 16'h0004 ;
144         #100;
145     end
146
147 initial
148     begin
149         #100;
150         TB_btnu = 0;
151         TB_btnd = 1;
152
153         TB_btnl = 1;
154         TB_btnc = 0 ;
155         TB_btnr = 1;
156         TB_sw = 16'hffff ;
157         #120;
158     end
159
160
161
162
163
164
165 endmodule

```


Άσκηση 3

Ζητείται η δημιουργία ενός αρχείου καταχωρητών στο οποίο αποθηκεύονται οι τιμές των καταχωρητών που χρησιμοποιούνται από τον επεξεργαστή RISC-V. Το αρχείο αποτελείται από 32 καταχωρητές των 32-bit ο καθένας. Οι καταχωρητές αρχικοποιούνται με μηδενικά μέσω ενός for και έπειτα λαμβάνουν τιμές. Οι τιμές των εισόδων readReg1, readReg2 υποδεικνύουν τη θέση του καταχωρητή από την οποία πρέπει να γίνει η ανάγνωση δεδομένων. Όταν το σήμα write είναι ενεργοποιημένο εγγράφονται τα δεδομένα της εισόδου στην αντίστοιχη διεύθυνση που υποδεικνύεται από το χρήστη. Σε περίπτωση που η διεύθυνση που δίνεται από τον χρήστη ταυτίζεται με κάποια διεύθυνση θύρας ανάγνωσης τότε τα δεδομένα καταχωρούνται στη θέση των δεδομένων ανάγνωσης (readData1 ή readData2 αντίστοιχα).

Ο κώδικας στη verilog είναι ο εξής :

```
1 `timescale 1ns/1ps
2 module regfile
3 (output reg [31:0] readData1 ,readData2,
4  input wire clk,write,
5  input wire [4:0] readReg1,readReg2,writeReg,
6  input wire [31:0] writeData);
7
8
9  reg [31:0] register [31:0];
10 integer i;
11
12  initial
13  begin
14
15      for (i=0;i<32;i=i+1)
16      register[i] = 0;
17  end
18
19  always@(posedge clk)
20  begin
21      readData1 <= register[readReg1];
22      readData2 <= register[readReg2];
23      if (write==1'b1 && writeReg!=5'b00000)
24      begin
25          register[writeReg] <= writeData;
26          if (readReg1 == writeReg)
27              readData1 <= writeData;
28          if (readReg2 == writeReg)
29              readData2 <= writeData;
30      end
31  end
32
33 endmodule
34
```

Άσκηση 4

Ζητείται η υλοποίηση της διαδρομής δεδομένων του υψηλού επιπέδου του επεξεργαστή RISC-V. Αποτελείται από τις εσωτερικές λειτουργικές μονάδες, τους καταχωρητές και τους πολυπλέκτες που χρησιμοποιούνται για την υλοποίηση μεμονωμένων εντολών. Το αρχείο που δημιουργείται περιλαμβάνει την ALU και το αρχείο καταχωρητών που δημιουργήθηκαν νωρίτερα. Πραγματοποιείται αποκωδικοποίηση των εντολών του RISC-V (R, I, S, B types). Το module datapath επιτυγχάνει την αναγνώριση του τύπου των εντολών και του πεδίου εντολής, ώστε να προβεί στην κατάλληλη ρύθμιση των τελεστών της ALU και την ενεργοποίηση των σημάτων ελέγχου όπου κρίνεται απαραίτητο. Γίνεται αντιστοίχιση των θυρών του datapath με τις θύρες των module alu, regfile είτε απευθείας μέσω των εισόδων και των εξόδων της διαδρομής δεδομένων είτε μέσω εσωτερικών καλωδίων που ορίζονται. Συντάσσονται οι άμεσες τιμές για τους διάφορους τύπους εντολών με χρήση των bits της λέξης εντολής, όπως ορίζεται στον πίνακα του pdf που δίνεται. Η άμεση τιμή της εντολής I type περιλαμβάνει τα 12 MSB της λέξης εντολής ([31:20]). Η άμεση τιμή της εντολής S type περιλαμβάνει τα 25 έως 31 bits και τα 7 έως 11 bits της λέξης εντολής με το MSB να είναι το 31ο bit ([31:25], [11:7]). Η άμεση τιμή της εντολής B type περιλαμβάνει το 31ο bit, το 7ο bit, τα 25 έως 30 bits και τα 8 έως 11 bits της λέξης εντολής και τέλος ένα μηδενικό με το MSB να είναι το 31ο bit ([31], [7], [30:25], [11:8], 0). Οι άμεσες αυτές τιμές που ορίστηκαν πρέπει να υποστούν επέκταση πρόσημου προσθέτοντας 20 φορές το 31ο bit για να γίνουν λέξεις των 32-bit και να μπορούν να χρησιμοποιηθούν από την ALU. Σε περίπτωση που πραγματοποιείται διακλάδωση (εντολή BEQ) υπολογίζεται το "branch offset", το οποίο ισούται με την επέκταση της άμεσης τιμής της εντολής B type μετατοπισμένη αριστερά κατά 1. Υλοποιείται ένας πολυπλέκτης ο οποίος αποφασίζει ποια άμεση τιμή θα επιλεγεί σύμφωνα με το δοσμένο opcode (τα πρώτα 7 bits της λέξης εντολής). Η διαδρομή δεδομένων επαναφέρεται με το σύγχρονο σήμα rst και λαμβάνει την προεπιλεγμένη τιμή INITIAL_PC="0x00400000". Ενημερώνεται όταν το σήμα ελέγχου loadPC είναι ενεργοποιημένο, λαμβάνοντας είτε την τιμή που είχε αυξημένη κατά 4 είτε την τιμή που είχε αθροισμένη με το branch offset. Η επιλογή αυτή καθορίζεται από το σήμα ελέγχου PCSrc, το οποίο όταν είναι ενεργοποιημένο υποδεικνύει το άθροισμα του PC με το branch offset. Τέλος, αναπτύσσεται η λογική της "εγγραφής προς τα πίσω" που αφορά την τιμή που εγγράφεται στο αρχείο των καταχωρητών. Η επιλογή της τιμής καθορίζεται από την τιμή του σήματος ελέγχου MemtoReg, το οποίο όταν είναι ενεργοποιημένο επιλέγει το αποτέλεσμα της ανάγνωσης μνήμης (dReadData) αλλιώς το αποτέλεσμα της ALU για τις συμβατικές αριθμητικές και λογικές εντολές (dAddress).

Ο κώδικας στη verilog είναι ο εξής :

```
1 `include "alu.v"
2 `include "regfile.v"
3
4
5 module datapath
6     #(parameter [31:0] INITIAL_PC = 32'h00400000)
7
8     (output reg [31:0] PC, WriteBackData, dWriteData,
9      output wire [31:0] dAddress, dReadData,
10     output wire Zero,
11     input wire clk, rst, PCSrc, ALUSrc, RegWrite, MemToReg, loadPC,
12     input wire [31:0] instr,
13     input wire [3:0] ALUCtrl);
14
15
16     reg [31:0] branch_offset;
17
18     wire [31:0] readData1;
19     wire [31:0] readData2;
20     reg [31:0] extended_Itype, extended_Stype, extended_Btype;
21     wire [6:0] opcode = instr[6:0];
22     reg [31:0] ImmGen;
23     reg [31:0] k;
24
25     regfile REG_DATAPATH(.readData1(readData1), .readData2(readData2)
26         ,.clk(clk), .write(RegWrite), .readReg1(instr[19:15])
27         ,.readReg2(instr[24:20]), .writeReg(instr[11:7])
28         ,.writeData(WriteBackData));
29
30     alu ALU_DATAPATH (.op1(readData1), .op2(k), .alu_op(ALUCtrl), .zero(Zero),
31         .result(dAddress));
32
33
34
35     always @(posedge clk)
36     begin
37
38         if (rst)
39             PC <= INITIAL_PC;
40         else
```

rom_bytes.data

```
37
38     if (rst)
39         PC <= INITIAL_PC;
40     else
41         if (loadPC)
42             begin
43                 if (PCSrc)
44                     PC<= PC +branch_offset;
45                 else
46                     PC<=PC+4;
47             end
48         branch_offset=extended_Btype<<1;
49
50
51
52
53
54     extended_Itype={{20{instr[31]}},instr[31:20]};
55     extended_Stype={{20{instr[31]}},instr[31:25],instr[11:7]};
56     extended_Btype=
57     {{20{instr[31]}},instr[31],instr[7],instr[30:25],instr[11:8],1'b0};
58
59     ImmGen= (opcode==7'b0010011)?extended_Itype:
60     (opcode==7'b1100011)?extended_Btype:
61     (opcode==7'b0100011)?extended_Stype:
62     32'b00000000000000000000000000000000;
63
64
65
66     k=(ALUSrc==0)?readData2:ImmGen;
67
68
69
70     dwriteData =readData2;
71     WriteBackData=(MemToReg==1'b1)?dReadData:dAddress;
72     end
73
74 endmodule
```

Άσκηση 5


Ζητείται η δημιουργία ενός ελεγκτή πολλαπλών κύκλων που εκτελεί κάθε εντολή σε πέντε κύκλους ρολογιού. Πραγματοποιείται αντιστοίχιση των θυρών του datapath στην αντίστοιχη θύρα του multicycle module και συμπεριλαμβάνεται η παράμετρος INITIAL_PC.


Σχεδιάζεται το FSM πέντε σταδίων που θεωρείται το κυριότερο στοιχείο της άσκησης.


Κάθε στάδιο αντιστοιχίζεται σε μία τιμή, η οποία δηλώνεται ως παράμετρος στον κώδικα.

Τα στάδια λαμβάνουν τιμές από το 0 έως το 5 με τη σειρά που παρουσιάζονται στην εκφώνηση. Ορίζονται τρία procedural μπλοκ (always blocks), όπως αναφέρεται στη θεωρία. Το πρώτο, το οποίο αφορά την αποθήκευση της κατάστασης, σε κάθε ακμή του ρολογιού ή του reset(rst) δίνει στην παρούσα κατάσταση είτε την τιμή του σταδίου IF (ενεργοποιημένο rst) είτε την τιμή της επόμενης κατάστασης. Το δεύτερο περιγράφει τη λογική που προσδιορίζει την επόμενη κατάσταση. Κάθε φορά που αλλάζει η τιμή της παρούσας κατάστασης η επόμενη κατάσταση λαμβάνει την τιμή της επομένης με τη σειρά π δηλώνονται στην αρχή (IF, ID, EX, MEM, WB). Εάν το σήμα ελέγχου PCSrc είναι ενεργοποιημένο και η παρούσα κατάσταση βρίσκεται στο τρίτο στάδιο η επόμενη κατάσταση θα είναι το πέμπτο στάδιο της εγγραφής νέων δεδομένων στους καταχωρητές (WB). Τέλος, το τρίτο procedural μπλοκ εμπεριέχει τη λογική που προσδιορίζει τις τιμές των εξόδων. Ενεργοποιούνται τα κατάλληλα σήματα ελέγχου ανάλογα με το στάδιο στο οποίο βρισκόμαστε σύμφωνα με τις οδηγίες της εκφώνησης. Στο στάδιο ID καθορίζεται η τιμή του ALUCtrl μέσω εμφωλευμένων case ανάλογα με τις τιμές των opcode, funct3, funct7 όπως δηλώνονται στον πίνακα για τον επεξεργαστή RISC-V. Η τιμή του σήματος ελέγχου ALUSrc καθορίζεται μέσω ενός procedural μπλοκ που πυροδοτείται σύγχρονα με το clk και ανάλογα με την τιμή του opcode, δηλαδή το είδος των εντολών, λαμβάνει τις τιμές ένα και μηδέν.


Στο testbench γίνεται αντιστοίχιση των θυρών του module multicycle με τις θύρες των modules INSTRUCTION_MEMORY και DATA_MEMORY, από όπου και λαμβάνονται τα δεδομένα. Σε ένα always ορίζεται η αλλαγή του clk κάθε πέντε μονάδες του χρόνου, ώστε να λαμβάνονται νέες τιμές για τη λέξη εντολή και να λειτουργεί ο επεξεργαστής.







Φαίνεται ότι το PC σταματά να αυξάνεται κατά 4 , όταν λαμβάνει η instr εντολή τύπου BEQ(instr=83_0363). Το ALUSrc τότε γίνεται 0 ,το Branch 1. Ο επεξεργαστής λόγω του τύπου της εντολής μεταβαίνει απευθείας στο τελευταίο στάδιο WB ,όπως θα έπρεπε. Άρα, όλες οι λειτουργίες εκτελούνται σωστά.



Φαίνεται ότι η instr σταματά να λαμβάνει τιμές μετά τα 1050ps την τιμή 0 και σταματούν να μεταβάλλονται οι τιμές των σημάτων ελέγχου και του PC.

Ο κώδικας στη verilog είναι ο εξής:

```
1 `include "datapath.v"
2 module multicycle
3
4   #(parameter [31:0] INITIAL_PC = 32'h00400000,
5     parameter [2:0] IF=3'b000,
6     parameter [2:0] ID=3'b001,
7     parameter [2:0] EX=3'b010,
8     parameter [2:0] MEM=3'b011,
9     parameter [2:0] WB=3'b100)
10
11   (output wire [31:0] PC ,dAddress,dWriteData,WriteBackData,
12    output reg MemRead ,MemWrite,
13    input wire clk,rst,
14    input wire [31:0] instr,dReadData);
15
16   wire Zero;
17   reg PCSrc,ALUSrc,RegWrite,MemtoReg,loadPC;
18   reg [3:0] ALUCtrl;
19   reg Branch;
20
21
22   datapath D0 (.PC(PC),.dAddress(dAddress),.dWriteData(dWriteData)
23     ,.dReadData(dReadData),.WriteBackData(WriteBackData)
24     ,.Zero(Zero),.clk(clk),.rst(rst),.PCSrc(PCSrc)
25     ,.ALUSrc(ALUSrc),.RegWrite(RegWrite),.MemtoReg(MemtoReg)
26     ,.loadPC(loadPC),.instr(instr),.ALUCtrl(ALUCtrl));
27
28
29
30   always @(posedge clk)
31   begin
32     case (instr[6:0]) // opcode
33
34       7'b0000011: ALUSrc <= 1; // load instructions
35       7'b0100011: ALUSrc <= 1; // store instructions
36       7'b0010011: ALUSrc <= 1; // ALU Immediate instructions
37
38       default: ALUSrc = 0;
39     endcase
40   end
41
```

```

42     reg [2:0] current_state,next_state;
43
44     always@(posedge clk or posedge rst)
45     begin
46         if(rst)
47             current_state<=IF;
48         else
49             current_state<=next_state;
50     end
51
52
53     always@(current_state)
54     begin
55         case(current_state)
56             IF:next_state=ID;
57             ID:next_state=EX;
58             EX:begin
59                 if(PCSrc)
60                     next_state=WB;
61                 else
62                     next_state=MEM;
63             end
64             MEM:next_state=WB;
65             WB:next_state=IF;
66         endcase
67     end
68
69
70
71
72     always@(current_state)
73     begin
74         case(current_state)
75             IF:begin
76                 loadPC=1'b0;
77                 RegWrite=1'b0;
78             end
79
80             ID:begin
81                 if(Zero==1'b1 && instr[6:0]==7'b1100011)
82                     PCSrc=1'b1;

```

```

80      ID:begin
81          if(Zero==1'b1 && instr[6:0]==7'b1100011)
82              PCSrc=1'b1;
83          else
84              PCSrc=1'b0;
85
86
87      case (instr[6:0]) // opcode
88          7'b0110011: // R-type
89              begin
90                  case (instr[31:25]) // funct7
91                      7'b0000000:
92                          begin
93                              case (instr[14:12]) // funct3
94                                  3'b000:ALUCtrl=4'b0010; //ADD
95                                  3'b001:ALUCtrl=4'b1001; //SLL
96                                  3'b010:ALUCtrl=4'b0111; //SLT
97                                  3'b100:ALUCtrl=4'b1101; //XOR
98                                  3'b101:ALUCtrl=4'b1000; //SRL
99                                  3'b110:ALUCtrl=4'b0001; //OR
00                                  3'b111:ALUCtrl=4'b0010; //AND
01                              endcase
02                          end
03                      7'b0100000:
04                          begin
05                              case (instr[14:12]) // funct3
06                                  3'b000:ALUCtrl=4'b0110; //SUB
07                                  3'b101:ALUCtrl=4'b1010; //SRA
08                              endcase
09                          end
10                      endcase
11                  end
12          7'b0010011: //I-type
13              begin
14                  case (instr[14:12]) // funct3
15                      3'b000:ALUCtrl=4'b0010; //ADDI
16                      3'b010:ALUCtrl=4'b0111; //SLTI
17                      3'b100:ALUCtrl=4'b1101; //XORI
18                      3'b110:ALUCtrl=4'b0001; //ORI
19                      3'b111:ALUCtrl=4'b0000; //ANDI
20                  endcase

```

```

121         end
122
123
124         7'b0000011: ALUCtrl = 4'b0010; // LW/SW -> ADD(LW)
125         7'b0100011: ALUCtrl = 4'b0010; // LW/SW -> ADD(SW)
126         7'b1100011: ALUCtrl = 4'b0110; // BEQ -> SUB
127
128         default: ALUCtrl = 4'b0000; // Default case
129     endcase
130 end
131
132     EX: begin
133         Branch = (instr[6:0] == 7'b1100011) ? 1'b1 : 1'b0;
134
135         PCSrc = (Branch & Zero);
136     end
137
138     MEM: begin
139         if (instr[6:0] == 7'b0100011) // store instr
140             begin
141                 MemWrite = 1'b1;
142                 MemRead = 1'b0;
143             end
144         else if (instr[6:0] == 7'b0000011) // load
145             begin
146                 MemRead = 1'b1;
147                 MemWrite = 1'b0;
148             end
149         else
150             begin
151                 MemWrite = 1'b0;
152                 MemRead = 1'b0;
153             end
154         end
155
156     WB: begin
157         loadPC = 1'b1;
158         if (PCSrc == 1'b0)
159             begin
160                 MemWrite = 1'b0;

```

```


42         end
43
44     else if(instr[6:0]==7'b0000011)//load
45     begin
46         MemRead=1'b1;
47         MemWrite=1'b0;
48     end
49     else
50     begin
51         MemWrite=1'b0;
52         MemRead=1'b0;
53     end
54
55     end
56
57 WB: begin
58     loadPC=1'b1;
59     if(PCSrc==1'b0)
60     begin
61         MemWrite=1'b0;
62         MemRead=1'b0;
63         RegWrite=1'b1;
64         if(instr[6:0]==7'b0000011 )//load instr
65             RegWrite=1'b0;
66         if(instr[6:0]==7'b0000011)//load instr
67             MemtoReg=1'b1;
68         else
69             MemtoReg=1'b0;
70     end
71
72     end
73
74 endcase
75
76
77 end
78
79
80 endmodule

```

ο κώδικας του testbench:

```
3
4 module TB_multicycle;
5
6   reg clk;
7   reg rst;
8   wire [31:0] instr;
9   wire [31:0] dReadData;
10  wire [31:0] PC, dAddress, dWriteData, WriteBackData;
11  wire MemRead, MemWrite;
12
13  // Συνδέουμε τον multicycle module με το testbench
14  multicycle DUT (
15    .PC(PC), .dAddress(dAddress), .dWriteData(dWriteData),
16    .WriteBackData(WriteBackData), .clk(clk),
17    .rst(rst), .instr(instr),
18    .MemRead(MemRead), .MemWrite(MemWrite), .dReadData(dReadData)
19  );
20
21  DATA_MEMORY DUT_DATA_MEMORY (
22    .clk(clk), .we(MemWrite), .addr(dAddress[8:0]),
23    .din(dWriteData), .dout(dReadData)
24  );
25
26  INSTRUCTION_MEMORY DUT_INSTRUCTION_MEMORY (
27    .clk(clk), .addr(PC[8:0]), .dout(instr)
28  );
29
30  // Clock generation
31  always #5 clk = ~clk;
32
33  initial begin
34    $dumpfile("TB_multicycle.vcd");
35    $dumpvars(0, TB_multicycle);
36    clk = 0;
37    rst = 1;
38    #10;
39    rst = 0;
40    #210;
41    $finish;
42  end
43 endmodule
```

Δίνεται το σχηματικό διάγραμμα FSM :



Στο σχηματικό διάγραμμα FSM παρουσιάζονται τα πέντε διαφορετικά στάδια. Η μετάβαση από το ένα στάδιο στο επόμενο πραγματοποιείται σε κάθε ακμή του ρολογιού (έναν κύκλο ρολογιού). Σε περίπτωση που υπάρχει εντολή τύπου BEQ ενεργοποιείται το σήμα ελέγχου PCSrc και μεταβαίνουμε απευθείας από το τρίτο στάδιο στο πέμπτο. Με την ενεργοποίηση του RESET οδηγούμαστε στο πρώτο στάδιο IF, παροχής του PC στη μνήμη εντολών.