

ELENI SOURLI

Το παρόν αρχείο αποτελεί ηλεκτρονική αναφορά της εργασίας που ανατέθηκε στο μάθημα "Ψηφιακά Συστήματα ΗW-1". Στόχος της είναι η εκμάθηση της διαδικασίας σχεδιασμού ενός διαγράμματος υψηλού επιπέδου του επεξεργαστή RISC-V καθώς και ενός κυκλώματος αριθμομηχανής. Απαρτίζεται από πέντε διαφορετικές ασκήσεις άμεσα συνδεδεμένες μεταξύ τους. Συμπεριλαμβάνονται επεξηγήσεις και κυματομορφές προσομοίωσης για τη βέλτιστη περιγραφή των βημάτων που πραγματοποιήθηκαν.

Η εργασία πραγματοποιήθηκε με το διαδικτυακό ολοκληρωμένο περιβάλλον ανάπτυξης (web IDE)EDA playground.

<u>Άσκηση 1</u>

Ζητείται η υλοποίηση μιας αφιθμητικής/λογικής μονάδας (Arithmetic Logic Unit (ALU)), η οποία είναι ένα σημαντικό στοιχείο κάθε συστήματος επεξεφγαστή RISC-V. Μέσω αυτής της μονάδας εκτελούνται τόσο αφιθμητικές λειτουργίες όσο και λογικές λειτουργίες. Η χρησιμότητα της γίνεται φανεφή και στον επεξεργαστή RISC-V στη συνέχεια.

Η ALU που σχεδιάστηε ,υλοποιεί τις ακόλουθες πράξεις: προσημασμένη πρόσθεση, προσημασμένη αφαίρεση, λογικό AND, λογικό OR, λογικό XOR, σύγκριση "Μικρότερο από" και τρεις διαφορετικές πράξεις ολίσθησης. ι είσοδοι έχουν πλάτος 32-bit και παράγεται μια έξοδος πλάτους 32-bit.

Υλοποιείται το module alu στο οποίο ορίζονται οι ζητούμενες πράξεις. Δηλώνονται οι τιμές της alu_op που αντιστοιχούν σε κάθε λειτουργία προς ευκολία του χρήστη και καλύτερη κατανόηση. (εντολή parameter [3:0] της Verilog). Οι λειτουργίες λογική AND, λογική OR, πρόσθεση, αφαίρεση και λογική XOR πραγματοποιούνται μέσω των '&, |, +, -, ^ ' ανάμεσα στις εισόδους op1 , op2 αντίστοιχα . Οι λειτουργίες λογική ολίσθηση δεξιά κατά op2 bits και λογική ολίσθηση αριστερά κατά op2 bits πραγματοποιείται μέσω των εντολών '>> op2[4:0], << op2[4:0] ' αντίστοιχα. Μέσω του op2[4:0] δηλώνεται ότι η ολίσθηση θα γίνει κατά τον αριθμό που προκύπτει από τα πέντε χαμηλότερα ψηφία του op2. Η λειτουργία μικρότερο από πραγματοποιείται με το'< ' το οποίο εφαρμόζεται σε προσημασμένους αριθμούς σύμφωνα με τις προδιαγραφές (εντολή \$signed της Verilog). Τέλος , η λειτουργία αριθμητική ολίσθηση δεξιά κατά op2 bits [πραγματοποιείται με το '>>>'. Απαιτεί την μετατροπή του op1 σε προσημασμένο(εντολή \$signed της Verilog) . Το αποτέλεσμα που παράγεται είναι προσημασμένο και μετατρέπεται σε μη προσημασμένο (εντολή \$unsigned της Verilog).

Το αποτέλεσμα result λαμβάνει την κατάλληλη τιμή μέσω ενός πολυπλέκτη που αποφασίζει ποια λειτουργία εκτελείται κάθε φορά .


```
SV/Ve
    timescale 1ns/1ps
    module alu
    #(parameter [3:0] ALUOP_AND = 4'b0000,
     parameter [3:0] ALUOP_OR = 4'b0001,
     parameter [3:0] ALUOP_SUM = 4'b0010,
     parameter [3:0] ALUOP_SUB = 4'b0110,
     parameter [3:0] ALUOP_LESSTHAN = 4'b0111,
     parameter [3:0] ALUOP_LOGSHIFTR = 4'b1000,
     parameter [3:0] ALUOP_LOGSHIFTL = 4'b1001,
9
     parameter [3:0] ALUOP_SHIFTR = 4'b1010,
     parameter [3:0] ALUOP_XOR = 4'b1101)
11
12
13
    (output reg [31:0] result,
     output reg zero,
14
     input wire [31:0] op1,
15
     input wire [31:0] op2,
16
17
     input wire [3:0] alu_op);
18
19
      reg [31:0] m0, m1, m2, m3, m4, m5, m6, m7, m8;
20
    always Q(*)
begin
21
22
23
       m0 = op1 \& op2;
       m1 = op1 \mid op2;
24
25
       m2 = op1 + op2;
       m3 = op1 - op2;
26
       m4 = (signed(op1) < signed(op2));
27
       m5 = op1 >> op2[4:0];
28
       m6 = op1 \ll op2[4:0];
29
       m7 = $unsigned($signed(op1) >>> op2[4:0]);
30
       m8 = (op1 \land op2):
31
32
       result = (alu_op == ALUOP_AND) ? m0 ://AND
33
       (alu\_op == ALUOP\_OR) ? m1 : //OR
34
       (alu\_op == ALUOP\_SUM) ? m2 : //SUM
35
       (alu_op == ALUOP_SUB) ? m3 ://SUB
36
       (alu_op == ALUOP_LESSTHAN) ? m4 ://LESS THAN
37
       (alu_op == ALUOP_LOGSHIFTR) ? m5 ://LOGICAL SHIFT RIGHT
38
       (alu_op == ALUOP_LOGSHIFTL) ? m6 ://LOGICAL SHIFT LEFT
39
       (alu_op == ALUOP_SHIFTR) ? m7 ://SHIFT RIGHT
40
       (alu\_op == ALUOP\_XOR) ? m8 : //XOR
```

```
parameter [3:0] ALUOP_LESSTHAN = 4'b0111,
8
    parameter [3:0] ALUOP_LOGSHIFTR = 4'b1000,
9
    parameter [3:0] ALUOP_LOGSHIFTL = 4'b1001,
    parameter [3:0] ALUOP_SHIFTR = 4'b1010,
10
    parameter [3:0] ALUOP_XOR = 4'b1101)
11
12
13
    (output reg [31:0] result,
14
    output reg zero,
    input wire [31:0] op1,
15
    input wire [31:0] op2,
16
    input wire [3:0] alu_op);
18
19
     reg [31:0] m0, m1, m2, m3, m4, m5, m6, m7, m8;
20
    always @(*)
21
    begin
22
23
      m0 = op1 \& op2;
24
      m1 = op1 \mid op2;
25
      m2 = op1 + op2;
      m3 = op1 - op2;
26
      m4 = (signed(op1) < signed(op2));
27
28
      m5 = op1 >> op2[4:0];
      m6 = op1 \ll op2[4:0];
29
      m7 = $unsigned($signed(op1) >>> op2[4:0]);
30
      m8 = (op1 \land op2);
31
32
33
      result = (alu_op == ALUOP_AND) ? m0 ://AND
34
      (alu\_op == ALUOP\_OR) ? m1 : //OR
35
      (alu\_op == ALUOP\_SUM) ? m2 ://SUM
36
      (alu_op == ALUOP_SUB) ? m3 ://SUB
      (alu_op == ALUOP_LESSTHAN) ? m4 ://LESS THAN
37
38
      (alu_op == ALUOP_LOGSHIFTR) ? m5 ://LOGICAL SHIFT RIGHT
39
      (alu_op == ALUOP_LOGSHIFTL) ? m6 ://LOGICAL SHIFT LEFT
      (alu_op == ALUOP_SHIFTR) ? m7 ://SHIFT RIGHT
40
41
      (alu\_op == ALUOP\_XOR) ? m8 : //XOR
       42
      43
44
    end
45 endmodule
```

Για την επαλήθευση του module υλοποιήθηκε το ακόλουθο testbench:

```
`timescale 1ns/1ps
   module TB_alu;
    reg [31:0] TB_op1,TB_op2;
    reg [3:0]TB_alu_op;
    wire [31:0] TB_result;
    wire TB_zero;
     alu DUT (.result(TB_result),.zero(TB_zero),
              .op1(TB_op1),.op2(TB_op2),.alu_op(TB_alu_op));
      begin
$dumpfile("dump.vcd"); $dumpvars;
         TB_op1=32'b 10000000111100101000100010100011;
         TB_op2=32'b 10100011110010100010010100011110;
         TB_alu_op=4'b1001;
     #10
         TB_op1=32'b00110000010100010001010001000101;
18
         TB_op2=32'b00100011110010100101010001001101;
19
         TB_alu_op=4'b1101;
         #10TB_op1=32'b00110000010100010001010001000101;
        TB_op2=32'b 10100011110010100010010100011110;
22
         TB_alu_op=4'b1001;
24 end25 endmodule
```

Παρήχθησαν τα ακόλουθα αποτελέσματα τα οποία ήταν και τα αναμενόμενα για τις πράξεις που έηιναν:




<u> Άσκηση 2</u>

Ζητείται ο σχεδιασμός ενός χυχλώματος αριθμομηχανής, η οποία θα διατηρεί την τιμής της σε έναν συσσωρευτή 16-bit καταχωρητή. Δίνεται η δυνατότητα στο χρήστη να ενημερώνει την τιμή υλοποιώντας οποιαδήποτε από τις αριθμητικές και λογικές συναρτήσεις που περιέχονται στην ΑLU που δημιουργήθηκε νωρίτερα. Προκειμένου να καθοριστεί η λειτουργία που θα εκτελέσει η αριθμομηχανή δημιουργείται ένα module decoder το οποίο εμπεριέχει συνδυασμούς των πλήκτρων (κεντρικό, δεξί, αριστερό) χρησιμοποιώντας πρότυπες πύλες της verilog. Ανάλογα με τις τιμές του προκύπτει διαφορετικό αlu_ορ κάθε φορά. Κάθε ένα από τα bits της alu_ορ παράγεται ξεχωριστά μέσα από ένα διαφορετικό κύκλωμα πυλών. Η λογική σχεδιασμού που ακολουθείται είναι ότι εισάγονται δύο τιμές στην ΑLU και εξάγεται ένα αποτέλεσμα το οποίο αποθηκεύεται στον καταχωρητή . Στη συνέχεια, συνδέεται στην έξοδο LED και αφού υποστεί επέκταση προσήμου (γίνεται 32-bit) οδηγείται στην είσοδο 1 της ALU. Η είσοδος 2 δίνεται από το χρήστη. Αξιοσημείωτο είναι ότι η τιμή του συσσωρευτή ενημερώνεται ή μηδενίζεται σύμφωνα με την τιμή των btnd ,btnu αντίστοιχα σε κάθε ακμή ρολογιού. Επέκταση πρόσημού εφαρμόζεται και στην είσοδο από τον χρήστη διότι η ALU δέχεται ορίσματα 32-bit.

Στο testbench δηλώνονται οι δοσμένες τιμές για τα πλήκτρα και το SW. Σε ένα always ορίζεται η αλλαγή του clk κάθε πέντε μονάδες του χρόνου, ώστε να μεταβάλλονται οι τιμές και να ανανεώνεται ο accumulator.

Μετά την υλοποίηση του testbench που ζητείται προκύπτουν τα ακόλουθα αποτελέσματα, τα οποία ταυτίζονται με τα δοσμένα .



Φαίνεται ότι αρχικά είναι ενεργοποιημένο το btnu και απενεργοποιημένο το btnd οπότε το αναμενόμενο αποτέλεσμα είναι μηδέν. Έπειτα, απενεργοποιείται το btnu και ενεργοποιείται το btnd και ο συσσωρευτής ξεκινά να λαμβάνει τιμές. Οι τιμές του αναμένομενου αποτελέσματος (ΤΒ_led) ταυτίζονται με τις δοσμένες γεγονός που μας αποδεικνύει ότι υλοποιήθηκε σωστά το module calc.

```
SV/Verilog Design
    `timescale 1ns/1ps
   `include"alu.v
   `include"decoder.v"
5 module calc
     (output reg [15:0] led,
      input wire clk,btnc,btnl,btnu,btnr,btnd,
      input wire [15:0] sw);
     reg [15:0] accumulator;
10
     wire [3:0] new_alu_op;
11
     wire [31:0] extended_accumulator;
12
     wire [31:0] extended_sw;
13
14
     wire zero;
15
     wire [31:0] result;
16
     assign extended_accumulator ={{16{accumulator[15]}}}, accumulator};
18
19
     assign extended_sw = \{\{16\{sw[15]\}\}\}, sw\};
20
     alu ALU_CALC (.result(result),.zero(zero),.op1(extended_accumulator),
22
                 .op2(extended_sw),.alu_op(new_alu_op));
24
     decoder DECODER_CALC(.alu_op(new_alu_op),
                         .btnc(btnc),.btnl(btnl),.btnr(btnr));
26
     always @(posedge clk)
begin
28
         if(btnu)//the accumulator gets the value 0
29
           accumulator <=16'b0;
30
         else if (btnd)
31
32
           accumulator <= result[15:0]; //the accumulator gets the value of alu's</pre>
33
34
         led = accumulator;
35
36
37
       end
38
   endmodule
39
```

```
`timescale 1ns/1ps
3 module decoder
     (output wire[3:0]alu_op,
      input wire btnc,btnl,btnr);
5
     wire m0,m1,m2,m3,m5,m6,m7,m8,m10,m11,m12,m13,m15,m16,m17,m18;
8
9
     //alu_op[0]
10
11
     not U0(m0,btnr);
     and U1(m1,m0,btn1);
12
     xor U2(m2,btn1,btnc);
13
     and U3(m3,m2,btnr);
14
     or U4(alu_op[0],m3,m1);
15
16
     //alu_op[1]
18
     and U5(m5,btn1,btnr);
19
20
     not U6(m6,btn1);
     not U7(m7,btnc);
21
     and U8(m8,m6,m7);
22
     or U9(alu_op[1],m5,m8);
23
24
     //alu_op[2]
25
26
     and U10(m10,btnr,btnl);
27
     xor U11(m11,btnr,btnl);
28
     or U12(m12,m10,m11);
29
     not U13(m13,btnc);
30
     and U14(alu_op[2],m12,m13);
31
32
     //alu_op[3]
33
34
     not U15(m15,btnr);
35
     and U16(m16,m15,btnc);
36
     xnor U17(m17,btnr,btnc);
     or U18(m18,m16,m17);
     and U19(alu_op[3],m18,btnl);
40 endmodule
```

```
`timescale 1ns/1ps
3 module TB_calc;
4
     reg TB_clk, TB_btnc, TB_btnl, TB_btnu, TB_btnr, TB_btnd;
     reg [15:0] TB_sw;
6
     wire [15:0] TB_led;
8
9
10
     calc DUT (
       .led(TB_led),
11
       .clk(TB_clk),
12
       .btnc(TB_btnc),
13
       .btnl(TB_btnl),
14
       .btnu(TB_btnu),
15
       .btnr(TB_btnr),
16
       .btnd(TB_btnd),
       .sw(TB_sw)
18
     );
19
20
21
     initial begin
       $dumpfile("dump.vcd");
22
       $dumpvars(0, TB_calc);
23
24
25
       TB_c1k = 0;
26
       TB\_btnc = 0;
27
       TB_btnl = 0;
28
       TB_btnu = 1;
29
       TB\_btnr = 0;
30
       TB\_btnd = 0;
31
32
       TB_sw = 16'h0000;
33
       #120;
34
35
       $finish;
36
37
     end
38
     always #5 TB_clk = ~TB_clk;
39
40
41
     initial begin
42
```

```
44
        TB\_btnu = 0;
        TB\_btnd = 1;
45
46
       TB_btnl = 0;
       TB_btnc = 1;
48
       TB_btnr = 1;
TB_sw = 16'h1234;
49
50
        #20;
51
52
     end
53
      initial
54
        begin
#20;
55
56
        TB_btnu = 0;
       TB\_btnd = 1;
58
59
       TB\_btn1 = 0;
60
       TB\_btnc = 1;
61
       TB_btnr = 0;
TB_sw = 16'h0ff0;
62
63
64
        #40;
65
     end
66
67
      initial
       begin
68
69
        #40;
       TB_btnu = 0;
70
       TB\_btnd = 1;
71
       TB_btn1 = 0;
73
       TB\_btnc = 0;
74
       TB_btnr = 0;
TB_sw = 16'h324f;
75
76
        #50;
78
     end
79
       initial
80
       begin
81
        #50;
82
        TB\_btnu = 0;
83
84
        TB\_btnd = 1;
85
       TR htnl - 0.
```

```
86
        TB_btn1 = 0;
        TB\_btnc = 0;
87
        TB_btnr = 1;
TB_sw = 16'h2d31;
88
89
90
        #60;
91
      end
92
93
      initial
begin
94
        #60;
95
        TB\_btnu = 0;
96
        TB\_btnd = 1;
97
98
99
        TB_btnl = 1;
00
        TB\_btnc = 0;
        TB_btnr = 0;
TB_sw = 16'hffff;
01
02
        #70;
03
     end
04
05
      initial
06
       begin
#70;
07
08
109
        TB\_btnu = 0;
        TB\_btnd = 1;
10
111
        TB_btnl = 1;
12
113
114
        TB\_btnc = 0;
        TB_btnr = 1;
        TB_sw = 16'h7346;
115
116
        #80;
17
      end
118
       initial
119
       begin
20
21
22
23
        #80;
TB_btnu = 0;
        TB\_btnd = 1;
24
25
        TB_btnl = 1;
26
        TB\_btnc = 1;
27
        TB\_btnr = 0;
```

```
86
        TB_btnl = 0;
        TB\_btnc = 0;
87
        TB_btnr = 1;
TB_sw = 16'h2d31;
88
89
90
        #60;
91
      end
92
93
      initial
begin
94
        #60;
95
96
        TB\_btnu = 0;
        TB\_btnd = 1;
97
98
99
        TB_btnl = 1;
00
        TB\_btnc = 0;
        TB_btnr = 0;
TB_sw = 16'hffff;
01
02
        #70;
03
     end
04
05
      initial
06
       begin
07
        #7Õ;
08
109
        TB\_btnu = 0;
        TB\_btnd = 1;
10
111
        TB\_btnl = 1;
12
|13
|14
        TB\_btnc = 0;
        TB_btnr = 1;
        TB_sw = 16'h7346;
115
116
        #80;
17
      end
18
119
       initial
        begin
20
21
22
23
        #80;
TB_btnu = 0;
        TB\_btnd = 1;
24
25
        TB\_btnl = 1;
26
        TB\_btnc = 1;
27
        TB\_btnr = 0;
```

```
TB_btnI = 1;
125
126
        TB_btnc = 1;
        TB\_btnr = 0;
127
        TB_sw = 16'h0004;
128
        #90;
129
130
      end
131
      initial
132
        begin
133
        #90;
134
135
        TB_btnu = 0;
136
137
        TB\_btnd = 1;
138
        TB_btnl = 1;
139
140
        TB\_btnc = 1;
141
        TB_btnr = 1;
142
        TB_sw = 16'h0004;
143
        #100;
144
      end
145
146
      initial
147
        begin
#100;
148
149
150
        TB\_btnu = 0;
        TB\_btnd = 1;
151
152
        TB_btnl = 1;
153
        TB\_btnc = 0;
154
155
        TB\_btnr = 1;
        TB_sw = 16'hffff;
156
        #120;
157
158
      end
159
160
161
162
163
164
165 endmodule
```

<u>Άσκηση 3</u>

Ζητείται η δημιουργία ενός αρχείου καταχωρητών στο οποίο αποθηκεύονται οι τιμές των καταχωρητών που χρησιμοποιούνται από τον επεξεργαστή RISC-V. Το αρχείο αποτελείται από 32 καταχωρητές των 32-bit ο καθένας. Οι καταχωρητές αρχικοποιούνται με μηδενικά μέσω ενός for και έπειτα λαμβάνουν τιμές. Οι τιμές των εισόδων readReg1,readReg2 υποδεικνύουν τη θέση του καταχωρητή από την οποία πρέπει να γίνει η ανάγνωση δεδομενων. Όταν το σήμα write είναι ενεργοποιημένο εγγράφονται τα δεδομένα της εισόδου στην αντίστοιχη διεύθυνση που υποδεικνύεται από το χρήστη. Σε περίπτωση που η διεύθυνση που δίνεται από τον χρήστη ταυτίζεται με κάποια διεύθυνση θύρας ανάγνωσης τότε τα δεδομένα καταχωρούνται στη θέση των δεδομένων ανάγνωσης(readData1 ή readData2 αντίστοιχα).

```
`timescale 1ns/1ps
1234567890123456789012345678901234
  module regfile
  (output reg [31:0] readData1 ,readData2,
      input wire clk,write,
      input wire [4:0] readReg1,readReg2,writeReg,
      input wire [31:0] writeData);
     reg [31:0] register [31:0];
     integer i;
     initial
       begin
         for (i=0;i<32;i=i+1)</pre>
       register[i] = 0;
       end
     always@(posedge clk)
       begin
         readData1 <= register[readReg1];</pre>
         readData2 <= register[readReg2];</pre>
         if (write==1'b1 && writeReg!=5'b00000)
         begin
         register[writeReg] <= writeData;</pre>
         if (readReg1 == writeReg)
              readData1 <= writeData;</pre>
         if (readReg2 == writeReg)
            readData2 <= writeData;</pre>
         end
      end
  endmodule
```

<u>Άσκηση 4</u>

Ζητείται η υλοποίηση της διαδρομής δεδομένων του υψηλού επιπέδου του επεξεργαστή RISC-V. Αποτελείται από τις εσωτερικές λειτουργικές μονάδες, τους καταχωρητές και τους πολυπλέκτες που χρησιμοποιούνται για την υλοποίηση μεμονωμένων εντολών. Το αρχείο που δημιουργείται περιλαμβάνει την ΑLU και το αρχείο καταχωρητών που δημιουργήθηκαν νωρίτερα. Πραγματοποιείται αποκωδικοποίηση των εντολών του RISC-V (R, I, S, B types). Το module datapath επιτυγχάνει την αναγνώριση του τύπου των εντολών και του πεδίου εντολής, ώστε να προβεί στην κατάλληλη ρύθμιση των τελεστών της ΑLU και την ενεργοποίηση των σημάτων ελέγχου όπου κρίνεται απαραίτητο . Γίνεται αντιστοίχιση των θυρών του datapath με τις θύρες των module alu, regfile είτε απευθείας μέσω των εισόδων και των εξόδων της διαδρομής δεδομένων είτε μέσω εσωτερικών καλωδίων που ορίζονται . Συντάσσονται οι άμεσες τιμές για τους διάφορους τύπους εντολών με χρήση των bits της λέξης εντολής, όπως ορίζεται στον πίνακα του pdf που δίνεται . Η άμεση τιμή της εντολής Ι type περιλαμβάνει τα 12 MSB της λέξης εντολής([31:20]) . Η άμεση τιμή της εντολής S type περιλαμβάνει τα 25 έως 31 bits και τα 7 έως 11 bits της λέξης εντολής με το MSB να είναι το 31ο bit([31:25],[11:7]) . Η άμεση τιμή της εντολής B type περιλαμβάνει το 310 bit, το 70 bit ,τα 25 έως 30 bits και τα 8 έως 11 bits της λέξης εντολής και τέλος ένα μηδενικό με το MSB να είναι το 310 bit([31],[7],[30:25],[11:8],0). Οι άμεσες αυτές τιμές που ορίστημαν πρέπει να υποστούν επέμταση πρόσημου προσθέτοντας 20 φορές το 310 bit για να γίνουν λέξεις των 32-bit και να μπορούν να γρησιμοποιηθούν από την ALU. Σε περίπτωση που πραγματοποιείται διακλάδωση (εντολή BEQ) υπολογίζεται το "branch offset", το οποίο ισούται με την επέκταση της άμεσης τιμής της εντολής B type μετατοπισμένη αριστερά κατά 1. Υλοποιείται ένας πολυπλέκτης ο οποίος αποφασίζει ποια άμεση τιμή θα επιλεχθεί σύμφωνα με το δοσμένο opcode (τα πρώτα 7 bits της λέξης εντολής). Η διαδρομή δεδομένων επαναφέρεται με το σύγχρονο σήμα rst και λαμβάνει την προεπιλεγμένη τιμή ΙΝΙΤΙΑΙ_ΡC="0x00400000".Ενημερώνεται όταν το σήμα ελέγχου loadPC είναι ενεργοποιημένο, λαμβάνοντας είτε την τιμή που είχε αυξημένη κατά 4 είτε την τιμή που είχε αθροισμένη με το branch offset. Η επιλογή αυτή καθορίζεται από το σήμα ελέγχου PCSrc, το οποίο όταν είναι ενεργοποιημένο υποδεικνύει το άθροισμα του PC με το branch offset. Τέλος, αναπτύσσεται η λογική της "εγγραφής προς τα πίσω" που αφορά την τιμή που εγγράφεται στο αρχείο των καταχωρητών. Η επιλογή της τιμής καθορίζεται από την τιμή του σήματος ελέγχου MemtoReg ,το οποίο όταν είναι ενεργοποιημένο επιλεγεί το αποτέλεσμα της ανάγνωσης μνήμης (dReadData) αλλιώς το αποτέλεσμα της ALU για τις συμβατικές αριθμητικές και λογικές εντολές(dAddress).

```
include"alu.v"
    include"regfile.v"
  module datapath
     #(parameter [31:0] INITIAL_PC = 32'h00400000)
     (output reg [31:0] PC, WriteBackData, dWriteData,
     output wire [31:0] dAddress,dReadData,
     output wire Zero,
     input wire clk,rst,PCSrc,ALUSrc ,RegWrite,MemToReg,loadPC,
     input wire [31:0] instr,
12
     input wire [3:0] ALUCtrl);
13
14
15
    reg [31:0] branch_offset;
16
17
    wire [31:0] readData1;
     wire [31:0] readData2;
     reg [31:0] extended_Itype,extended_Stype,extended_Btype;
     wire [6:0] opcode = instr[6:0];
21
    reg [31:0] ImmGen;
22
23
    reg [31:0] k;
24
    regfile REG_DATAPATH(.readData1(readData1),.readData2(readData2)
25
                  ,.clk(clk),.write(RegWrite),.readReg1(instr[19:15])
26
                  ,.readReg2(instr[24:20]),.writeReg(instr[11:7])
27
                           ,.writeData(WriteBackData));
28
    alu ALU_DATAPATH (.op1(readData1), .op2(k), .alu_op(ALUCtrl), .zero(Zero),
   .result(dAddress));
31
32
33
34
35
     always @(posedge clk)
36
      begin
37
38
           if (rst)
               PC <= INITIAL_PC;</pre>
39
```


```
TOTT_Dytes.data
             U
 37
 38
             if (rst)
                PC <= INITIAL_PC;</pre>
 39
              else
 40
                 if (loadPC)
 41
                  begin
  if (PCSrc)
 42
 43
                       PC<= PC +branch_offset;</pre>
 44
                     else
 45
 46
                       PC<=PC+4;
 47
          branch_offset=extended_Btype<<1;</pre>
 48
 49
 50
 52
 53
       extended_Itype={{20{instr[31]}},instr[31:20]};
 54
 55
       extended_Stype={{20{instr[31]}},instr[31:25],instr[11:7]};
       extended_Btype=
    {{20{instr[31]}}},instr[31],instr[7],instr[30:25],instr[11:8],1'b0};
 58
 59
          ImmGen= (opcode==7'b0010011)?extended_Itype:
         (opcode==7'b1100011)?extended_Btype:
 60
         (opcode==7'b0100011)?extended_Stype:
 61
         62
 63
 64
 66
         k=(ALUSrc==0)?readData2:ImmGen;
 67
 68
 69
       dWriteData =readData2;
 70
       WriteBackData=(MemToReg==1'b1)?dReadData:dAddress;
 72
        end
 73
 74 endmodule
```

<u>Άσκηση 5</u>


Ζητείται η δημιουργία ενός ελεγκτή πολλαπλών κύκλων που εκτελεί κάθε εντολή σε πέντε κύκλους ρολογιού. Πραγματοποιείται αντιστοίχιση των θυρών του datapath στην αντίστοιχη θύρα του multicycle module και συμπεριλαμβάνεται η παράμετρος INITIAL_PC. Σγεδιάζεται το FSM πέντε σταδίων που θεωρείται το μυριότερο στοιγείο της άσμησης. Κάθε στάδιο αντιστοιχίζεται σε μία τιμή ,η οποία δηλώνεται ως παράμετρος στον κώδικα . Τα στάδια λαμβάνουν τιμές από το 0 έως το 5 με τη σειρά που παρουσιάζονται στην εμφώνηση . Ορίζονται τρία procedural μπλοκ(always blocks), όπως αναφέρεται στη θεωρία. Το πρώτο, το οποίο αφορά την αποθήμευση της κατάστασης, σε κάθε ακμή του ρολογιού ή του reset(rst) δίνει στην παρούσα κατάσταση είτε την τιμή του σταδίου ΙF (ενεργοποιημένο rst) είτε την τιμή της επόμενης κατάστασης. Το δεύτερο περιγράφει τη λογική που προσδιορίζει την επόμενη κατάσταση. Κάθε φορά που αλλάζει η τιμή της παρούσας κατάστασης η επόμενη κατάσταση λαμβάνει την τιμή της επομένης με τη σειρά π δηλώνονται στην αρχή (IF,ID,EX,MEM,WB). Εάν το σήμα ελέγχου PCSrc είναι ενεργοποιημένο και η παρούσα κατάσταση βρίσκεται στο τρίτο στάδιο η επόμενη κατάσταση θα είναι το πέμπτο στάδιο της εγγραφής νέων δεδομένων στους καταχωρητές (WB). Τέλος, το τρίτο procedural μπλοκ εμπεριέχει τη λογική που προσδιορίζει τις τιμές των εξόδων. Ενεργοποιούνται τα κατάλληλα σήματα ελέγχου ανάλογα με το στάδιο στο οποίο βρισκόμαστε συμφώνα με τις οδηγίες της εκφώνησης. Στο στάδιο ΙD καθορίζεται η τιμή του ALUCtrl μέσω εμφωλευμένων case ανάλογα με τις τιμές των opcode, funct3, funct7 όπως δηλώνονται στον πίνακα για τον επεξεργαστή RISCV. Η τιμή του σήματος ελέγχου ALUSrc καθορίζεται μέσω ενός procedural μπλοκ που πυροδοτείται σύγχρονα με το clk και ανάλογα με την τιμή του opcode ,δηλαδή το είδος των εντολών, λαμβάνει τις τιμές ένα και μηδέν.

Στο testbench γίνεται αντιστοίχιση των θυρών του module multicycle με τις θύρες τψν modules INSTRUCTION_MEMORY και DATA_MEMORY , από όπου και λαμβάνονται τα δεδομένα. Σε ένα always ορίζεται η αλλαγή του clk κάθε πέντε μονάδες του χρόνου ,ώστε να να λαμβάνονται νέες τιμές για τη λέξη εντολή και να λειτουργεί ο επεξεργαστής.


Οι προσομοιώσεις που προκύπτουν από το testbench:




Φαίνεται ότι το PC αρχικοποιείται λαμβάνοντας την τιμή INITIAL_PC, όπως θα έπρεπε. Φορτώνεται τιμή στην λέξη εντολή instr και αποκωδικοποιείται ενεργοποιώντας το ALUSrc, αφού δεν είναι εντολή BEQ. Γίνεται ομαλή μετάβαση μεταξύ των πέντε σταδίων με σειρά 0,1,2,3,4. Στη συνέχεια, το loadPC γίνεται 1, το instr λαμβάνει νέα τιμή και αφού πάλι δεν έχουμε εντολή BEQ το PC αυξάνεται κατά 4. Το ίδιο συμβαίνει και στις υπόλοιπες τιμές της λέξης εντολής. Η ALUctrl έχει την τιμή 2 δηλαδή λειτουργία ADD.




Φαίνεται ότι η λέξη εντολή εξακολουθεί να λαμβάνει τιμές που δεν είναι εντολές τύπου BEQ διότι η τιμή του PC αυξάνεται κάθε 5 κύκλους κατά 4 όταν ενεργοποιείται το loadPC .Παρατηρείται ομαλή μετάβαση μεταξύ των σταδίων, όπως και νωρίτερα . Η τιμή του ALUctrl μεταβάλλεται στις τιμές 6,9,7,13,8,2,1 δηλαδή SUB, SLL, SLT, XOR, SRL, AND, OR.



Φαίνεται ότι η λέξη εντολή εξακολουθεί να λαμβάνει τιμές που δεν είναι εντολές τύπου BEQ διότι η τιμή του PC αυξάνεται κάθε 5 κύκλους κατά 4 όταν ενεργοποιείται το loadPC. Παρατηρείται ομαλή μετάβαση μεταξύ των σταδίων, όπως και νωρίτερα. Η τιμή του ALUctrl μεταβάλλεται στις τιμές 10,2,0 δηλαδή SRA, AND, ANDI. Επίσης, η τιμή του σήματος ελέγχου για τις δύο τελευταίες τιμές της λέξης εντολής γίνεται 1.



Φαίνεται ότι το PC σταματά να αυξάνεται κατά 4, όταν λαμβάνει η instr εντολή τύπου BEQ(instr=83_0363). Το ALUSrc τότε γίνεται 0 ,το Branch 1. Ο επεξεργαστής λόγω του τύπου της εντολής μεταβαίνει απευθείας στο τελευταίο στάδιο WB ,όπως θα έπρεπε. Άρα, όλες οι λειτουργίες εκτελούνται σωστά.



Φαίνεται ότι η instr σταματά να λαμβάνει τιμές μετά τα 1050ps την τιμή 0 και σταματούν να μεταβάλλονται οι τιμές των σημάτων ελέγχου και του PC.

```
`include"datapath.v"
    module multicycle
    #(parameter [31:0] INITIAL_PC = 32'h00400000,
      parameter [2:0] IF=3'b000,
parameter [2:0] ID=3'b001,
      parameter [2:0] EX=3'b010,
      parameter [2:0] MEM=3'b011,
      parameter [2:0] WB=3'b100)
     (output wire [31:0] PC ,dAddress,dWriteData,WriteBackData,
      output reg MemRead ,MemWrite,
       input wire clk,rst,
       input wire [31:0] instr,dReadData);
     wire Zero;
     reg PCSrc,ALUSrc,RegWrite,MemtoReg,loadPC;
reg [3:0] ALUCtrl;
     reg Branch;
20 1 2 3 4 5 6 7 8 9 30 1 2 3 4 5 6 7 8 9 10
     datapath D0 (.PC(PC),.dAddress(dAddress),.dWriteData(dWriteData)
                     ,.dReadData(dReadData),.WriteBackData(WriteBackData)
                     ,.Zero(Zero),.clk(clk),.rst(rst),.PCSrc(PCSrc)
                     ,.ALUSrc(ALUSrc),.RegWrite(RegWrite),.MemToReg(MemToReg)
                     ,.loadPC(loadPC),.instr(instr),.ALUCtrl(ALUCtrl));
     always @(posedge clk)
       begin
          case (instr[6:0]) // opcode
                 7'b0000011: ALUSrc <= 1; // load instructions
7'b0100011: ALUSrc <= 1; // store instructions
7'b0010011: ALUSrc <= 1; // ALU Immediate instructions
                 default: ALUSrc = 0;
             endcase
```

```
42
         reg [2:0] current_state,next_state;
                                                                             SV/Verilog Design
43
     always@(posedge clk or posedge rst)
44
            begin
if(rst)
45
46
47
48
                current_state<=IF;</pre>
              else
49
                current_state<=next_state;</pre>
52
         always@(current_state)
begin
54
55
              case(current_state)
                IF:next_state=ID;
                ID:next_state=EX;
                EX:begin
if(PCSrc)
58
60
                    next_state=WB;
                  else
62
                    next_state=MEM;
63
                end
64
                MEM:next_state=WB;
                WB:next_state=IF;
66
              endcase
67
            end
68
69
         always@(current_state)
            begin
              case(current_state)
                IF:begin
                  loadPC=1'b0;
                  RegWrite=1'b0;
79
                ID:begin
80
                  if(Zero==1'b1 && instr[6:0]==7'b1100011)
                    PCSrc=1'b1;
```


```
ID:begin
                                                                           SV/Verilog Desig
81
                  if(Zero==1'b1 && instr[6:0]==7'b1100011)
82
83
84
                    PCSrc=1'b1;
                  else
                    PCSrc=1'b0;
85
86
87
       case (instr[6:0]) // opcode
88
           7'b0110011: // R-type
89
90
                begin
                   case (instr[31:25]) // funct7
91
92
93
94
95
96
97
98
99
                     7'b0000000:
                       begin
                          case (instr[14:12]) // funct3
                            3'b000:ALUCtrl=4'b0010; //ADD
                            3'b001:ALUCtrl=4'b1001; //SLL
                            3'b010:ALUCtrl=4'b0111; //SLT
                            3'b100:ALUCtrl=4'b1101; //XOR
                            3'b101:ALUCtrl=4'b1000; //SRL
                            3'b110:ALUCtrl=4'b0001; //OR
00
                            3'b111:ALUCtrl=4'b0010; //AND
01
                          endcase
02
                        end
03
                      7'b0100000:
04
                          begin
05
                            case (instr[14:12]) // funct3
06
                              3'b000:ALUCtrl=4'b0110; //SUB
07
                              3'b101:ALUCtrl=4'b1010; //SRA
08
                             endcase
09
                           end
10
                   endcase
11
12
                  end
            7'b0010011://I-type
13
                 begin
14
                    case (instr[14:12]) // funct3
15
                      3'b000:ALUCtrl=4'b0010; //ADDI
16
                      3'b010:ALUCtrl=4'b0111; //SLTI
17
                      3'b100:ALUCtrl=4'b1101; //XORI
18
                      3'b110:ALUCtrl=4'b0001; //ORI
19
                      3'b111:ALUCtrl=4'b0000; //ANDI
20
                     endcase
```

```
end
121
                                                                           SV/Veriloo
122
123
            7'b0000011: ALUCtrl = 4'b0010; // LW/SW -> ADD(LW)
124
            7'b0100011: ALUCtrl = 4'b0010; // LW/SW -> ADD(SW)
125
            7'b1100011: ALUCtrl = 4'b0110; // BEQ -> SUB
126
127
128
            default: ALUCtrl = 4'b0000; // Default case
        endcase
129
130 end
131
                EX:begin
                   Branch=(instr[6:0]==7'b1100011)?1'b1:1'b0;
132
133
                  PCSrc = (Branch & Zero);
134
                end
135
136
                MEM:begin
137
                  if(instr[6:0]==7'b0100011)//store instr
138
139
                    begin
140
                       MemWrite=1'b1;
                       MemRead=1'b0;
141
                    end
142
143
                  else if(instr[6:0]==7'b0000011)//load
144
145
                    begin
                       MemRead=1'b1;
146
                       MemWrite=1'b0;
147
148
                    end
                  else
149
150
                       MemWrite=1'b0;
151
152
                       MemRead=1'b0;
153
                    end
154
155
                     end
156
157
                WB: begin
                   loadPC=1'b1;
158
                  if(PCSrc==1'b0)
159
                    begin
160
                      MemWrite=1'b0;
```

```
end
42 43 44 45 46 47 48 49 50 51 52 53 54 55 55 59 50 50 51 52 53 54 55 56 57 88 59 70 71 72 73 74 75 76 77 78 79 30
                            else if(instr[6:0]==7'b0000011)//load
                                     MemRead=1'b1;
                                     MemWrite=1'b0;
                                end
                            else
begin
                                     MemWrite=1'b0;
MemRead=1'b0;
                                end
                                  end
                         WB: begin loadPC=1'b1;
                             if(PCSrc==1'b0)
                                begin
                                   MemWrite=1'b0;
MemRead=1'b0;
                                   RegWrite=1'b1;
                                   if(instr[6:0]==7'b0000011 )//load instr
  RegWrite=1'b0;
if(instr[6:0]==7'b0000011)//load instr
                                   MemtoReg=1'b1;
                                   else
                                       MemtoReg=1'b0;
                                end
                               end
           endcase
               end
    endmodu1e
```

```
3
4 module TB_multicycle;
5
6 reg clk;
     reg rst;
     wire [31:0] instr;
     wire [31:0] dReadData;
     wire [31:0] PC, dAddress, dWriteData, WriteBackData;
     wire MemRead, MemWrite;
11
12
13
14
     // Συνδέουμε τον multicycle module με το testbench
     multicycle DUT (
       .PC(PC), .dAddress(dAddress), .dWriteData(dWriteData),
       .WriteBackData(WriteBackData), .clk(clk),
17
18
       .rst(rst), \ .instr(instr), \\ .MemRead(MemRead), \ .MemWrite(MemWrite), \ .dReadData(dReadData)
19
20
21
22
23
24
25
26
     DATA_MEMORY DUT_DATA_MEMORY (
        .clk(clk), .we(MemWrite), .addr(dAddress[8:0]),
        .din(dwriteData), .dout(dReadData)
     INSTRUCTION_MEMORY DUT_INSTRUCTION_MEMORY (
27
28
29
30
       .clk(clk), .addr(PC[8:0]), .dout(instr)
31
32
      always #5 clk = ~clk;
33
34
35
36
37
38
39
40
41
       initial begin
          $dumpfile("TB_multicycle.vcd");
          $dumpvars(0, TB_multicycle);
            c1k = 0;
            rst = 1;
            #10:
            rst = 0;
            #210;
            $finish;
42
       end
43 endmodule
```

Δίνεται το σχηματικό διάγραμμα FSM :



Στο σχηματικό διάγραμμα FSM παρουσιάζονται τα πέντε διαφορετικά στάδια. Η μετάβαση από το ένα στάδιο στο επόμενο πραγματοποιείται σε κάθε ακμή του φολογιού(ένας κύκλος φολογιού). Σε περίπτωση που υπαρχει εντολή τύπου BEQ ενεργοποιείται το σήμα ελέγχου PCSrc και μεταβαίνουμε απευθείας από το τρίτο στάδιο στο πέμπτο . Με την ενεργοποίση του RESET οδηγούμαστε στο πρώτο στάδιο IF, παροχής του PC στη μνήμη εντολών.