
# Somador Carry-Lookahead de 4 Bits em VHDL

Por Gabriel Villanova - 20/01/2016



### ÍNDICE DE CONTEÚDO [MOSTRAR]

Esse somador utiliza uma técnica para aceleração do cálculo do *carry*. Em cada estágio ele calcula seu próprio *bit-carry* de entrada a partir das entradas do primeiro estágio, ou seja, ele não espera a propagação das informações dos estágios anteriores.

Por contra, ele também possui desvantagens, como, por exemplo, o crescimento quase exponencial do número de portas utilizadas a cada estágio, encarecendo e tornando o transporte do *carry* mais lento para um projeto de mais de quatros estágios.

Devido a essas circunstâncias esse somador é geralmente projetado para somar palavras de 4 *bit*s. Dessa forma, podemos reutilizar o circuito para somar palavras binárias de 8, 12, 16, 32, etc.

Neste artigo vamos estudar esse tipo de somador rápido, projeta-lo para somar palavras de 4 *bits* e descrevê-lo em VHDL.

## Somador Carry-Lookahead

Existem três casos de propagação do carry: Kill, Generate e Propagate.

O caso **Kill** significa que quando as entradas  $A_i$  e  $B_i$  do somador são iguais a zero, independente do seu *carry-in*, a propagação do *carry-out* não existe ("matado"). Isso quer dizer também que o *carry-in* do próximo estágio vale zero.

O caso **Generate** significa que quando as entradas **A**<sub>i</sub> e **B**<sub>i</sub> do somador são iguais a um, independente do seu *carry-in*, a propagação do *carry-out* existe ("gerado"). Isso quer dizer também que o *carry-in* do próximo estágio vale um.

O caso **Propagate** significa que quando as entradas  $A_i$  e  $B_i$  do somador são iguais a um e zero ou a zero e um respectivamente. Dessa forma o seu **carry-in** será <u>propagado</u> para o **carry-out**.

Com essas informações é possível montar uma tabela verdade e assim encontrar uma expressão booleana para o *carry-out*, ou seja,  $C_{i+1}$ .

\*i é um número natural.

Tabela 1: Tabela verdade para o carry-out.

	$A_{i}$	B <sub>i</sub>	C <sub>i+1</sub>
K <sub>i</sub>	0	0	0
P <sub>i</sub>	0	1	C <sub>i</sub>
P <sub>i</sub>	1	0	C <sub>i</sub>
G <sub>i</sub>	1	1	1

$$C_{i+1} = A_i.B_i + C_i.(\overline{A_i}.B_i) + C_i.(A_i.\overline{B_i})$$

$$C_{i+1} = G_i + (\overline{A_i}.B_i + A_i.\overline{B_i}).C_i$$

$$C_{i+1} = G_i + P_i.C_i$$

Para obter a expressão da saída podemos fazer o mesmo procedimento precedente considerando as entradas A<sub>i</sub>, B<sub>i</sub> e C<sub>i</sub>

Tabela 2: Tabela verdade para a saída.

C <sub>i</sub>	B <sub>i</sub>	C <sub>i</sub>	S <sub>i</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

$$S_{i} = \overline{C}_{i}.\overline{A}_{i}.B_{i} + \overline{C}_{i}.A_{i}.\overline{B}_{i} + C_{i}.\overline{A}_{i}.\overline{B}_{i} + C_{i}.A_{i}.B_{i}$$

$$S_{i} = \overline{C}_{i}.(\overline{A}_{i}.B_{i} + A_{i}.\overline{B}_{i}) + C_{i}.(\overline{A}_{i}.\overline{B}_{i} + A_{i}.B_{i})$$

$$S_{i} = C_{i} \otimes A_{i} \otimes B_{i}$$

Tendo em vista que os sinais **Genarate** e **Propagate** são sempre em função das entradas  $A_i$  e  $B_i$ , e se comportam como Meio-Somadores (*Half-Adders*), modelaremos o projeto utilizando-os.




Figura 1: Esquema do Meio-Somador com as saídas Propagate e Generate.

Como nosso objetivo é projetar este somador para palavras de 4 bits, acharemos as equações para cada estágio.

Para o estágio zero, nós temos que o *carry-in* é uma **entrada do circuito**, portanto obtemos:

$$C_1 = G_0 + P_0 \cdot C_0$$

Para o estágio um, temos que o carry calculado no estágio zero será o carry-in desse estágio, isto é:

$$C_2 = G_1 + P_1.C_1$$

$$C_2 = G_1 + P_1.(G_0 + P_0.C_0)$$

$$C_2 = G_1 + P_1.G_0 + P_1.P_0.C_0$$

Seguindo a lógica temos:

$$C_3 = G_2 + P_2. C_2$$

$$C_3 = G_2 + P_2. (G_1 + P_1. G_0 + P_1. P_0. C_0)$$

$$C_3 = G_2 + P_2. G_1 + P_2. P_1. G_0 + P_2. P_1. P_0. C_0$$

$$C_4 = G_3 + P_3. C_3$$

$$C_4 = G_3 + P_3. (G_2 + P_2. G_1 + P_2. P_1. G_0 + P_2. P_1. P_0. C_0)$$

$$C_4 = G_3 + P_3. G_2 + P_3. P_2. G_1 + P_3. P_2. P_1. G_0 + P_3. P_2. P_1. P_0. C_0$$

Se olharmos para a próxima equação podemos observar que para o próximo estágio (quinto) o número de portas é muito grande, tornando inviável o custo do projeto, além de não se tornar mais rápido em relação a um somador *Ripple-Carry* por exemplo.

$$C_5 = G_4 + P_4. C_4$$

$$C_5 = G_4 + P_4. (G_3 + P_3. G_2 + P_3. P_2. G_1 + P_3. P_2. P_1. G_0 + P_3. P_2. P_1. P_0. C_0)$$

$$C_5 = G_4 + P_4. G_3 + P_4. P_3. G_2 + P_4. P_3. P_2. G_1 + P_4. P_3. P_2. P_1. G_0 + P_4. P_3. P_2. P_1. P_0. C_0$$

# Desempenho do *Carry-Lookahead* 4 bits em relação ao *Ripple-Carry*

Comparando a propagação dos *carrys-out* dos circuitos *Ripple-Carry* e *Carry-Lookahead* podemos observar o percusso do *carry-out* do primeiro somador bem mais longo.




Figura 2: Somador Ripple-Carry 4 bits (Fonte: Eletrônica Digital por F.C.C de Castro PUCRS)




Figura 3: Somador Carry-Lookahed 4 bits (Fonte: Digital Eletronics Pedroni)

Como no *Ripple-Carry* é utilizado blocos de somadores completos, temos que cada estágio tem um tempo crítico agregado a 3 portas lógicas. Ou seja, para o circuito completo 12 portas lógicas até o *carry-out* está bem definido. Diferente do nosso somador estudado que tem tempo crítico agregado a 4 portas lógicas.

## Implementação VHDL

Utilizando o software Altera Quartus II 13.0 Web Edition, criou-se o componente HALF\_ADDER para ser utilizado no módulo-topo do nosso circuito principal. Esse componente foi descrito como segue:

```
1 library IEEE;
2 use IEEE.std_logic_1164 .all;
3
4 entity HALF_ADDER is
5 port(A, B : in std_logic;
6    S : out std_logic;
7    Cout : out std_logic);
8 end entity;
9
```

```
10 architecture RTL of HALF_ADDER is
11 begin
12 process(A,B)
13 begin
14   S <= A xor B;
15   Cout <= A and B;
16 end process;
17 end RTL;</pre>
```


Para o modulo-topo utilizamos o componente HALF\_ADDER e escrevemos as equações necessárias para a implementação do somador *Carry-Lookahead 4 bits*. Onde a descrição utilizada foi:

```
library IEEE;
2
3
                IEEE.std_logic_1164 .all;
4
5
      entity CARRYLOOK is
6
        port(A, B : in std_logic_vector (3 downto 0);
8
                Cin : in std_logic;
9
                Cout: out std_logic;
10
                  S : out std_logic_vector (3 downto 0));
11
12
      end entity;
13
     architecture RTL of CARRYLOOK is
14
15
     signal sig_P : std_logic_vector (3 downto 0);
signal sig_G : std_logic_vector (3 downto 0);
16
17
18
     signal sig_S : std_logic_vector (3 downto 0);
19
20
     signal C1, C2, C3 : std_logic;
21
22
    component HALF_ADDER is
23
24
       port(A, B : in std_logic;
25
                 S : out std_logic;
26
             Cout : out std_logic);
27
     end component:
28
29
30
     begin
31
32
33
34
     H0: HALF_ADDER port map (A(0), B(0), sig_P(0), sig_G(0));
     H1: HALF_ADDER port map (A(1),B(1),sig_P(1),sig_G(1));
36
     H2: HALF_ADDER port map (A(2),B(2),sig_P(2),sig_G(2));
37
     H3: HALF\_ADDER port map (A(3), B(3), sig\_P(3), sig\_G(3));
38
39
40
41
     C1
          \leq sig_G(0) or (sig_P(0)) and Cin);
42
43
     C2
           \leq sig_G(1) or (sig_P(1) and sig_G(0)) or
44
                (sig_P(1) \text{ and } sig_P(0) \text{ and } Cin);
45
46
     С3
           \leftarrow sig_G(2) or (sig_P(2) and sig_G(1)) or
          (sig_P(2) and sig_P(1) and sig_G(0)) or (sig_P(2) and sig_P(1) and sig_P(0) and Cin);
47
48
49
50
     Cout \leftarrow sig_G(3) or (sig_P(3) and sig_G(2)) or
                (sig_P(3) \text{ and } sig_P(2) \text{ and } sig_G(1)) \text{ or }
51
                (sig_P(3) \text{ and } sig_P(2) \text{ and } sig_P(1) \text{ and}
52
53
                 sig_G(0) or (sig_P(3)) and sig_P(2) and
54
                 sig_P(1) and sig_P(0) and Cin);
55
56
     S(0) \leftarrow sig_P(0) xor Cin;
57
58
     S(1) \leftarrow sig_P(1) xor C1;
59
60
     S(2) \leftarrow sig_P(2) xor C2;
61
62
     S(3) \leftarrow sig_P(3) xor C3;
63
64 end RTL;
```

Para verificação do funcionamento foi feito o testbench, abaixo o código e as formas de onda do nosso circuito!

```
library IEEE;
2
3
     use IEEE.std_logic_1164 .all;
4
     use IEEE.std_logic_unsigned .all;
6
8
     entity TB_CARRYLOOK is end TB_CARRYLOOK;
10
11
12
13
     architecture COMPORTAMENTAL of TB_CARRYLOOK is
14
15
      component CARRYLOOK is
16
17
18
       port(A, B : in std_logic_vector (3 downto 0);
            Cin : in std_logic;
Cout : out std_logic;
19
20
                S : out std_logic_vector (3 downto 0));
21
22
23
     end component;
24
25
26
     signal sig_A : std_logic_vector (3 downto 0) := "0000";
27
    signal sig_B : std_logic_vector (3 downto 0) := "0000";
    signal sig_Cin : std_logic := '0';
signal sig_Cout : std_logic;
29
30
31
    signal sig_S : std_logic_vector (3 downto 0);
32
    signal sig_i : std_logic_vector (3 downto 0) := "0000";
    signal sig_j : std_logic_vector (3 downto 0) := "0000";
34
35
36
37
38
    begin
39
40
41
42
    U1: CARRYLOOK port map (sig_A,sig_B,sig_Cin,sig_Cout,sig_S);
43
44
45
46
    process
47
     variable i : integer range 0 to 16;
    variable j : integer range 0 to 16;
48
49
50
    constant delay : time := 10 ns;
51
52
    begin
53
54
       for i in 0 to 16 loop
55
            sig_A <= sig_i;</pre>
56
             for j in 0 to 16 loop
57
                 sig_B <= sig_j;</pre>
58
                 wait for delay;
59
60
                 assert sig_A+sig_B = sig_S report "SUM CORRECT" severity error;
            sig_j <= sig_j + '1';
if( j = 16 ) then
61
62
                 sig_i <= sig_i + '1';</pre>
63
64
            end if;
65
            end loop;
66
       end loop;
67
68
     end process;
69
70
     end COMPORTAMENTAL;
```

Veja a forma de onda resultante dos testes.



Para fazer o download de todos os arquivos do projeto para o Quartus, clique no botão abaixo.





Somador Carry-Lookahead de 4 Bits em VHDL por Gabriel Villanova. Esta obra está licenciado com uma Licença Creative Commons Atribuição-Compartilhalgual 4.0 Internacional ☑.

#### **Gabriel Villanova**

Estudante de Engenharia Elétrica pela Universidade Federal de Campina Grande (UFCG). Participou de intercâmbio (2015/2016) no Instituto Grenoble - INP (Institut National Polytechnique) na filière SEI (Systèmes Électroniques Intégrés) onde realizou alguns projetos de hardware envolvendo FPGA e ASIC. Fez estágio de 3 meses com P&D no laboratório TIMC-IMAG (Techniques de l'Ingénierie Médicale et de la Complexité - Informatique, Mathématiques et Applications, Grenoble) com desenvolvimento de produto médico. Atualmente, trabalha no laboratório Embedded (UFCG) no projeto Idea com desenvolvimento de chips ópticos. Tem grande interesse em Sistemas em Tempo Real, Linux Embarcado, IoT, Microcontroladores e FPGA.

Este site utiliza cookies. Ao usá-lo você concorda com nossos Termos de Uso. Saiba mais.

Continuar