# Universidad de Costa Rica

Facultad de Ingeniería Escuela de Ingeniería Eléctrica IE-0624 –Laboratorio de Microcontroladores II ciclo 2023

# Laboratorio 1

Introducción a microcontroladores y manejo de GPIOS

Elias Alvarado Vargas B80372 Profesor: Marco Villalta Fallas

3 de Septiembre de 2023

# Índice

1.	Resumen	1
2.	Nota Teórica	1
	2.1. Microcontrolador PIC12f683	1
	2.2. Decodificador 74HC137	4
	2.3. Botón	
	2.4. Compuertas AND	
	2.5. Otros componentes utilizados	
	2.6. Diseño del Circuito	
	2.6.1. Componentes Utilizados	
3.	Análisis de Resultados	8
	3.1. Desarrollo del Diseño	8
	3.2. Flujo de Programa	
4.	Conclusiones y Recomendaciones	14
	4.1. Apéndices	16

# Índice de figuras

1.	Microcontrolador PIC12f683. Recuperado de [1]	1
2.	Diagrama de pines. Recuperado de [2]	2
3.	Diagrama interno del microcontrolador. Recuperado de [2]	2
4.	Mapa de distribución de memoria del PIC12683. Recuperado de [2]	3
5.	Diagrama funcional del 74HC137. Recuperado de [3]	4
6.	Diagrama funcional del 74HC137. Recuperado de [3]	4
7.	Diagrama funcional del 74HC137. Recuperado de [3]	5
8.	Botón comercial. Recuperado de [4]	5
9.	Compuerta AND. Recuperado de [5]	5
10.	Diseño del circuito para lanzamiento de un dado. Elaboración propia	6
11.	Funcionamiento de entradas y salidas del decodificador. Elaboración propia	8
12.	Entradas en 000. Elaboración propia	9
13.	Entradas en 010. Elaboración propia	9
14.	Entradas en 100. Elaboración propia	10
15.	Entradas en 110. Elaboración propia	10
16.	Entradas en 000 usando compuertas lógicas. Elaboración propia	11
17.	Entradas en 010 usando compuertas lógicas. Elaboración propia	11
18.	Entradas en 100 usando compuertas lógicas. Elaboración propia	12
19.	Entradas en 110 usando compuertas lógicas. Elaboración propia	12
20.	Circuito Final. Elaboración propia	13
21.	Diagrama de Flujo del programa. Elaboración propia	13

## 1. Resumen

En el presente documento se desarrolla un simulador de lanzamiento de un dado simplificado, utilizando LEDs, un botón, un microcontrolador PIC12f683 y otros componentes que se explicarán más adelante. Con respecto al simulador que se utilizó, la idea es mostrar la cantidad de LEDs encendidos como equivalentes a la cara de un dado, los valores serían del uno al seis, de forma que se cambien cada ocasión que se presiona el botón. Durante este primer laboratorio del curso, se desarrollaron las primeras habilidades con respecto al uso y manejo de microcontroladores y GPIOS, iniciando con la construcción del diseño como tal de la simulación (SimulIDE), el anterior fue interesante porque parte del diseño lo que se hizo fue analizar cada salida del PIC que para las seis caras se analizaron tres salidas, que seguidamente entraron a un decodificador y así poder obtener diferentes combinaciones que logren abarcar las caras del dado, las combinaciones fueron de ocho pero solo se utilizaron siete y luego mediante lógica por compuestas se logra apagar más de un LED, luego la programación en lenguaje C para poder controlar las combinaciones de las salidas del PIC. Además otro punto a destacar fue el estudio de las hojas de fabricante para dos componentes en especial, los cuales se explicarán más adelante, y con lo anterior realizar un diseño más óptimo. Por último se destaca el uso de Github para el control de versiones y proceso del laboratorio que se encuentra en el link https://github. com/eliasalvaradocr/Laboratorio-de-Microcontroladores/tree/main/Laboratorio\_1

## 2. Nota Teórica

Para esta sección, se describe al microcontrolador y sus características, además del decodificador utilizado y demás componentes con el objetivo de poder realizar el diseño del circuito que se explicará en la sección de análisis de resultados.

#### 2.1. Microcontrolador PIC12f683

El PIC12f683 es un tipo de microcontrolador flash CMOS que se basa en 8-bits. Diferentes características que lo conforman son: incluye un amplio voltaje de operación con un rango de operación entre los 2.0 a los 5.5 V, una memoria de datos EEPROM integrada, los periféricos analógicos estándar son capaces de incluir hasta 4 canales de 10 bits A/D, un módulo comparador analógico con un solo comparador [1]. En la siguiente Figura 1 se presenta la imagen del PIC12f683.



Figura 1: Microcontrolador PIC12f683. Recuperado de [1]

Continuando con el microcontrolador es importante saber el uso de cada uno de los 8 pines que lo conforman. En la siguiente Figura 2 muestra la función que tiene cada pin. Por lo que los

pines uno y dos, corresponden a la fuente conectada y a la tierra de forma respectiva, los otros seis pines funcionan como pines de propósito general GPIO, entonces pueden ser utilizados como salidas o entradas según corresponda el diseño, cabe destacar que estos pines pueden usarse tanto con señales digitales o analógicos, todo lo anterior según la hoja del fabricante que se encuentra en [2]




Figura 2: Diagrama de pines. Recuperado de [2]

Otro aspecto importante por analizar es el diseño interno que posee este microcontrolador, lo anterior se presenta en la Figura 3. Destaca que se compone de bancos de registro, una ALU, varios MUX, memoria FLASH, entre otros.




Figura 3: Diagrama interno del microcontrolador. Recuperado de [2]

Además es importante conocer sobre el mapa de memoria que posee el PIC12f683 el cual se presenta en la siguiente Figura 4. En la Figura destaca que posee treinta y dos registros

de propósito general y también algunos registros especiales que pueden ser utilizados por el CPU y las funciones periféricas. El estado de cada pin de propósito general se encuentra en el registro GPIO, el TRISIO es el registro que indica en caso que un pin se usa como entrada o como salida, un cero lógico es la salida y un uno lógico la entrada, entre otros registros que se encuentran en la hoja del fabricante.

Indirect addr.(1)		File		File
TMR0		Address		Address
PCL         02h         PCL         82h           STATUS         03h         STATUS         83h           FSR         04h         FSR         84h           GPIO         05h         TRISIO         85h           06h         86h         86h         86h           07h         87h         87h         87h           08h         08h         88h         88h           09h         PCLATH         8Ah         88h         88h           09h         PCLATH         8Ah         88h         98h         88h         9	Indirect addr.(1)			80h
STATUS		┥		81h
FSR				82h
GPIO			STATUS	83h
O6h				84h
O7h	GPIO	05h	TRISIO	85h
O8h				86h
O9h		07h		87h
PCLATH				88h
INTCON		09h		89h
PIR1	PCLATH	0Ah	PCLATH	8Ah
ODh	INTCON	0Bh	INTCON	8Bh
TMR1L	PIR1	0Ch	PIE1	8Ch
TMR1H		0Dh		8Dh
T1CON	TMR1L	0Eh	PCON	8Eh
TMR2 11h	TMR1H	0Fh	OSCCON	8Fh
T2CON	T1CON	10h	OSCTUNE	90h
CCPR1L	TMR2	11h		91h
CCPR1H	T2CON	12h	PR2	92h
CCP1CON	CCPR1L	13h		93h
16h	CCPR1H	14h		94h
17h	CCP1CON	15h	WPU	95h
WDTCON		16h	IOC	96h
CMCON0		17h		97h
CMCON1	WDTCON	18h		98h
18h	CMCON0	19h	VRCON	99h
1Ch	CMCON1	1Ah	EEDAT	9Ah
1Dh		1Bh	EEADR	9Bh
ADRESH		1Ch	EECON1	9Ch
ADCON0		1Dh	EECON2(1)	9Dh
General Purpose Registers 32 Bytes BFH COMPANY	ADRESH	1Eh	ADRESL	9Eh
General Purpose Registers 32 Bytes BFI COM  Purpose Registers 32 Bytes  BFI Accesses 70h-7Fh FFI FFI FFI	ADCON0	1Fh	ANSEL	9Fh
General Purpose Registers 32 Bytes BFI COI September 1 September 2		20h		A0h
General Purpose Registers  96 Bytes  Accesses 70h-7Fh  7Fh				
Purpose Registers 96 Bytes  Color  Accesses 70h-7Fh FFR	0			BFh
Registers 96 Bytes  Accesses 70h-7Fh 7Fh 7Fh			oz bytos	COh
96 Bytes  Accesses 70h-7Fh  7Fh  7Fh				0011
Accesses 70h-7Fh 7Fh 7Fh	_			
Accesses 70h-7Fh FFH	96 Bytes			
Accesses 70h-7Fh FFH				
Accesses 70h-7Fh FFH				
Accesses 70h-7Fh FFH				
Accesses 70h-7Fh FFH				
7Fh Accesses 70h-7Fh FFr				EFh
		7Fh	Accesses 70h-7Fh	r FFh
	BANK 0		BANK 1	

Figura 4: Mapa de distribución de memoria del PIC12683. Recuperado de [2]

Para el diseño del circuito con el PIC12f683, es importante analizar en la hoja del fabricante los valores de corrientes y voltajes mínimos y máximos para obtener un diseño apropiado.

### 2.2. Decodificador 74HC137

El 74HC137 es un decodificador de tres a ocho, de forma que tiene tres bits de entrada y con salida de ocho bits, lo anterior dependiendo del caso que se tenga como entradas de tres bits. En la siguiente Figura 5 representa un diagrama funcional que es de suma importancia para poder comprender mejor sobre las entradas, salidas y habilitaciones que posee el elemento [3].




Figura 5: Diagrama funcional del 74HC137. Recuperado de [3]

La descripción de cada pin se presenta en la Figura 6 y la tabla de la verdad dependiendo de las entradas en la Figura 7. Estas dos Figuras son de importancia, porque con respecto al diseño fue de gran utilidad para determinar el comportamiento de cada salida según su entrada, entonces ayuda para poder realizar de forma correcta las conexiones y de diseñar un circuito que se comporte a lo esperado.

Symbol	Pin	Description
A0	1	data input 0
A1	2	data input 1
A2	3	data input 2
LE	4	latch enable input (active LOW)
Ē1	5	data enable input 1 (active LOW)
E2	6	data enable input 2 (active HIGH)
<del>Y</del> 7	7	multiplexer output 7
GND	8	ground (0 V)
<del>Y</del> 6	9	multiplexer output 6
₹5	10	multiplexer output 5
<b></b> <del>Y</del> 4	11	multiplexer output 4
<del>Y</del> 3	12	multiplexer output 3
<u>¥</u> 2	13	multiplexer output 2
<b></b> ₹1	14	multiplexer output 1
<del>Y</del> 0	15	multiplexer output 0
Vcc	16	positive supply voltage

Figura 6: Diagrama funcional del 74HC137. Recuperado de [3]

Enable			Input		Output									
LE	E1	E2	A0	A1	A2	Y0	<b>₹</b> 1	¥2	<b>Y</b> 3	<b>Y</b> 4	Y5	<b>Y</b> 6	<b>Y</b> 7	
Н	L	Н	Х	X	Χ	stable								
X	Н	X	X	X	Χ	Н	Н	Н	Н	Н	Н	Н	Н	
X	X	L	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	
			Н	L	L	Н	L	Н	Н	Н	Н	Н	Н	
				L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
			Н	Н	L	Н	Н	Н	L	Н	Н	Н	Н	
			L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	
			Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н	
			L	Н	Н	Н	Н	Н	Н	Н	Н	L	Н	
			Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	

H = HIGH voltage level;
 L = LOW voltage level;
 X = don't care.

Figura 7: Diagrama funcional del 74HC137. Recuperado de [3]

### 2.3. Botón

El botón es un dispositivo usado para realizar cierta función, por lo general y para nuestro circuito al ser pulsado permite el flujo de corriente por lo que cuando no se presiona sobre este regresa a su estado de reposo. [4]. Como para ilustrar y dar una idea de lo que puede encontrarse, se muestra en la Figura 8 un botón.



Figura 8: Botón comercial. Recuperado de [4]

## 2.4. Compuertas AND

La compuerta AND, se representa mediante una multiplicación, por lo que para tener una salida en alto, ambas entradas deben de tener un uno binario, en caso contrario se mantiene en cero[5]. En la siguiente Figura 9 se muestra la compuerta AND, su tabla de verdad y el circuito que se puede encontrar de manera comercial es el 74LS08.

NOMBRE	TABLA DE VERDAD	CIRCUITO	
AND	ABF	74LS08	
	0 0 0	•	
A	0 1 0		
<u>-</u>	1 0 0		
В	1 1 1	P. P.	

Figura 9: Compuerta AND. Recuperado de [5]

## 2.5. Otros componentes utilizados

• Capacitor: Son caracterizados por almacenar energía eléctrica de forma temporal[6]. Para el diseño se usa para evitar el efecto rebote con el botón.

- Resistor: Es el elemento eléctrico que se opone al flujo de energía eléctrica[6]. En el diseño se utiliza para evitar que los LEDs se quemen por exceso de corriente.
- LEDs: Permiten que la corriente eléctrica fluya en solo una dirección, considerando la conexión correcta del ánodo y cátodo, el paso de corriente se refleja con la luz[6]. Con respecto a los LEDs, dependiendo de la cantidad de LEDs encendidos representan el número del uno al seis de una cara de dado.

#### 2.6. Diseño del Circuito

En la Figura 10 muestra el diseño implementado para el lanzamiento de un dado.




Figura 10: Diseño del circuito para lanzamiento de un dado. Elaboración propia

Algunos aspectos importantes del diseño:

- Para generar valores aleatorios en las salidas GP0,GP1 y GP2, se utiliza el temporizador del microcontrolador TMRO en función del reloj del microcontrolador.
- El efecto rebote del botón puede ocurrir al presionar y soltar el botón, por lo tanto el uso de un capacitor de  $50\mu F$  en paralelo ayuda a eliminar el efecto rebote y mantener la señal estable
- Las salidas del microcontrolador se establecieron en los GPIOS: GP0,GP1 y GP2. Entonces tres valores aleatorios se pueden ver como señales de cero y uno binario, por lo que se decide colocar un decodificador de tres a ocho bits con el fin que mediante el cambio aleatorio de las salidas se logren ver casos diferentes para cuando se encienden y apagan los LEDs representando la cara del dado.
- Otro aspecto de diseño fue que las salidas del decodificador solo se apagaba un LED dependiendo de las entradas del mismo, por lo que para poder apagar más de un LED a la vez se agregaron compuertas ANDs y así mediante el análisis de la tabla de verdad determinar los 6 casos diferentes.

■ Para evitar que los LEDs sufran por un exceso de corriente se colocaron resistores que logran evitar este evento, la selección de las resistencias fue mediante la aplicación de la ley de ohm R=V/I donde los valores de tensión y corriente son los máximos que se presentan del microcontrolador.

## 2.6.1. Componentes Utilizados

En la siguiente Tabla 1, presenta los componentes usados y la cantidad de los mismos, además con sus precios y el lugar de venta de los mismos.

Tabla 1: Lista de Componentes Electrónicos

Componente	Tipo	Precio por unidad	Cantidad	Lugar Venta
Microcontrolador	PIC12f683	C1950	1	Mouser Electronics
Boton Pulsador		\$0.20	1	MicroJPM
Capacitor	$47 \ \mu F$	C99.01	1	Steren
Resistor	$100\Omega$	C25.01	7	Steren
LED		\$0.55	6	MicroJPM
Compuerta AND	74LS08	\$1.40	1	MicroJPM
Decodificador	74HC137	€101.09	1	Electronica Embajadores

## 3. Análisis de Resultados

En esta sección se explica de forma detallada como fue el diseño del laboratorio, los pasos que fueron formándose para poder llegar a obtener el resultado esperado. Cabe destacar que como era la primera vez en utilizar el programa, fue interesante la curva de aprendizaje donde se cambió la perspectiva en como se estaba realizando, donde se concluye que es mejor analizar por etapas de forma que se tenga un diseño mas robusto y evitar errores a la medida de lo posible.

### 3.1. Desarrollo del Diseño

Para el diseño del laboratorio se analizaron las señales aleatorias que podía generar el microcontrolador, de forma que con ayuda de la Figura 5 se tienen las entradas al decodificador G0,GP1 y GP2. La razón por elegir tres señales fue que como se necesitaban seis combinaciones diferentes que se logra con las tres entradas recordando  $2^3 = 8$ , entonces se tendrían ocho salidas que pueden usarse pero como son solo seis que se necesitan, no se utilizan dos(Y3,Y7).

En la siguiente Figura 11 se muestra el funcionamiento de las entradas con las salidas y el LED que se espera por apagar, de forma que por orden se colocan los LEDs de arriba hacia abajo. Seguidamente se analiza las salidas cuando se apaga solo un LED con el objetivo de poder controlar cada señal que apaga cada LED de forma individual, luego de explicar lo realizado antes se menciona y muestra la idea de diseño por medio de compuertas lógicas para poder así apagar más de un LED. Por último es importante destacar que para conocer que conectar en la entrada del decodificador, se estudió la hoja de fabricante y asi se tiene que las entradas son A0,A1 y A2, luego para EI y LE se conectan a tierra, además la entrada E2 se conecta a otra fuente de 5V encendida de forma permanente.

Entrada(GP0 GP1 GP2)	LED(OFF)	Salida(Decodificador)
000	1	Y0
001	2	Y4
010	3	Y2
011	4	Y6
100	5	Y1
101	6	Y5

Figura 11: Funcionamiento de entradas y salidas del decodificador. Elaboración propia

Las siguientes Figuras 12, 13, 14 y 15 se presentan algunas de las combinaciones donde se observa cuando se cumple en la entrada se apaga un LED según sea el caso, de forma que por el momento se tiene control de las entradas y el LED que se quiere apagar, pero aún no se ha logrado apagar más de un LED.




Figura 12: Entradas en 000. Elaboración propia




Figura 13: Entradas en 010. Elaboración propia




Figura 14: Entradas en 100. Elaboración propia




Figura 15: Entradas en 110. Elaboración propia

El valor de  $100\Omega$  de la resistencias se asigna porque los LEDs peligran a corrientes a más de 0.03A, entonces si se tiene una tensión de 1.02~V aproximadamente después de cada resistencia se considera lo siguiente:

$$V = R * I \tag{1}$$

$$I = \frac{V}{R} \tag{2}$$

$$I = \frac{1,02V}{100\Omega} = 0,0102A \tag{3}$$

Por lo que, las resistencias son útiles.

Ahora, por el momento se logra controlar el encendido y apagado de cada LED de forma individual pero para poder apagar mas de un LED a la vez, se decidió agregar compuertas lógicas que para este caso serían ANDs, de forma que se configura para que se logren apagar más de un LED y así cumplir con el objetivo de ver una cara del dado, en las siguientes Figura 16, 17, 18 y 19 se muestran las mismas condiciones de entrada que antes, pero con la característica que se logra apagar más de un LED a la vez. Con esto se tendría terminada la parte de Hardware, lo que falta sería la de software que se explicaría con el flujo de programa más adelante.




Figura 16: Entradas en 000 usando compuertas lógicas. Elaboración propia




Figura 17: Entradas en 010 usando compuertas lógicas. Elaboración propia




Figura 18: Entradas en 100 usando compuertas lógicas. Elaboración propia




Figura 19: Entradas en 110 usando compuertas lógicas. Elaboración propia

Solamente para añadir, en la siguiente Figura 20 presenta el circuito cuando se agrega el microcontrolador PIC12f683, un botón y el capacitor en la entrada de GP3, con el fin de simular cuando se presiona el botón y genera valores aleatorios en las salidas GP0,GP1 y GP2.




Figura 20: Circuito Final. Elaboración propia

# 3.2. Flujo de Programa

Para comenzar el desarrollo del programa, donde se elaborará en lenguaje C. Es de suma importancia realizar un diagrama de flujo para poder tener un diseño óptimo y escalable, además que ayuda en la búsqueda de la mejor solución para luego implementarla, por lo tanto se presenta en la siguiente Figura 21 el flujo del programa hecho.




Figura 21: Diagrama de Flujo del programa. Elaboración propia

Según el anterior diagrama de flujo, el programa cuando inicia se enciende una cara de un dado para demostrar que efectivamente muestra una cara de un dado. Luego en caso de presionarse el botón, se genera una salida en los GPIOS; GP0,GP1 y GP2 aleatoria, que recordando lo explicado anteriormente se crea mediante el uso del temporizador del microcontrolador por lo tanto genera un valor aleatorio en la salida, pero en el caso que no se presione el botón pues el estado no cambia y se queda por defecto con los LEDs encendidos del inicio. Continuando con el caso que si se presiona el botón y genera un valor aleatorio en salida se queda el valor en salida esperando a saber si se vuelve o no a presionar el botón, en caso que se presione, pues regresa al evento que se genera un valor aleatorio y en caso de no presionarse se queda con la cara de dado que tiene. Es importante destacar la lógica implementada de hardware para que se logre realizar a lo esperado, de forma que según el diseño contemplado puede recibir cada valor aleatorio, que se refleja en apagar o encender LEDS.

# 4. Conclusiones y Recomendaciones

En este laboratorio se logra tener un primer acercamiento hacia los microcontroladores en especial al PIC12f683, donde se desarrollan habilidades y en pensar a solucionar problemas que en este caso fue el diseño del lanzamiento de un dado. Cabe destacar que la curva de aprendizaje fue interesante porque se tuvo que pensar en como poder diseñar el circuito con ayuda de elementos eléctricos como el decodificador por ejemplo, de forma que se encuentran en el comercio y así poder implementar lo realizado en la simulación evitando problemas que no funcionen y demás. Para el caso del PIC12f683 posee pocas salidas, por lo que se tuvo que pensar como poder controlar las salidas del mismo que son pocas, además de como lograr apagar más de un LED a la vez, lo cuál gracias a cursos anteriores me ayudaron a pensar en hallar la solución con compuertas lógicas. También como parte del diseño fue importante la lectura de las hojas de fabricante con el objetivo de obtener lo esperado.

Como principal recomendación se tiene en antes de realizar conexiones, es importante pensar en el diseño por etapas y pensar el comportamiento que presenta el circuito con ayuda siempre de las hojas de fabricante e ir conectando cada parte y poder tener en cuenta que sucede en cada parte del circuito, pero en forma general se logra desarrollar un circuito que al presionar el botón simule el lanzamiento de un dado donde los LEDs encendidos representen la cara del dado lanzado, con ayuda del microcontrolador PIC12f683.

# Referencias

- [1] "PIC12F683 Joslin Perú". Joslin Perú —Tecnología al Avance. Accedido el 24 de agosto de 2023. [En línea]. Disponible: https://joslinperu.com/producto/pic12f683/
- [2] "PIC12F683 pdf, PIC12F683 Description, PIC12F683 Datasheet, PIC12F683 view ::: ALL-DATASHEET :::". ALLDATASHEET.COM Electronic Parts Datasheet Search. Accedido el 26 de agosto de 2023. [En línea]. Disponible: https://pdf1.alldatasheet.com/datasheet-pdf/view/170566/MICROCHIP/PIC12F683.html
- [3] "74HC137 pdf, 74HC137 Description, 74HC137 Datasheet, 74HC137 view ::: ALLDA-TASHEET :::". ALLDATASHEET.COM Electronic Parts Datasheet Search. Accedido el 27 de agosto de 2023. [En línea]. Disponible: https://pdf1.alldatasheet.com/datasheet-pdf/view/15534/PHILIPS/74HC137.html
- [4] "Botones Factor Evolución". Factor Evolución. Accedido el 24 de agosto de 2023. [En línea]. Disponible: https://www.factor.mx/portal/base-de-conocimiento/botones/
- [5] Çircuitos Integrados: Compuertas Lógicas AND, OR, NOR, NAND, XOR y NOT". Unit Electronics. Accedido el 26 de Agosto de 2023. [En línea], Disponible: https://blog.uelectronics.com/electronica/circuitos-integrados-compuertas-logicas-and-or-nand-xor-y-not/
- [6] "¿Qué son los componentes electrónicos? Flexbot". Flexbot. Accedido el 26 de agosto de 2023. [En línea]. Disponible: https://www.flexbot.es/componentes-electronicos/

# 4.1. Apéndices



# 8-Pin Flash-Based, 8-Bit CMOS Microcontrollers with nanoWatt Technology

#### **High-Performance RISC CPU:**

- Only 35 instructions to learn:
  - All single-cycle instructions except branches
- · Operating speed:
  - DC 20 MHz oscillator/clock input
  - DC 200 ns instruction cycle
- · Interrupt capability
- 8-level deep hardware stack
- · Direct, Indirect and Relative Addressing modes

#### **Special Microcontroller Features:**

- · Precision Internal Oscillator:
- Factory calibrated to ±1%, typical
- Software selectable frequency range of 8 MHz to 125 kHz
- Software tunable
- Two-Speed Start-up mode
- Crystal fail detect for critical applications
- Clock mode switching during operation for power savings
- Power-Saving Sleep mode
- Wide operating voltage range (2.0V-5.5V)
- Industrial and Extended temperature range
- Power-on Reset (POR)
- Power-up Timer (PWRT) and Oscillator Start-up Timer (OST)
- Brown-out Reset (BOR) with software control option
- Enhanced Low-Current Watchdog Timer (WDT) with on-chip oscillator (software selectable nominal 268 seconds with full prescaler) with software enable
- Multiplexed Master Clear with pull-up/input pin
- Programmable code protection
- High Endurance Flash/EEPROM cell:
  - 100,000 write Flash endurance
  - 1,000,000 write EEPROM endurance
  - Flash/Data EEPROM Retention: > 40 years

#### **Low-Power Features:**

- Standby Current:
  - 50 nA @ 2.0V, typical
- Operating Current:
  - 11 μA @ 32 kHz, 2.0V, typical
- 220 μA @ 4 MHz, 2.0V, typical
- Watchdog Timer Current:
  - 1 μA @ 2.0V, typical

#### **Peripheral Features:**


- 6 I/O pins with individual direction control:
  - High current source/sink for direct LED drive
  - Interrupt-on-pin change
  - Individually programmable weak pull-ups
  - Ultra Low-Power Wake-up on GP0
- · Analog Comparator module with:
  - One analog comparator
  - Programmable on-chip voltage reference (CVREF) module (% of VDD)
  - Comparator inputs and output externally accessible
- A/D Converter:
- 10-bit resolution and 4 channels
- Timer0: 8-bit timer/counter with 8-bit programmable prescaler
- Enhanced Timer1:
  - 16-bit timer/counter with prescaler
  - External Timer1 Gate (count enable)
  - Option to use OSC1 and OSC2 in LP mode as Timer1 oscillator if INTOSC mode selected
- Timer2: 8-bit timer/counter with 8-bit period register, prescaler and postscaler
- Capture, Compare, PWM module:
  - 16-bit Capture, max resolution 12.5 ns
  - Compare, max resolution 200 ns
- 10-bit PWM, max frequency 20 kHz
- In-Circuit Serial Programming<sup>™</sup> (ICSP<sup>™</sup>) via two pins

Device	Program Memory	Data Memory			10-bit A/D (ch)	Camparatara	Timers	
Device	Flash (words)	SRAM (bytes)	EEPROM (bytes)	I/O	TO-BIT A/D (CII)	Comparators	8/16-bit	
PIC12F683	2048	128	256	6	4	1	2/1	


© 2007 Microchip Technology Inc.

DS41211D-page 1

#### 8-Pin Diagram (PDIP, SOIC)



#### 8-Pin Diagram (DFN)



#### 8-Pin Diagram (DFN-S)




TABLE 1: 8-PIN SUMMARY

1/0	Pin	Analog	Comparators	Timer	ССР	Interrupts	Pull-ups	Basic
GP0	7	AN0	CIN+	_	_	IOC	Υ	ICSPDAT/ULPWU
GP1	6	AN1/VREF	CIN-	_	_	IOC	Υ	ICSPCLK
GP2	5	AN2	COUT	T0CKI	CCP1	INT/IOC	Υ	-
GP3 <sup>(1)</sup>	4	_	_	_	_	IOC	Y(2)	MCLR/VPP
GP4	3	AN3	_	T1G	_	IOC	Υ	OSC2/CLKOUT
GP5	2	_	_	T1CKI	_	IOC	Υ	OSC1/CLKIN
_	1	_	_	_	_	_	_	VDD
_	8	_	_	_	_	_	_	Vss

Note 1: Input only.

2: Only when pin is configured for external  $\overline{\text{MCLR}}$ .


DS41211D-page 2

© 2007 Microchip Technology Inc.

#### 1.0 DEVICE OVERVIEW

The PIC12F683 is covered by this data sheet. It is available in 8-pin PDIP, SOIC and DFN-S packages. Figure 1-1 shows a block diagram of the PIC12F683 device. Table 1-1 shows the pinout description.

FIGURE 1-1: PIC12F683 BLOCK DIAGRAM



© 2007 Microchip Technology Inc.

DS41211D-page 5

**TABLE 1-1:** PIC12F683 PINOUT DESCRIPTION

Name	Function	Input Type	Output Type	Description
VDD	VDD	Power	_	Positive supply
GP5/T1CKI/OSC1/CLKIN	GP5	TTL	CMOS	GPIO I/O with prog. pull-up and interrupt-on-change
	T1CKI	ST	_	Timer1 clock
	OSC1	XTAL	_	Crystal/Resonator
	CLKIN	ST	_	External clock input/RC oscillator connection
GP4/AN3/T1G/OSC2/CLKOUT	GP4	TTL	CMOS	GPIO I/O with prog. pull-up and interrupt-on-change
	AN3	AN	_	A/D Channel 3 input
	T1G	ST	_	Timer1 gate
	OSC2	_	XTAL	Crystal/Resonator
	CLKOUT	_	CMOS	Fosc/4 output
GP3/MCLR/VPP	GP3	TTL	_	GPIO input with interrupt-on-change
	MCLR	ST	_	Master Clear with internal pull-up
	VPP	HV	_	Programming voltage
GP2/AN2/T0CKI/INT/COUT/CCP1	GP2	ST	CMOS	GPIO I/O with prog. pull-up and interrupt-on-change
	AN2	AN	_	A/D Channel 2 input
	T0CKI	ST	_	Timer0 clock input
	INT	ST	_	External Interrupt
	COUT	_	CMOS	Comparator 1 output
	CCP1	ST	CMOS	Capture input/Compare output/PWM output
GP1/AN1/CIN-/VREF/ICSPCLK	GP1	TTL	CMOS	GPIO I/O with prog. pull-up and interrupt-on-change
	AN1	AN	_	A/D Channel 1 input
	CIN-	AN	_	Comparator 1 input
	VREF	AN	_	External Voltage Reference for A/D
	ICSPCLK	ST	_	Serial Programming Clock
GP0/AN0/CIN+/ICSPDAT/ULPWU	GP0	TTL	CMOS	GPIO I/O with prog. pull-up and interrupt-on-change
	AN0	AN	_	A/D Channel 0 input
	CIN+	AN	_	Comparator 1 input
	ICSPDAT	ST	CMOS	Serial Programming Data I/O
	ULPWU	AN	_	Ultra Low-Power Wake-up input
Vss	Vss	Power	_	Ground reference

AN = Analog input or output
TTL = TTL compatible input
HV = High Voltage Legend:

CMOS = CMOS compatible input or output
ST = Schmitt Trigger input with CMOS levels
XTAL = Crystal

DS41211D-page 6

© 2007 Microchip Technology Inc.

# 2.2.1 GENERAL PURPOSE REGISTER FILE

The register file is organized as  $128 \times 8$  in the PIC12F683. Each register is accessed, either directly or indirectly, through the File Select Register FSR (see Section 2.4 "Indirect Addressing, INDF and FSR Registers").

#### 2.2.2 SPECIAL FUNCTION REGISTERS

The Special Function Registers are registers used by the CPU and peripheral functions for controlling the desired operation of the device (see Table 2-1). These registers are static RAM.

The special registers can be classified into two sets: core and peripheral. The Special Function Registers associated with the "core" are described in this section. Those related to the operation of the peripheral features are described in the section of that peripheral feature.

FIGURE 2-2: DATA MEMORY MAP OF THE PIC12F683

	File Address		File Address					
Indirect addr.(1)	00h	Indirect addr.(1)	80h					
TMR0	01h	OPTION_REG	81h					
PCL	02h	PCL	82h					
STATUS	03h	STATUS	83h					
FSR	04h	FSR	84h					
GPIO	05h	TRISIO	85h					
OI 10	06h	TITIOIO	86h					
	07h		87h					
	08h		88h					
	09h		89h					
PCLATH	0Ah	PCLATH	8Ah					
INTCON	0Bh	INTCON	8Bh					
PIR1	0Ch	PIE1	8Ch					
FINI	0Dh	FIEI	8Dh					
TMR1L	0Eh	PCON	8Eh					
	0Fh	OSCCON	8Fh					
TMR1H	0Fn 10h	OSCTUNE	90h					
T1CON TMR2	10h 11h	USCIUNE						
	†	PR2	91h					
T2CON CCPR1L	12h	FNZ	92h					
	13h		93h					
CCPR1H	14h		94h					
CCP1CON	15h	WPU	95h					
	16h	IOC	96h					
	17h		97h					
WDTCON	18h		98h					
CMCON0	19h	VRCON	99h					
CMCON1	1Ah	EEDAT	9Ah					
	1Bh	EEADR	9Bh					
	1Ch	EECON1	9Ch					
	1Dh	EECON2 <sup>(1)</sup>	9Dh					
ADRESH	1Eh	ADRESL	9Eh					
ADCON0	1Fh	ANSEL	9Fh					
	20h	General Purpose	A0h					
		Registers						
General		32 Bytes	BFh					
Purpose			C0h					
Registers								
96 Bytes								
,								
			EFh					
		A 70h 75'	F0h					
	7Fh	Accesses 70h-7Fh	FFh					
BANK 0		BANK 1						
Unimplemented data memory locations, read as '0'.  Note 1: Not a physical register.								

DS41211D-page 8

© 2007 Microchip Technology Inc.

PIC12F683 SPECIAL REGISTERS SUMMARY BANK 0 **TABLE 2-1:** 

TABLE 2-1. FIC 12F003 SPECIAL REGISTERS SUMMART BANK U											
Addr	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Page
Bank (	)										
00h	INDF	Addressin	g this location	n uses conte	ents of FSR	to address d	ata memory	(not a physi	cal register)	xxxx xxxx	17, 90
01h	TMR0	Timer0 M	odule Regis	ter						xxxx xxxx	41, 90
02h	PCL	Program	Counter's (F	PC) Least Si	ignificant By	rte				0000 0000	17, 90
03h	STATUS	IRP <sup>(1)</sup>	RP1 <sup>(1)</sup>	RP0	TO	PD	Z	DC	С	0001 1xxx	11, 90
04h	FSR	Indirect D	ata Memory	Address P	ointer	ļ.	ļ.	Į.	Į.	xxxx xxxx	17, 90
05h	GPIO	_	_	GP5	GP4	GP3	GP2	GP1	GP0	xx xxxx	31, 90
06h	_	Unimplem	nented	Į.		l.	<u>.</u>	l .		_	_
07h	_	Unimplem	nented							_	_
08h	_	Unimplem	nented							_	_
09h	_	Unimplem	mplemented						_	_	
0Ah	PCLATH	_	_	_	Write Buffe	r for upper 5	bits of Pro	gram Count	er	0 0000	17, 90
0Bh	INTCON	GIE	PEIE	TOIE	INTE	GPIE	TOIF	INTF	GPIF	0000 0000	13, 90
0Ch	PIR1	EEIF	ADIF	CCP1IF	_	CMIF	OSFIF	TMR2IF	TMR1IF	000- 0000	15, 90
0Dh	_	Unimplem	nented	Į.	!	Į.	<u>.</u>	l .		_	_
0Eh	TMR1L	Holding R	egister for t	he Least Si	gnificant By	te of the 16-	bit TMR1			xxxx xxxx	44, 90
0Fh	TMR1H	Holding R	egister for t	he Most Sig	nificant Byt	e of the 16-b	oit TMR1			xxxx xxxx	44, 90
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000 0000	47, 90
11h	TMR2	Timer2 M	odule Regis	ter	ļ.	ļ.	ļ.	Į.	Į.	0000 0000	49, 90
12h	T2CON	_	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	-000 0000	50, 90
13h	CCPR1L	Capture/C	Compare/PV	VM Register	1 Low Byte	)	ļ.	Į.	Į.	xxxx xxxx	76, 90
14h	CCPR1H	Capture/C	Compare/PV	VM Register	r 1 High Byte	е				xxxx xxxx	76, 90
15h	CCP1CON	_	_	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0	00 0000	75, 90
16h	_	Unimplem	nented		•				•	_	_
17h	_	Unimplem	nented							_	_
18h	WDTCON	_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN	0 1000	97, 90
19h	CMCON0	_	COUT	_	CINV	CIS	CM2	CM1	CM0	-0-0 0000	56, 90
1Ah	CMCON1	_	_	_	_	_	_	T1GSS	CMSYNC	10	57, 90
1Bh	_	Unimplem	nented							_	_
1Ch	_	Unimplem	nimplemented							_	_
1Dh	_	Unimplem	Inimplemented							_	_
1Eh	ADRESH	Most Sigr	ificant 8 bit	s of the left	shifted A/D	result or 2 b	its of right s	hifted result		xxxx xxxx	61,90
1Fh	ADCON0	ADFM	VCFG	_	_	CHS1	CHS0	GO/DONE	ADON	00 0000	65,90

Legend: — = unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

Note 1: IRP and RP1 bits are reserved, always maintain these bits clear.

TABLE 2-2: PIC12F683 SPECIAL FUNCTION REGISTERS SUMMARY BANK 1

Addr	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Page
Bank	1										
80h	INDF	Addressing	this location	n uses conte	nts of FSR t	o address d	ata memory	(not a physi	cal register)	xxxx xxxx	17, 90
81h	OPTION_REG	GPPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	12, 90
82h	PCL	Program C	ounter's (P	C) Least Si	gnificant By	rte				0000 0000	17, 90
83h	STATUS	IRP <sup>(1)</sup>	RP1 <sup>(1)</sup>	RP0	TO	PD	Z	DC	С	0001 1xxx	11, 90
84h	FSR	Indirect Da	ta Memory	Address Po	ointer			•		xxxx xxxx	17, 90
85h	TRISIO	_	_	TRISIO5	TRISIO4	TRISIO3	TRISIO2	TRISIO1	TRISIO0	11 1111	32, 90
86h	1	Unimpleme	ented							_	_
87h		Unimpleme	ented							_	_
88h	_	Unimplemented						_	_		
89h	-	Unimpleme	ented							_	_
8Ah	PCLATH	_	_	_	Write Buffe	er for upper	5 bits of Pr	ogram Cou	nter	0 0000	17, 90
8Bh	INTCON	GIE	PEIE	T0IE	INTE	GPIE	T0IF	INTF	GPIF	0000 0000	13, 90
8Ch	PIE1	EEIE	ADIE	CCP1IE	_	CMIE	OSFIE	TMR2IE	TMR1IE	000- 0000	14, 90
8Dh	_	Unimpleme	ented	1	1					_	_
8Eh	PCON	_	_	ULPWUE	SBOREN		_	POR	BOR	01qq	16, 90
8Fh	OSCCON	_	IRCF2	IRCF1	IRCF0	OSTS <sup>(2)</sup>	HTS	LTS	SCS	-110 x000	20, 90
90h	OSCTUNE	_	_	_	TUN4	TUN3	TUN2	TUN1	TUN0	0 0000	24, 90
91h	_	Unimpleme	ented							_	_
92h	PR2	Timer2 Mo	dule Period	Register						1111 1111	49, 90
93h	_	Unimpleme	ented							_	_
94h	_	Unimpleme	ented	1	1			1		_	—
95h	WPU <sup>(3)</sup>	_	_	WPU5	WPU4	_	WPU2	WPU1	WPU0	11 -111	34, 90
96h	IOC	_	_	IOC5	IOC4	IOC3	IOC2	IOC1	IOC0	00 0000	34, 90
97h	_	Unimpleme	ented							_	—
98h	_	Unimpleme	ented	1				1		_	—
99h	VRCON	VREN	_	VRR	_	VR3	VR2	VR1	VR0	0-0- 0000	58, 90
9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	71, 90
9Bh	EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	71, 90
9Ch	EECON1	_	_	_	_	WRERR	WREN	WR	RD	x000	72, 91
9Dh	EECON2 EEPROM Control Register 2 (not a physical register)										72, 91
9Eh	ADRESL	Least Sign	ificant 2 bits	of the left	shifted resu	It or 8 bits	of the right	shifted resu	lt	xxxx xxxx	66, 91
9Fh	ANSEL	_	ADCS2	ADCS1	ADCS0	ANS3	ANS2	ANS1	ANS0	-000 1111	33, 91

Legend: — = unimplemented locations read as '0', u = unchanged, x = unknown, q = value depends on condition, shaded = unimplemented

- Note 1: IRP and RP1 bits are reserved, always maintain these bits clear.
  - 2: OSTS bit of the OSCCON register reset to '0' with Dual Speed Start-up and LP, HS or XT selected as the oscillator.
  - 3: GP3 pull-up is enabled when MCLRE is '1' in the Configuration Word register.

DS41211D-page 10

© 2007 Microchip Technology Inc.

## 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

Rev. 03 — 11 November 2004

Product data sheet

#### 1. General description

The 74HC137 is a high-speed Si-gate CMOS device and is pin compatible with low power Schottky TTL (LSTTL). The 74HC137 is specified in compliance with JEDEC standard no. 7A.

The 74HC137 is a 3-to-8 line decoder, demultiplexer with latches at the three address inputs (An). The 74HC137 essentially combines the 3-to-8 decoder function with a 3-bit storage latch. When the latch is enabled ( $\overline{\text{LE}}$  = LOW), the 74HC137 acts as a 3-to-8 active LOW decoder. When the latch enable ( $\overline{\text{LE}}$ ) goes from LOW-to-HIGH, the last data present at the inputs before this transition, is stored in the latches. Further address changes are ignored as long as  $\overline{\text{LE}}$  remains HIGH.

The output enable input ( $\overline{E}1$  and  $\overline{E}2$ ) controls the state of the outputs independent of the address inputs or latch operation. All outputs are HIGH unless  $\overline{E}1$  is LOW and  $\overline{E}2$  is HIGH.

The 74HC137 is ideally suited for implementing non-overlapping decoders in 3-state systems and strobed (stored address) applications in bus oriented systems.

#### 2. Features

- Combines 3-to-8 decoder with 3-bit latch
- Multiple input enable for easy expansion or independent controls
- Active LOW mutually exclusive outputs
- Low-power dissipation
- Complies with JEDEC standard no. 7A
- ESD protection:
  - ◆ HBM EIA/JESD22-A114-B exceeds 2000 V
  - ◆ MM EIA/JESD22-A115-A exceeds 200 V.
- Multiple package options
- Specified from -40 °C to +80 °C and from -40 °C to +125 °C.



74HC137 **Philips Semiconductors** 3-to-8 line decoder, demultiplexer with address latches; inverting

### Quick reference data

Table 1: Quick reference data

GND = 0 V;  $T_{amb} = 25 \,^{\circ}C$ ;  $t_f = t_f = 6 \, \text{ns}$ .

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
$t_{PHL}$ , $t_{PLH}$	propagation delay	$C_L = 15 \text{ pF}; V_{CC} = 5 \text{ V}$				
	An to ₹n		-	18	-	ns
	IE to ₹n		-	17	-	ns
	Ē1 to ₹n		-	15	-	ns
	E2 to $\overline{Y}$ n		-	15	-	ns
C <sub>I</sub>	input capacitance		-	3.5	-	pF
$C_{PD}$	power dissipation capacitance	$V_I = GND \text{ to } V_{CC}$	[1]	57	-	pF

<sup>[1]</sup>  $C_{PD}$  is used to determine the dynamic power dissipation ( $P_D$  in  $\mu W$ ).

 $P_D = C_{PD} \times V_{CC}{}^2 \times f_i \times N + \Sigma (C_L \times V_{CC}{}^2 \times f_o)$  where:

f<sub>i</sub> = input frequency in MHz;

 $f_o$  = output frequency in MHz;

C<sub>L</sub> = output load capacitance in pF;

 $V_{CC}$  = supply voltage in V;

N = number of inputs switching;

 $\Sigma(C_L \times V_{CC}^2 \times f_0) = \text{sum of outputs.}$ 

## **Ordering information**

Table 2: Ordering information

Type number	Package								
	Temperature range	Name	Description	Version					
74HC137N	-40 °C to +125 °C	DIP16	plastic dual in-line package; 16 leads (300 mil)	SOT38-4					
74HC137D	–40 °C to +125 °C	SO16	plastic small outline package; 16 leads; body width 3.9 mm	SOT109-1					
74HC137DB	−40 °C to +125 °C	SSOP16	plastic shrink small outline package; 16 leads; body width 5.3 mm	SOT338-1					

9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.


2 of 19


Product data sheet

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

## 5. Functional diagram






9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet


Philips Semiconductors 74HC137





## 6. Pinning information

### 6.1 Pinning



9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

## 6.2 Pin description

Table 3: Pin description

Symbol	Pin	Description
A0	1	data input 0
A1	2	data input 1
A2	3	data input 2
LE	4	latch enable input (active LOW)
E1	5	data enable input 1 (active LOW)
E2	6	data enable input 2 (active HIGH)
<del>Y</del> 7	7	multiplexer output 7
GND	8	ground (0 V)
<del>Y</del> 6	9	multiplexer output 6
<del>Y</del> 5	10	multiplexer output 5
<del>Y</del> 4	11	multiplexer output 4
<del>Y</del> 3	12	multiplexer output 3
<del>Y</del> 2	13	multiplexer output 2
<u>\overline{Y}</u> 1	14	multiplexer output 1
<u></u> 70	15	multiplexer output 0
V <sub>CC</sub>	16	positive supply voltage

## 7. Functional description

### 7.1 Function table

Table 4: Function table [1]

Enab	le		Input	i		Output	Output						
LE	Ē1	E2	A0	A1	A2	<b>₹</b> 0	<u>¥</u> 1	<b>Y</b> 2	<b>Y</b> 3	<b>₹</b> 4	<b>₹</b> 5	<b>₹</b> 6	<b>Y</b> 7
Н	L	Н	Х	Χ	Χ	stable			·				·
X	Н	Х	Х	Χ	Х	Н	Н	Н	Н	Н	Н	Н	Н
X	Χ	L	Х	Χ	Х	Н	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
_			Н	L	L	Н	L	Н	Н	Н	Н	Н	Н
			L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
			Н	Н	L	Н	Н	Н	L	Н	Н	Н	Н
			L	L	Н	Н	Н	Н	Н	L	Н	Н	Н
			Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
			L	Н	Н	Н	Н	Н	Н	Н	Н	L	Н
			Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

<sup>[1]</sup> H = HIGH voltage level;

X = don't care.

9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet Rev. 03 — 11 November 2004

5 of 19

L = LOW voltage level;

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

## 10. Static characteristics

Table 7: Static characteristics

At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
T <sub>amb</sub> = 25	°C					
V <sub>IH</sub>	HIGH-level input voltage	V <sub>CC</sub> = 2.0 V	1.5	1.2	-	V
		V <sub>CC</sub> = 4.5 V	3.15	2.4	-	V
		V <sub>CC</sub> = 6.0 V	4.2	3.2	-	V
V <sub>IL</sub>	LOW-level input voltage	V <sub>CC</sub> = 2.0 V	-	8.0	0.5	V
		V <sub>CC</sub> = 4.5 V	-	2.1	1.35	V
		V <sub>CC</sub> = 6.0 V	-	2.8	1.8	V
V <sub>OH</sub>	HIGH-level output voltage	$V_I = V_{IH}$ or $V_{IL}$				
		$I_O = -20 \mu A; V_{CC} = 2.0 V$	1.9	2.0	-	V
		$I_O = -20 \mu A; V_{CC} = 4.5 V$	4.4	4.5	-	V
		$I_O = -20 \mu A; V_{CC} = 6.0 V$	5.9	6.0	-	V
		$I_{O} = -4 \text{ mA}; V_{CC} = 4.5 \text{ V}$	3.98	4.32	-	V
		$I_{O} = -5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	5.48	5.81	-	V
V <sub>OL</sub>	LOW-level output voltage	$V_I = V_{IH} \text{ or } V_{IL}$				
		$I_O = 20 \mu A; V_{CC} = 2.0 \text{ V}$	-	0	0.1	V
		$I_O = 20 \mu A; V_{CC} = 4.5 V$	-	0	0.1	V
		$I_O = 20 \mu A; V_{CC} = 6.0 \text{ V}$	-	0	0.1	V
		I <sub>O</sub> = 4 mA; V <sub>CC</sub> = 4.5 V	-	0.15	0.26	V
		$I_O = 5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	-	0.16	0.26	V
I <sub>LI</sub>	input leakage current	$V_I = V_{CC}$ or GND; $V_{CC} = 6.0 \text{ V}$	-	-	±0.1	μΑ
I <sub>CC</sub>	quiescent supply current	$V_I = V_{CC}$ or GND; $I_O = 0$ A; $V_{CC} = 6.0 \text{ V}$	-	-	8.0	μΑ
Cı	input capacitance		-	3.5	-	pF
T <sub>amb</sub> = -40	) °C to +85 °C					
V <sub>IH</sub>	HIGH-level input voltage	V <sub>CC</sub> = 2.0 V	1.5	-	-	V
		V <sub>CC</sub> = 4.5 V	3.15	-	-	V
		V <sub>CC</sub> = 6.0 V	4.2	-	-	V
V <sub>IL</sub>	LOW-level input voltage	V <sub>CC</sub> = 2.0 V	-	-	0.5	V
		V <sub>CC</sub> = 4.5 V	-	-	1.35	V
		V <sub>CC</sub> = 6.0 V	-	-	1.8	V
V <sub>OH</sub>	HIGH-level output voltage	$V_I = V_{IH}$ or $V_{IL}$				
		$I_O = -20 \mu A; V_{CC} = 2.0 V$	1.9	-	-	V
		$I_O = -20 \mu A; V_{CC} = 4.5 V$	4.4	-	-	V
		$I_O = -20 \mu A; V_{CC} = 6.0 V$	5.9	-	-	V
		$I_{O} = -4 \text{ mA}; V_{CC} = 4.5 \text{ V}$	3.84	-	-	V
		$I_O = -5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	5.34	-	-	V

9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

Table 7: Static characteristics ... continued

At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
$V_{OL}$	LOW-level output voltage	$V_I = V_{IH}$ or $V_{IL}$				
		$I_O = 20 \mu A; V_{CC} = 2.0 \text{ V}$	-	-	0.1	V
		$I_O = 20 \mu A$ ; $V_{CC} = 4.5 \text{ V}$	-	-	0.1	V
		$I_O = 20 \mu A; V_{CC} = 6.0 \text{ V}$	-	-	0.1	V
		$I_{O} = 4 \text{ mA}; V_{CC} = 4.5 \text{ V}$	-	-	0.33	V
		$I_{O} = 5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	-	-	0.33	V
ILI	input leakage current	$V_I = V_{CC}$ or GND; $V_{CC} = 6.0 \text{ V}$	-	-	±1.0	μΑ
I <sub>CC</sub>	quiescent supply current	$V_I = V_{CC}$ or GND; $I_O = 0$ A; $V_{CC} = 6.0 \text{ V}$	-	-	80	μΑ
$T_{amb} = -40$	) °C to +125 °C					
V <sub>IH</sub>	HIGH-level input voltage	V <sub>CC</sub> = 2.0 V	1.5	-	-	V
		V <sub>CC</sub> = 4.5 V	3.15	-	-	V
		V <sub>CC</sub> = 6.0 V	4.2	-	-	V
V <sub>IL</sub>	LOW-level input voltage	V <sub>CC</sub> = 2.0 V	-	-	0.5	V
		V <sub>CC</sub> = 4.5 V	-	-	1.35	V
		V <sub>CC</sub> = 6.0 V	-	-	1.8	V
V <sub>OH</sub>	HIGH-level output voltage	$V_I = V_{IH}$ or $V_{IL}$		-		
		$I_{O} = -20 \mu A; V_{CC} = 2.0 V$	1.9	-	-	V
		$I_{O} = -20 \mu A; V_{CC} = 4.5 V$	4.4	-	-	V
		$I_{O} = -20 \mu A; V_{CC} = 6.0 V$	5.9	-	-	V
		$I_{O} = -4 \text{ mA}; V_{CC} = 4.5 \text{ V}$	3.7	-	-	V
		$I_{O} = -5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	5.2	-	-	V
V <sub>OL</sub>	LOW-level output voltage	$V_I = V_{IH}$ or $V_{IL}$		-		
		$I_O = 20 \mu A; V_{CC} = 2.0 \text{ V}$	-	-	0.1	V
		$I_O = 20 \mu A$ ; $V_{CC} = 4.5 \text{ V}$	-	-	0.1	V
		$I_O = 20 \mu A; V_{CC} = 6.0 \text{ V}$	-	-	0.1	V
		$I_{O} = 4 \text{ mA}; V_{CC} = 4.5 \text{ V}$	-	-	0.4	V
		$I_{O} = 5.2 \text{ mA}; V_{CC} = 6.0 \text{ V}$	-	-	0.4	V
ILI	input leakage current	$V_I = V_{CC}$ or GND; $V_{CC} = 6.0 \text{ V}$	-	-	±1.0	μΑ
I <sub>CC</sub>	quiescent supply current	$V_I = V_{CC}$ or GND; $I_O = 0$ A; $V_{CC} = 6.0 \text{ V}$	-	-	160	μΑ

9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

# 11. Dynamic characteristics

**Table 8: Dynamic characteristics** GND = 0 V;  $t_r = t_f = 6$  ns;  $C_L = 50$  pF.

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
T <sub>amb</sub> = 25	°C					
t <sub>PHL</sub> , t <sub>PLH</sub>	propagation delay An to Yn	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	58	180	ns
		V <sub>CC</sub> = 4.5 V	-	21	36	ns
		V <sub>CC</sub> = 6.0 V	-	17	31	ns
		$V_{CC} = 5.0 \text{ V}; C_L = 15 \text{ pF}$	-	18	-	ns
	propagation delay LE to Yn	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	55	190	ns
		V <sub>CC</sub> = 4.5 V	-	20	38	ns
		V <sub>CC</sub> = 6.0 V	-	16	32	ns
		$V_{CC} = 5.0 \text{ V}; C_L = 15 \text{ pF}$	-	17	-	ns
	propagation delay E1 to Yn	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	50	145	ns
		V <sub>CC</sub> = 4.5 V	-	18	29	ns
		V <sub>CC</sub> = 6.0 V	-	14	25	ns
		$V_{CC} = 5.0 \text{ V}; C_L = 15 \text{ pF}$	-	15	-	ns
	propagation delay E2 to √n	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	50	145	ns
		V <sub>CC</sub> = 4.5 V	-	18	29	ns
		V <sub>CC</sub> = 6.0 V	-	14	25	ns
		$V_{CC} = 5.0 \text{ V}; C_L = 15 \text{ pF}$	-	15	-	ns
THL, tTLH	output transition time	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	19	75	ns
		V <sub>CC</sub> = 4.5 V	-	7	15	ns
		V <sub>CC</sub> = 6.0 V	-	6	13	ns
w	LE pulse width HIGH	see Figure 8				
		V <sub>CC</sub> = 2.0 V	50	11	-	ns
		V <sub>CC</sub> = 4.5 V	10	4	-	ns
		V <sub>CC</sub> = 6.0 V	9	3	-	ns
su	set-up time An to LE	see Figure 8				
	·	V <sub>CC</sub> = 2.0 V	50	3	-	ns
		V <sub>CC</sub> = 4.5 V	10	1	-	ns
		V <sub>CC</sub> = 6.0 V	9	1	-	ns
h	hold time An to LE	see Figure 8				
		V <sub>CC</sub> = 2.0 V	30	3	-	ns
		V <sub>CC</sub> = 4.5 V	6	1	-	ns
		V <sub>CC</sub> = 6.0 V	5	1	-	ns
	power dissipation capacitance	$V_I = GND \text{ to } V_{CC}$	[1] -	57		pF

Product data sheet Rev. 03 — 11 November 2004 9 of 19

74HC137 **Philips Semiconductors** 

3-to-8 line decoder, demultiplexer with address latches; inverting

**Table 8: Dynamic characteristics** ...continued GND = 0 V;  $t_f = t_f = 6$  ns;  $C_L = 50$  pF.

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
T <sub>amb</sub> = -40	0 °C to +85 °C					
t <sub>PHL</sub> , t <sub>PLH</sub>	propagation delay An to $\overline{Y}$ n	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	225	ns
		V <sub>CC</sub> = 4.5 V	-	-	45	ns
		V <sub>CC</sub> = 6.0 V	-	-	38	ns
	propagation delay LE to Yn	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	-	240	ns
		V <sub>CC</sub> = 4.5 V	-	-	48	ns
		V <sub>CC</sub> = 6.0 V	-	-	41	ns
	propagation delay E1 to Yn	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	-	180	ns
		V <sub>CC</sub> = 4.5 V	-	-	36	ns
		V <sub>CC</sub> = 6.0 V	-	-	31	ns
	propagation delay E2 to $\overline{Y}$ n	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	180	ns
		V <sub>CC</sub> = 4.5 V	-	-	36	ns
		V <sub>CC</sub> = 6.0 V	-	-	31	ns
t <sub>THL</sub> , t <sub>TLH</sub>	output transition time	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	95	ns
		V <sub>CC</sub> = 4.5 V	-	-	19	ns
		V <sub>CC</sub> = 6.0 V	-	-	16	ns
t <sub>W</sub>	LE pulse width HIGH	see Figure 8				
		V <sub>CC</sub> = 2.0 V	65	-	-	ns
		V <sub>CC</sub> = 4.5 V	13	-	-	ns
		V <sub>CC</sub> = 6.0 V	11	-	-	ns
t <sub>su</sub>	set-up time An to LE	see Figure 8				
		V <sub>CC</sub> = 2.0 V	65	-	-	ns
		V <sub>CC</sub> = 4.5 V	13	-	-	ns
		V <sub>CC</sub> = 6.0 V	11	-	-	ns
t <sub>h</sub>	hold time An to LE	see Figure 8				
		V <sub>CC</sub> = 2.0 V	40	-	-	ns
		V <sub>CC</sub> = 4.5 V	8	-	-	ns
		V <sub>CC</sub> = 6.0 V	7	-	-	ns

9397 750 13804

© Koninklijke Philips Electronics N.V. 2004. All rights reserved.

Product data sheet

Philips Semiconductors 74HC137

3-to-8 line decoder, demultiplexer with address latches; inverting

 Table 8:
 Dynamic characteristics ...continued

 $GND = 0 \ V; \ t_r = t_f = 6 \ ns; \ C_L = 50 \ pF.$ 

Symbol	Parameter	Conditions	Min	Тур	Max	Unit
T <sub>amb</sub> = -40	) °C to +125 °C					
t <sub>PHL</sub> , t <sub>PLH</sub>	propagation delay An to $\overline{Y}$ n	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	270	ns
		V <sub>CC</sub> = 4.5 V	-	-	54	ns
		V <sub>CC</sub> = 6.0 V	-	-	46	ns
	propagation delay $\overline{\text{LE}}$ to $\overline{\text{Y}}$ n	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	-	285	ns
		V <sub>CC</sub> = 4.5 V	-	-	57	ns
		V <sub>CC</sub> = 6.0 V	-	-	48	ns
	propagation delay E1 to Yn	see Figure 7				
		V <sub>CC</sub> = 2.0 V	-	-	220	ns
		V <sub>CC</sub> = 4.5 V	-	-	44	ns
		V <sub>CC</sub> = 6.0 V	-	-	38	ns
	propagation delay E2 to $\overline{Y}$ n	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	220	ns
		V <sub>CC</sub> = 4.5 V	-	-	44	ns
		V <sub>CC</sub> = 6.0 V	-	-	38	ns
THL, tTLH	output transition time	see Figure 6				
		V <sub>CC</sub> = 2.0 V	-	-	110	ns
		V <sub>CC</sub> = 4.5 V	-	-	22	ns
		V <sub>CC</sub> = 6.0 V	-	-	19	ns
W	LE pulse width HIGH	see Figure 8				
		V <sub>CC</sub> = 2.0 V	-	-	75	ns
		V <sub>CC</sub> = 4.5 V	-	-	15	ns
		V <sub>CC</sub> = 6.0 V	-	-	13	ns
su	set-up time An to LE	see Figure 8				
		V <sub>CC</sub> = 2.0 V	-	-	75	ns
		V <sub>CC</sub> = 4.5 V	-	-	15	ns
		V <sub>CC</sub> = 6.0 V	-	-	13	ns
h	hold time An to LE	see Figure 8				
		V <sub>CC</sub> = 2.0 V	-	-	45	ns
		V <sub>CC</sub> = 4.5 V	-	-	9	ns
		V <sub>CC</sub> = 6.0 V	-	_	8	ns

<sup>[1]</sup>  $\;\;$  C  $_{PD}$  is used to determine the dynamic power dissipation (P  $_{D}$  in  $\mu W).$ 

9397 750 13804 Product data sheet © Koninklijke Philips Electronics N.V. 2004. All rights reserved.

 $P_D = C_{PD} \times V_{CC}{}^2 \times f_i \times N + \Sigma (C_L \times V_{CC}{}^2 \times f_o)$  where:

 $f_i$  = input frequency in MHz;

 $f_o$  = output frequency in MHz;

 $C_L$  = output load capacitance in pF;

 $V_{CC}$  = supply voltage in V;

N = number of inputs switching;

 $<sup>\</sup>Sigma(C_L \times V_{CC}^2 \times f_o)$  = sum of outputs.