ΠΡΟΗΓΜΕΝΗ ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 2012 - 2013

ΚΑΘ. ΑΝΤΩΝΗΣ ΠΑΣΧΑΛΗΣ

ΥΛΟΠΟΙΗΣΗ RISC ΕΠΕΞΕΡΓΑΣΤΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ MIPS R2000 ΜΕ ΕΝΣΩΜΑΤΩΜΕΝΕΣ ΜΕΘΟΔΟΥΣ ΔΟΚΙΜΗΣ ΣΤΟ ΥΛΙΚΟ ΚΑΙ ΤΟ ΛΟΓΙΣΜΙΚΟ (BIST / SBST)

ΕΠΩΝΥΜΟ: Κουσκουμβεκάκης

ΟΝΟΜΑ: Ηλίας

M.M.: 210

ΕΠΩΝΥΜΟ: Στεργίου

ΟΝΟΜΑ: Παναγιώτης

M.M.: 200

ΙΟΥΛΙΟΣ 2013

Περιεχόμενα

| 1. Εισαγωγή | 5 |
|--|----|
| 1.1 Διατύπωση του προβλήματος | 5 |
| 1.2 Μεθοδολογία | 7 |
| 1.3 Καταμερισμός εργασίας | 8 |
| 2. Τεχνική Περιγραφή | 9 |
| Instruction Memory: | 9 |
| Data Memory: | 9 |
| Control Unit: | 9 |
| Datapath: | 9 |
| 2.1 Τεχνική περιγραφή όλων των entities του επεξεργαστή | 10 |
| Datapath Registers | 10 |
| Extend Immediate | 12 |
| Register File | 12 |
| Register Write Multiplexer | 14 |
| Data Memory Control | 16 |
| NPC Incrementer. | 19 |
| NPC PSD. | 20 |
| NPC Shifter | 21 |
| NPC Adder | 21 |
| NPC Selector | 22 |
| NPC Multiplexer | 24 |
| ALU Top | 25 |
| ALU Multiplier | 29 |
| ALU Shifter | 31 |
| ALU Multiplexer | 32 |
| 2.2 Τεχνική περιγραφή του multiplier BIST / SBST | 34 |
| LFSR | 34 |
| Counter | 37 |
| ATPG | 39 |
| MISR + Comparator | 42 |
| Control | 45 |
| 2.3 Τεχνική περιγραφή της διόδου δεδομένων (datapath) | 50 |
| 2.4 Τεχνική περιγραφή της μονάδας ελέγχου (control unit) | 59 |
| Συνδυαστική μονάδα | 59 |
| Σύγχρονη ακολουθιακή μονάδα | 80 |
| 2.5 Τεχνική περιγραφή των μνημών | 88 |
| Μνήμη εντολών | 88 |

| Μνήμη δεδομένων | 91 |
|--|-----|
| 2.6 Τεχνική περιγραφή όλου του επεξεργαστή (processor) | 93 |
| 3. Προσομοίωση | 99 |
| 3.1 Μεθοδολογία προσομοίωσης (Behavioral & PAR) | 99 |
| 3.2 Προσομοίωση των επιμέρους πιο σημαντικών entities | 99 |
| 3.3 Προσομοίωση ολόκληρου του επεξεργαστή | 102 |
| 4. Αποτελέσματα Υλοποίησης | 107 |
| 4.1 Στατιστικά στοιχεία | 107 |
| 4.2 Προσδιορισμός του critical path | 109 |
| 4.3 Συμπεράσματα για τις διάφορες τεχνικές ΒΙST/SΒΙST που υλοποιήθηκαν | 111 |

1. Εισαγωγή

1.1 Διατύπωση του προβλήματος

Στην παρούσα εργασία υλοποιήσαμε έναν επεξεργαστή MIPS των 32 bit ο οποίος υποστηρίζει το σύνολο εντολών του ιστορικού επεξεργαστή MIPS R2000. Κάθε εντολή εκτελείται σε 3 ή περισσότερους κύκλους ρολογιού χωρίς να υποστηρίζεται η διοχέτευση (pipeline) των εντολών μεταξύ των διαφορετικών σταδίων. Όλες οι λειτουργίες του επεξεργαστή ενορχηστρώνονται κατά τη διάρκεια των κύκλων εκτέλεσης της κάθε εντολής από τη μονάδα ελέγχου η οποία παράγει τα κατάλληλα σήματα συγχρονισμού των μονάδων που απαρτίζουν τον επεξεργαστή.

Οι εντολές φορτώνονται από μια μνήμη εντολών μεγέθους 64KBits η οποία μπορεί να φορτωθεί με 2K εντολές. Για την επεξεργασία και αποθήκευση των δεδομένων χρησιμοποιείται ένα αρχείο 32 καταχωρητών, γενικής χρήσης, των 32 bits και μια μνήμη εντολών χωρητικότηας 2K λέξεων των 32 bits (συνολικά 64KBits).

Η μονάδα εκτέλεσης αριθμητικών και λογικών πράξεων (ALU) υποστηρίζει όλες τις γνωστές πράξεις μεταξύ ακεραίων αριθμών συμπεριλαμβανομένης και της πράξης του πολλαπλασιασμού χρησιμοποιώντας είτε διοχετευμένο πολλαπλασιαστή είτε κανονικό. Η επιλογή της μορφής του πολλαπλασιαστή γίνεται εύκολα από μια generic παράμετρο. Η μονάδα αυτή έχει επίσης τη δυνατότητα να εκτελέσει έλεγχο ορθής λειτουργίας της μονάδας του πολλαπλασιαστή χρησιμοποιόντας 3 τεχνικές ενσωματωμένης αυτοδοκιμής (BIST). Οι τεχνικές αυτές είναι οι LFSR, Deterministic (Counter) και ATPG.

Για την σχεδίαση και υλοποίηση του επεξεργαστή χρησιμοποιήθηκαν τα εργαλεία της Xilinx (ISE 14.5) καθώς και ο εξαιρετικός VHDL editor Sigasi. Για την επαλήθευση της ορθής λειτουργίας του επεξεργαστή χρησιμοποιήσαμε τον ενσωματωμένο στο ISE simulator (Isim). Τέλος υλοποιήσαμε μερικά προγράμματα σε assembly τα οποία φορτώσαμε και εκτελέσαμε στον επεξεργαστή με επιτυχία. Για την αρχικοποίηση της μνήμης δεδομένων δημιουργήσαμε software σε C το οποίο καλείται από δικό μας Makefile και αναλαμβάνει το γέμισμα της μνήμης εντολών με machine code. Η μετατροπή της assembly σε machine code έγινε χρησιμοποιόντας τα GNU Binutils (as, ld) μεταγλωτισμένα για την αρχιτεκτονική MIPS (cross-compiled).

Σύνολο εντολών που υλοποιούνται

| Εντολή | Αριθμός κύκλων Περιγραφή | |
|--------|--------------------------|-------------------------|
| | | |
| LW | 5 | Load Word |
| LH | 5 | Load Half Word |
| LHU | 5 | Load Half Word Unsigned |
| LB | 5 | Load Byte |
| LBU | 5 | Load Byte Unsigned |
| SW | 4 | Store Word |
| SH | 4 | Store Half Word |
| SB | 4 | Store Byte |
| | | |
| ADDI | 4 | Add Immediate |
| ADDIU | 4 | Add Immediate Unsigned |
| ANDI | 4 | And Immediate |

| ORI | 4 | Or Immediate |
|-------|----------------------|------------------------------------|
| XORI | 4 | Xor Immediate |
| | | |
| ADD | 4 | Add |
| ADDU | 4 | Add Unsigned |
| SUB | 4 | Subtract |
| SUBU | 4 | Subtract Unsigned |
| AND | 4 | And |
| OR | 4 | Or |
| NOR | 4 | Nor |
| XOR | 4 | Xor |
| | | |
| | 8 (pipelined) or 5 (| Multiply |
| MULT | normal) | 1 3 |
| MFHI | 2 | Move from Hi |
| MFLO | 2 | Move from Lo |
| MTHI | 3 | Move to Hi |
| MTLO | 3 | Move to Lo |
| | | |
| SLL | 4 | Shift Left Logical |
| SRL | 4 | Shift Right Logical |
| SRA | 4 | Shift Right Arithmetic |
| Sitti | · · | Sinit right rithinois |
| SLLV | 4 | Shift Left Logical Variable |
| SRLV | 4 | Shift Right Logical Variable |
| SRAV | 4 | Shift Right Arithmetic Variable |
| Sidiv | • | Similar Regime Particular Variable |
| LUI | 4 | Load Upper Immediate |
| LUI | · · | Loud oppor miniculate |
| SLTI | 4 | Set Less Than Immediate |
| SLTIU | 4 | Set Less Than Immediate Unsigned |
| 22110 | · | 200 E oss Than Inniverse Chargine |
| SLT | 4 | Set Less Than |
| SLTU | 4 | Set Less Than Unsigned |
| BETC | · · | Set Less Than Onsigned |
| BEQ | 4 | Branch on Equal |
| BNE | 4 | Branch on Not Equal |
| BLEZ | 4 | Branch on Less than Equal Zero |
| BGTZ | 4 | Branch on Greater than Zero |
| BLTZ | 4 | Branch on Less than Zero |
| BGEZ | 4 | Branch on Greater than Equal Zero |
| DULL | ı | Dianon on Greater than Equal 2010 |
| JR | 3 | Jump Regiter |
| JALR | 3 | Jump And Link Register |
| J | 3 | Jump Jump |
| JAL | 3 | Jump And Link |
| JAL | J | Julip Alia Lilik |
| TEST | | Test Multiplier with BIST methods |
| TEST | - | rest Multiplier with DIST methods |
| | | |

1.2 Μεθοδολογία

Κατά τη σχεδίαση και υλοποίηση του έργου προσπαθήσαμε να εφαρμόσουμε τις ακόλουθες τρείς αρχές: Απλότητα, Ορθότητα και Βελτιστοποίηση στο τέλος. Η κάθε μια από αυτές τις αρχές θεωρούμε οτι είναι εξίσου σημαντική και η σωστή εφαρμογή της καθεμιάς βοηθάει στην επίτευξη της προηγούμενης.

Για παράδειγμα η συγγραφή απλού και καθαρού κώδικα VHDL βοηθάει πάρα πολύ όλους όσους εμπλέκονται με το project και μας επιτρέπει να κατανοούμε σε βάθος τη λειτουργία του χωρίς την ανάγκη για συνεχείς διευκρινήσεις μεταξύ μας. Επίσης οποιεσδήποτε μελλοντικές αλλαγές χρειάζονται είναι πολύ πιθανό να γίνουν εύκολα και χωρίς πολύ κόπο.

Η ορθότητα του σχεδίου είναι άμεσα συνεδεμένη με την απλότητα του. Ώς γνωστόν είναι πολύ εύκολο κάποιος να γράψει κώδικα VHDL ο οποίος θα παράγει διαφορετικά αποτελέσματα στη σύνθεση από την προσομοίωση. Η συγγραφή απλού και με συγκεκριμένο τρόπο κώδικα βοηθάει τον Synthesizer να παράξει σωστό και χωρίς προβλήματα κύκλωμα οι αποκρίσεις και τα αποτελέσματα του οποίου θα συμβαδίζουν άμεσα με αυτό που προσομοιώνουμε. Συνέπεια αυτού είναι οτι στο τέλος τόσο η functional όσο και η timing (par) προσομοιώσεις έχουν μεγάλη πιθανότητα να συμβαδίζουν ώστε να μη χρειαστεί κάποια παρέμβαση στον κώδικα για να επαληθευτεί η λειτουργία του σχεδίου και να εξασφαλιστεί οτι θα λειτουργήσει ορθά μέσα στο FPGA. Αυτό ακριβώς συνέβει και στην περίπτωση μας όπου για να λειτουργήσει ορθά η timing προσομοίωση χρειάστηκε να κάνουμε αλλαγή σε μόλις μια γραμμή κώδικα από όλο το σχέδιο των χιλιάδων γραμμών. Αυτή η λάθος γραμμή δε μας πήρε πάνω από 1 ώρα για να την ανιχνέυσουμε και να την διορθώσουμε.

Με δεδομένο οτι έχουμε ένα πλήρως ορθό και λειτουργικό σχέδιο το οποίο περνάει με επιτυχία τις timing (par) προσομοιώσεις, μπορούμε να ασχοληθούμε με τη βελτιστοποίηση του παρατηρώντας με ιδιαίτερη προσοχή τα αποτελέσματα των καθυστερήσεων των μονάδων στο γνωστό static timing report που παράγουν τα εργαλεία σύνθεσης και υλοποίησης του σχεδίου. Μερικές από τις αλλαγές βελτιστοποίησης που κάναμε είναι η τοποθέτηση registers σε επιλεγμένες λειτουργικές μονάδες. Οι πιο σημαντικές από αυτές ήταν η μονάδα control combinational και η μονάδα του πολλαπλασιαστή όπου επιλέχθηκε η χρήση ενός pipelined πολλαπλασιαστή.

Αφού σιγουρευτήκαμε οτι ο επεξεργαστής μπορεί και εκτελεί σωστά και με τον ταχύτερο δυνατό τρόπο όλες τις υποστηριζόμενες εντολές, η προσοχή μας στράφηκε στις τεχνικές δοκιμαστικότητας του πολλαπλασιαστή όπως είναι η LFSR, η Deterministic Counter και η ATPG. Όλες οι τεχνικές αυτές υλοποιήθηκαν τόσο στο hardware (BIST) όσο και σε software (SBST). Η δοκιμαστικότητα των επιμέρους μονάδων είναι πολύ σημαντική ιδιαίτερα στην εποχή που ζούμε με τα περισσότερα σχέδια να είναι εξαιρετικά μεγάλου μεγέθους και πολυπλοκότητας. Η υλοποποίηση και η δοκιμή των παραπάνω τεχνικών μας επέτρεψε να εξοικοιωθούμε με την εφαρμογή δοκιμαστικότητας σε μονάδες τους σχεδίου μας και να μπορούμε πλέον να τις εφαρμόσουμε σε οποιοδήποτε μελλοντικό σχέδιο. Αυτό θα μας επιτρέπει να έχουμε γρήγορα και άμεσα μια εικόνα για τον αν η μονάδα στην οποία εφαρμόζονται λειτουργεί ορθα ή λανθασμένα κατά οποιοδήποτε τρόπο ή αιτία ακόμα και τη στιγμή που το σύστημα που περιέχει τη μονάδα είναι σε λειτουργία.

1.3 Καταμερισμός εργασίας

Για την ολοκλήρωση της παρούσας εργασίας έγινε καταμερισμός των απαραίτητων εργασιών ώστε να πετύχουμε ένα ποιοτικό αποτέλεσμα σε εύλογο χρονικό διάστημα. Αν και στην αρχή ο καθένας μας ανέλαβε συγκεκριμένες μονάδες προς υλοποίηση και δοκιμή, στην πορεία ο καταμερισμός άλλαξε δυναμικά, ιδιαίτερα στη φάση των δοκιμών και της επαλήθευσης ορθής λειτουργίας όπου και οι δύο μας βρεθήκαμε να κάνουμε αλλαγές σε κομμάτια που αρχικά δεν είχαμε συμμετοχή. Επίσης προσπαθήσαμε να αναλάβει ο καθένας μας κομμάτια ανάλογα με την προηγούμενη εμπειρία του από αντίστοιχα μαθήματα και εργασίες στο μεταπτυχιακό που ακολουθούμε. Παρακάτω παραθέτουμε έναν ενδεικτικό πίνακα του καταμερισμού των εργασιών μεταξύ μας.

| Ηλίας Κ. | Παναγιώτης Σ. |
|---|-------------------------------------|
| | |
| Design Implementatio | on an Simulation |
| Control FSM | СРИ Тор |
| Control Combinational | Instruction and Data Memory |
| Datapath (Top and Registers) | Control Combinational |
| Register Multiplexer | Register File |
| NPC (Selector and Mux) | Extend Immediate |
| DM Control | NPC (Increment, PSD, SL2, Adder) |
| ALU Mult (Top, Control, Unit, MISR, Comparator) | ALU Top, Shifter, Multiplexer |
| | ALU Mult (LFSR, Counter, ATPG) |
| | |
| Softwar | re |
| | |
| full.s, simple.s | matrix.s, lfsr.s, counter.s, atpg.s |
| Assembly to BRAM Toolchain | |
| | |

2. Τεχνική Περιγραφή

Κατά την υλοποίηση του ζητούμενου επεξεργαστή χρειάστηκε να δημιουργηθούν πολλές και διαφορετικές μονάδες οι οποίες συνδυαστικά επιτυγχάνουν την εκτέλεση όλων των υποστηριζόμενων εντολών. Μπορούμε να χωρίσουμε όλες αυτές τις μονάδες στις εξής κατηγορίες:

Instruction Memory:

Η μνήμη εντολών είναι υλοποιημένη χρησιμοποιώντας και ενώνοντας σειριακά 4 BRAMs των 16KBit (2K x 8) η καθεμία για συνολικό μέγεθος 64 KBits.

Data Memory:

Η μνήμη δεδομένων είναι υλοποιημένη χρησιμοποιώντας και ενώνοντας παράλληλα 4 BRAMs των 16KBit (2K x 8) η καθεμία για συνολικό μέγεθος 64 KBits.

Control Unit:

Η μονάδα ελέγχου είναι υλοποιημένη σε δύο ξεχωριστά τμήματα, ένα συνδυαστικό και ένα ακολουθιακό. Είναι υπεύθυνη για τη δημιουργία όλων τον σημάτων ελέγχου και συγχρονισμού των υπολοίπων μονάδων.

Datapath:

Περιλαμβάνει όλες τις λειτουργικές μονάδες, ο συνδυασμός και συγχρονισμός των οποιών επιτρέπει την εκτέλεση της κάθε εντολής ξεχωριστά σε 3 η περισσότερους κύκλους. Περιλαμβάνει επίσης και τη μονάδα ALU η οποία είναι υπεύθυνη για την εκτέλεση όλων των αριθμητικών και λογικών πράξεων. Για την περίπτωση της πράξης του πολλαπλασιασμού υποστηρίζεται η ενσωματωμένη αυτοδοκιμή του πολλαπλασιαστή με φόρτωση διανυσμάτων ανάλογα τη μέθοδο (LFSR, Deterministic Counter, ATPG) και ελέγχου των αποτελεσμάτων.

2.1 Τεχνική περιγραφή όλων των entities του επεξεργαστή

Datapath Registers


Γενική περιγραφή


Η δίοδος δεδομένων περιέχει αρκετούς καταχωρητές οι οποίοι είναι υπεύθυνη για την προσωρινή αποθήκευση των δεδομένων μεταξύ των διαφόρων σταδίων εκτέλεσης κάθε εντολής που υλοποιείται. Οι καταχωρητές αυτοί είναι οι εξής:

| Очоµа | Μέγεθος (Bits) | Σήμα Εγγραφής | Είσοδος | Έξοδος | Περιγραφή |
|--------|-------------------|------------------|-----------------|--------------------------------|------------------------------|
| PC | 32 | PC Write | NPC Mux | NPC Inc, P | Program Counter |
| NPC | 32 | - | NPC Inc | NPC Mux, | Next Program |
| | | | | NPC Adder | Counter |
| P | 4 | - | PC | PSD | PC 4 MSBs |
| D | 32 | - | P | NPC Mux | NPC for J, JAL |
| A | 32 | - | Register File | ALU Mux, NPC Mux | RF Porta A |
| В | 32 | - | Register File | ALU Mux, MDRIN | RF Port B |
| I | 32 | - | Extend Immed | ALU Mux, NPC Shift | Immediate extended to 32bits |
| M | 32 | - | NPC Adder | NPC Mux | NPC for Branches |
| S | 5 | - | IR | ALU | Shift amount |
| ALUOUT | 32 | - | ALU | DM Control, RF Mux | ALU result |
| HI | 32 | HI Write | ALU | RF Mux | ALU Mult MSB result |
| LO | 32 | LO Write | ALU | RF Mux | ALU Mult LSB result |
| FLAGS | 4 | - | ALU | NPC Select, Debug Output | Zero, Negative, Overfolow |
| MDRIN | 32 | - | В | DM Control | DM word to store |
| MAR | 32 | MAR Write | ALU | DM Control | DM Address |
| ERR | 1 | - | DM Control | Debug Output | DM Alignment Error |
| | | | | | |

Όλοι οι καταχωρητές αυτοί είναι υλοποιημένοι σε δύο μονάδες (reg, reg_we) με την ίδια περιγραφή συμπεριφοράς ανεξαρτήτως του μεγέθους τους χρησιμοποιώντας μια generic παράμετρου (W) που ορίζει το μέγεθος αυτό. Επίσης αν ο καταχωρητής χρειάζεται κάποιο σήμα ενεργοποίησης εγγραφής (Write Enable) τότε πρέπει να χρησιμοποιηθεί η μονάδα reg_we ενώ αν δε το χρειάζεται χρησιμοποιείται η μονάδα reg. Η περιγραφή συμπεριφοράς για να γίνει inference του καταχωρητή είναι και στις δύο περιπτώσεις πολύ απλή και φαίνεται παρακάτω.

Block Διάγραμμα





VHDL Κώδικας


```
library ieee;
use ieee.std_logic_1164.all;
entity reg_we is
                         : integer := 32);
    generic ( W
                        : in std_logic;
: in std_logic;
           clk
    port(
            rst
            we
                        : in std_logic;
            data_in
                        : in std logic vector(W - 1 downto 0);
            data_out
                        : out std logic vector(W - 1 downto 0));
end reg we;
architecture Behavioral of reg we is
begin
    process(clk, rst)
    begin
        if(rst = '1') then
            data out <= (others => '0');
        elsif(clk'event and clk = '1') then
            if (we = '1') then
                data out <= data in;</pre>
            end if;
        end if;
    end process;
end Behavioral;
```

Extend Immediate

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα είναι υπεύθυνη για την επέκταση προσήμου ή μηδενός στις εντολές immediate ανάλογα με την τιμή του σήματος ελέγχου SorZ. Δέχεται σαν είσοδο τα 16 λιγότερα σημαντικά ψηφία (LSBs) της εντολής immediate και δημιουργεί μια 32 bit έξοδο που έχει για LSBs τα προαναφερθέντα ενώ τα MSBs έχουν είτε την τιμή 0 αν το σήμα ελέγχου SorZ είναι 0, είτε την τιμή του προσήμου (MSB) της εισόδου των 16 bits αν το σήμα ελέγχου είναι 1.

Block διάγραμμα



VHDL κώδικας

```
library ieee;
use ieee.std logic 1164.all;
entity extend immediate is
            data in     : in std logic vector(15 downto 0);
    port(
            SorZ
                        : in std logic;
            data out
                       : out std logic vector(31 downto 0));
end extend immediate;
architecture Structural of extend immediate is
begin
    data out (15 downto 0)
                            <= data in;
    data out (31 downto 16)
                           <= (others => (data in(15) and SorZ));
end Structural;
```

Register File

Γενική περιγραφή


Το αρχείο καταχωρητών περιέχει 32 καταχωρητές γενικής χρήσης των 32 bits ο καθένας. Ο πρώτος από αυτός (R0) έχει μονίμως την τιμή 0 καθώς δε μπορέι να γίνει εγγραφή σε αυτόν. Για την υλοποίηση χρησιμοποιήθηκε περιγραφή συμπεριφοράς η οποία κάνει inference μια κατανεμημένη σε LUTs μνήμη (distributed ram). Εναλλακτικά θα μπορούσαμε να επιλέξουμε να γίνεται inference μιας κανονικής block ram (BRAM) απλά τοποθετώντας τις δηλώσεις εξόδου μέσα στην ακολουθιακή διεργασία (clocked process). Δεν επιλέξαμε να το κάνουμε γιατί θεωρήσαμε πως λόγω του μεγέθους του αρχείου καταχωρητών (32 x 32 = 1KBits) θα ήταν προτιμότερο να μη σπαταλήσουμε μια ολόκληρη BRAM μεγέθους 16 + 2 Kbytes αλλά ανταυτού να χρησιμοποιήσουμε κάποια από τα πολλά διαθέσιμα slices του FPGA. Εάν το σχέδιο μας ήταν

μεγαλύτερο και είχαμε θέμα χώρου ενώ παράλληλα δε μας ένοιαζαν τόσο οι BRAMs, επειδή π.χ χρησιμοποιούσαμε εξωτερική μνήμη SRAM ή SDRAM (DDR) εντολών και δεδομένων, το αντίθετο θα ήταν προτιμότερο.

Τα σήματα ελέγχου που δέχεται η μονάδα είναι τα εξής:

| Όνομα | Περιγραφή |
|-----------|---|
| | |
| RegWrite | Σήμα ενεργοποίησης εγγραφής |
| RegImmNot | Επιλογή καταχωρητή εγγραφής ανάλογα την εντολή (Register ή Immediate) |
| RTZero | Θέτει ως δεύτερο καταχωρητή ανάγνωσης τον R0 |
| | |

Block διάγραμμα



```
library ieee;
use ieee.std_logic 1164.all;
use ieee.numeric std.all;
entity rf 32x32 is
                       : in std logic;
   port(
           clk
           rst
                      : in std logic;
           RegWrite
                      : in std logic;
           RegImmNot : in std logic;
           RTZero
                       : in std logic;
                       : in std logic vector (4 downto 0);
           rs
           rt
                       : in std logic vector(4 downto 0);
                       : in std logic vector(4 downto 0);
           dataW in : in std logic vector(31 downto 0);
           dataA out : out std logic vector(31 downto 0);
           dataB out
                     : out std_logic_vector(31 downto 0));
end rf_32x32;
```

```
architecture Behavioral of rf 32x32 is
    type ram distr is array (0 to 31) of std logic vector(31 downto 0);
    signal regfile : ram distr := (others => (others=>'0'));
    signal rd_a : std_logic_vector(4 downto 0);
    signal rs a
                   : std logic vector(4 downto 0);
    signal rt a : std logic vector(4 downto 0);
begin
            <= rd when RegImmNot = '1' else rt;</pre>
    rd a
    rs a
            <= rs;
            <= (others => '0') when RTZero = '1' else rt;
    rt a
    process(clk, rst, RegWrite, rd a, rs a, rt a, dataW in, regfile)
    begin
        if (rst = '1') then
            dataA out <= (others => '0');
            dataB out <= (others => '0');
        else
             -- Single Port Write (Synchronous)
            if(rising edge(clk))then
                if (RegWrite = '1' and rd a /= "00000") then
                    regfile(to integer(unsigned(rd a))) <= dataW in;</pre>
                end if;
            end if;
            -- Dual Port Read (Asynchronous, infers distributed ram)
            dataA out <= regfile(to integer(unsigned(rs a)));</pre>
            dataB out <= regfile(to integer(unsigned(rt a)));</pre>
        end if;
    end process;
end Behavioral;
```


Register Write Multiplexer

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα υλοποιεί έναν πολυπλέκτη 5 πρός 1 εύρους 32 bit ο οποίος έχει σαν έξοδο μια από τις 5 εισόδους ανάλογα με τη τιμή των σημάτων ελέγχου που δέχεται από τη μονάδα ελέγχου. Οι είσοδοι αυτοί είναι οι καταχωρητές NPC, ALUOUT, HI και LO οι οποίοι περιγράφτηκαν σε προηγούμενη ενότητα καθώς και η λέξη που πιθανώς φορτώθηκε από τη μνήμη δεδομένων εαν εκτελείται εντελή φόρτωσης δεδομένων. Η έξοδος οδηγείται στο αρχέιο καταχωρητών πρός εγγραφή εφόσον η λειτουργία της εντολής απαιτεί εγγραφή σε κάποιον από αυτούς. Τα σήματα ελέγχου φαίνονται παρακάτω.

| Όνομα | Περιγραφή |
|---------|---|
| | |
| Link | Εντολές που κάνουν "Link" όπως οι JAL και JALR |
| DMorALU | Εντολές φόρτωσης δεδομένων όπως οι LW, LH, LHU, LB, και LBU |
| MF | Εντολές αποθήκευσης της τιμής των καταχωρητών ΗΙ ή LO |
| HIorLO | Επιλογή του καταχωρητή ΗΙ ή LO |
| | |

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
entity rf mux is
    port(
            data alu in : in std logic vector(31 downto 0);
            data dm in : in std logic vector (31 downto 0);
            data npc in : in std logic vector(31 downto 0);
            data mlo in : in std logic vector(31 downto 0);
            data mhi in : in std logic vector(31 downto 0);
                       : in std logic;
            Link
                        : in std logic;
            {\tt DMorALU}
                        : in std logic;
                        : in std logic;
            HIOrLO
                       : out std logic vector(31 downto 0));
            data out
end rf mux;
architecture Behavioral of rf mux is
begin
    process (Link, DMorALU, MF, HIorLO, data alu in, data dm in, data mhi in,
data mlo in, data npc in)
    begin
        if(Link = '0' and MF = '0' and DMorALU = '0') then
                                                                  -- Write
register from ALU
            data out <= data_alu_in;</pre>
        elsif(Link = '0' and MF = '0' and DMorALU = '1') then
                                                                  -- Write
register from DM
            data_out <= data_dm_in;</pre>
        elsif(Link = '0' and MF = '1' and HIorLO = '1') then
                                                                  -- Write
register from HI
            data_out <= data_mhi_in;</pre>
        elsif(Link = '0' and MF = '1' and HIorLO = '0') then
                                                                  -- Write
register from LO
            data out <= data mlo in;</pre>
        elsif(Link = '1') then
                                                                  -- Write
register from NPC
            data_out <= data_npc_in;</pre>
        else
```

```
data_out <= (others => '-');
  end if;
  end process;
end Behavioral;
```

Data Memory Control


Γενική περιγραφή

Η συνδυαστική αυτή μονάδα είναι υπεύθυνη για τη φόρτωση ή αποθήκευση μιας λέξης από / πρός τη μνήμη δεδομένων. Η υλοποίηση της περιλαμβάνει τρία κομμάτια τα οποία είναι υπεύθυνα για τον έλεγχο ευθυγράμμισης, τον καθορισμό του μήκους της λέξης και την φόρτωση ή αποθήκευση αυτής.

Το πρώτο κομμάτι που αφορά τον έλεγχο ευθυγράμμισης ελέγχει τον τύπο της εντολής από το σήμα DMWT (Date Memory Word Type) των 3bits καθώς και τα 2 LSBs της διεύθυνσης. Εαν αυτά δε συμβαδίζουν τότε το σήμα εξόδου Error αποκτά τη λογική τιμή 1. Αυτό συμβαίνει είτε όταν έχουμε εντολή πλήρους λέξης (LW, SW) και τα LSBs της διεύθυνσης δεν είναι 00 είτε όταν έχουμε εντολή μισής λέξης (LH, LHU, SH) και τα LSBs είναι 01 ή 11.

Το επόμενο κομμάτι φροντίζει για τον καθορισμό του μήκους της λέξης που πρόκειται να φορτωθεί ή αποθηκευτεί ανάλογα με τον τύπο της εντολής και τα 2 LSBs της διεύθυνσης. Επίσης θέτει τα κατάλληλα σήματα ενεργοποίησης εγγραφής της μνήμης ώστε να μην αλλάξουν στη μνήμη bytes που δεν πρέπει με βάση πάλι τον τύπο της εντολής και τα LSBs της διεύθυνσης.

Το τρίτο κομμάτι είναι πολύ απλό και απλά κάνει την φόρτωση ή την αποθήκευση της λέξης που καθορίστηκε στο προηγούμενο κομμάτι κώδικα. Όπως είναι ανεμενόμενο εαν το σήμα ελέγχου DMD we είναι 0 εκτελεί ανάγνωση ενώ αν είναι 1 εκτελεί εγγραφή.



```
library ieee;
use ieee.std_logic_1164.all;
entity dm_control is
             port( data_mdr_in
             DMWT
                               : in std_logic_vector(2 downto 0);
             DMD we
                               : in std logic;
             Error : out std_logic_vector(0 downto 0);
data_mdr_out : out std_logic_vector(31 downto 0);
data_dma_out : out std_logic_vector(31 downto 0);
data_we_out : out std_logic_vector(3 downto 0);
data_dmd_out : out std_logic_vector(3 downto 0);
data_dmd_out : out std_logic_vector(31 downto 0));
end dm control;
architecture Behavioral of dm control is
    signal lsbits
                         : std logic vector(1 downto 0);
    signal data read : std logic vector(31 downto 0);
    signal data write : std logic vector(31 downto 0);
    signal data we : std logic vector(3 downto 0);
    signal data_error : std logic;
begin
                  <= data mar in(1 downto 0);</pre>
    Error(0)
                  <= data error;</pre>
    process(DMWT, lsbits, data_mar_in)
    begin
         -- Check address alignment
         if(DMWT(2) = '1' and lsbits /= "00") then
Unaligned LW, SW
             data dma out
                                <= (others => '0');
                                <= '1';
             data error
         \operatorname{elsif}(\operatorname{DMWT}(1) = '1' \text{ and (lsbits} = "01" \text{ or lsbits} = "11")) then
Unaligned LH, LHU, SH
             data dma out
                                <= (others => '0');
                                <= '1';
              data error
         else
             data dma out
                                <= data mar in;</pre>
             data error <= '0';
LB, LBU, SB and All aligned LW, SW, LH, LHU, SH
         end if;
    end process;
    process(DMWT, lsbits, data dmd in, data mdr in, data we)
    begin
         data read <= (others => '-');
         data write <= (others => '-');
                      <= "0000";
         data we
         -- Read or write the correct bytes
         if(DMWT(2) = '1') then
                                         -- LW, SW
             data read <= data dmd in;</pre>
```

```
data_write <= data_mdr_in;
            data_we <= "1111";
        elsif(DM\overline{W}T(1) = '1') then
                                     -- LH, LHU, SH
            if(lsbits = "00") then
                data read(15 downto 0)
                                             <= data dmd in(15 downto 0);</pre>
                data read(31 downto 16)
                                            <= (others => (data dmd in(15) and
DMWT(0));
                data write(15 downto 0) <= data mdr in(15 downto 0);</pre>
                data write (31 downto 16)
                                             <= (others => (data mdr in(15) and
DMWT(0));
                                             <= "0011";
                data we
            elsif(lsbits = "10") then
                data read(15 downto 0)
                                             <= data dmd in(31 downto 16);</pre>
                data read (31 downto 16)
                                             <= (others => (data dmd in(31) and
DMWT(0));
                data write (15 downto 0)
                                             <= data mdr in(31 downto 16);</pre>
                data write (31 downto 16)
                                             <= (others => (data mdr in(31) and
DMWT(0));
                                             <= "1100";
                data we
            end if;
        elsif(DMWT(1) = '0') then -- LB, LBU, SB
            if(lsbits = "00") then
                data read(7 downto 0) <= data dmd in(7 downto 0);</pre>
                data read(31 downto 8) <= (others => (data dmd in(7) and
DMWT(0));
                data write(7 downto 0) <= data mdr in(7 downto 0);</pre>
                data write(31 downto 8) <= (others => '0');
                                         <= "0001";
                data we
            elsif(lsbits = "01") then
                data read(7 downto 0)
                                       <= data dmd in(15 downto 8);</pre>
                data read(31 downto 8) <= (others => (data dmd in(15) and
DMWT(0));
                data write(7 downto 0) <= (others => '0');
                data write(15 downto 8) <= data mdr in(7 downto 0);</pre>
                data write(31 downto 16) <= (others => '0');
                                         <= "0010";
                data we
            elsif(lsbits = "10") then
                data read(7 downto 0)
                                         <= data dmd in(23 downto 16);</pre>
                data read(31 downto 8) <= (others => (data dmd in(23) and
DMWT(0));
                data write(15 downto 0) <= (others => '0');
                data_write(23 downto 16) <= data_mdr_in(7 downto 0);</pre>
                data_write(31 downto 24) <= (others => '0');
                                          <= "0100";
                data we
            elsif(lsbits = "11") then
                data read(7 downto 0)
                                        <= data dmd in(31 downto 24);</pre>
                data read(31 downto 8) <= (others => (data dmd in(31) and
DMWT(0));
                data write(23 downto 0) <= (others => '0');
                data write(31 downto 24) <= data mdr in(7 downto 0);</pre>
                data we
                                         <= "1000";
            end if;
        end if;
    end process;
```


```
process(DMD we, data write, data read, data we, data error)
    begin
        -- Load or store the data (do nothing on error error)
        if(DMD we = '1' and data error = '0') then
            data we out <= data we;
            data_dmd out
                             <= data_write;</pre>
            data_dmd_out <= data_write;
data_mdr_out <= (others => '-');
        elsif(DMD we = '0' and data error = '0') then
            data_we_out      <= (others => '0');
data_dmd_out      <= (others => '-');
             data mdr out <= data read;
        else
            end if;
    end process;
end Behavioral;
```

NPC Incrementer

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα περιλαμβάνει έναν μη προσημασμένο αθροιστή των 32 bits ο οποίος δέχεται σαν εισόδους την τιμή του καταχωρητή PC (Program Counter) και τον σταθερό αριθμό 4 ώστε να δημιουργηθεί στην έξοδο της η νέα τιμή του καταχωρητή PC για την επόμενη εντολή εφόσον δεν εκτελείται μια εντολή που αλλάζει τη ροή του προγράμματος (Branch ή Jump)

Block διάγραμμα




```
architecture Structural of npc_inc is
    constant four : unsigned(31 downto 0) := (2 => '1', others => '0');
begin
    data_out <= std_logic_vector(unsigned(data_in) + four);
end Structural;</pre>
```

NPC PSD

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα δέχεται σαν είσοδους τα 4 MSBs του καταχωρητή PC και τα 26 LSBs της εντολής που εκτελείται (όλα τα bits εκτός από το opcode) βγάζοντας στην έξοδο τη συνένωση αυτών μαζί με 2 μηδενικά στις τελευταίες θέσεις (4 + 26 + 2 = 32 bits). Η τιμή αυτή που παράγεται θα χρησιμοποιηθεί για την αλλαγή της ροής του προγράμματος σε περίπτωση που έχουμε εντολή Jump και αποθηκεύεται προσωρινά στον καταχωρητή D ώστε να είναι διαθέσιμη στον NPC Mux.

Block διάγραμμα




NPC Shifter

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα κάνει ολίσθηση κατά δύο θέσης του πεδίου immediate. Η έξοδος καταλήγει στον NPC Adder ο οποίος με τη σειρά του τη δίνει στον NPC Mux ώστε να χρησιμοποιηθεί στην περίπτωση που η εντολή είναι τύπου Branch.

Block διάγραμμα




VHDL κώδικας

NPC Adder

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα περιλαμβάνει έναν μη προσημασμένο αθροιστή των 32 bits ο οποίος δέχεται σαν εισόδους την τιμή του καταχωρητή Α που μόλις φορτώθηκε από το αρχείο καταχωρητών και την τιμή του πεδίου immediate ολισθημένη κατά 2 θέσεις αριστερά από τη μονάδα NPC Shifter. Η έξοδος αποθηκεύεται στον καταχωρητή Μ ο οποίος τελικά καταλήγει στον NPC Mux ώστε να χρησιμοποιηθεί στην περίπτωση που η εντολή είναι τύπου Branch.

Block διάγραμμα



VHDL κώδικας

NPC Selector

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα έχει σα στόχο την παραγωγή του σήματος επιλογής της μονάδας NPC Mux. Η παραγωγή του σήματος αυτού από τη συγκεκριμένη μονάδα αντί από τη κεντρική μονάδα ελέγχου έχει το πλεονέκτημα της απλοποίησης της κεντρικής μονάδας ελέγχου και των σημάτων που αυτή παράγει εκμεταλευόμενη τις διάφορες λογικές πράξεις μεταξύ των σημάτων ελέγχου που δέχεται. Τα σήματα αυτά φαίνονται παρακάτω.


| Όνομα | Περιγραφή |
|------------|---|
| | |
| BranchType | Καθορίζει αν έχουμε κανονική εντολή ή κάποια τύπου Branch |
| Jump | Καθορίζει αν κάνουμε Jump με τις εντολές J, JAL, JR, JALR |
| JumpPSD | Καθορίζει αν κάνουμε Jump με τις εντολές J, JAL |
| Zero | Το αποτέλεσμα της ΑLU είναι μηδέν |
| Negative | Το αποτέλεσμα της ΑLU είναι μικρότερο του μηδενός |
| NEorEQ | Καθορίζει ποια από τις δύο εντολές εκτελείται σε κάθε ζευγάρι εντολών Branch: BEQ ή BNE, BLEZ ή BGTZ, BLTZ ή BGEZ |
| | |

Τα τρία τελευταία σήματα συνδυάζονται με λογικές πράξεις ώστε να καθοριστεί ο τύπος του Branch που εκτελείται και αν αυτό είναι επιτυχημένο ή οχι. Ενδιαφέρον παρουσιάζει η περίπτωση των BLEZ / BGTZ branches όπου το αν είναι επιτυχημένο καθορίζεται από ένα Shannon expansion και των τριών σημάτων ώς εξής:

BranchTaken = ((not NEorEQ) and (Zero or Negative)) or ((NEorEQ) and (Zero nor Negative))

Αυτός ο τρόπος υπολογισμού μας απαλάσει από την υλοποίηση ενός μεγαλύτερου πολυπλέκτη ο οποίος είναι ακριβή και μη αποδοτική λύση στα περισσότερα FPGA.

Block διάγραμμα




```
library ieee;
use ieee.std logic 1164.all;
entity npc sel is
            Jump
JumpPSD : in std_logic;
std_logic;
    port(
            Jump
            BranchType : in std_logic_vector(1 downto 0);
            NEorEQ : in std logic;
            Zero
                        : in std_logic;
            Negative : in std_logic;
            JumpSelect : out std logic vector(1 downto 0));
end npc sel;
architecture Behavioral of npc sel is
    signal BranchSelect : std logic;
begin
    process(BranchType, Zero, NEorEQ, Negative)
        if(BranchType = "00") then
                                                 -- Sequential
            BranchSelect <= '0';</pre>
        elsif(BranchType = "01") then
                                                 -- BEQ, BNE
            BranchSelect <= Zero xor NEorEQ;</pre>
        elsif(BranchType = "10") then
                                                 -- BLEZ, BGTZ
            BranchSelect <= ((not NEorEQ) and (Zero or Negative)) or ((NEorEQ)
and (Zero nor Negative));
```

NPC Multiplexer

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα υλοποιεί έναν πολυπλέκτη 4 πρός 1 εύρους 32 bit ο οποίος έχει σαν έξοδο μια από τις 4 εισόδους ανάλογα με τη τιμή του σήματος ελέγχου που δέχεται από τη μονάδα NPC Selector. Οι είσοδοι είναι οι καταχωρητές A, M, NPC και D οι οποίοι περιγράφτηκαν σε προηγούμενη ενότητα. Η έξοδος οδηγείται στον καταχωρητή PC ώστε στον επόμενο κύκλο εκτέλεσης να φορτωθεί η κατάλληλη εντολή από τη μνήμη εντολών.

Block διάγραμμα




ALU Top

Γενική περιγραφή

Η μονάδα αυτή εκτελεί όλες τις αριθμητικές και λογικές πράξεις απευθείας ενώ περιλαμβάνει και υπομονάδες για την εκτέλεση της πράξης του πολλαπλασιασμού καθώς και των πράξεων ολίσθησης όλων των μορφών (λογικές / αριθμητικές, προς τα αριστερά ή προς τα δεξιά) ακόμα και αυτή που απαιτεί η εντολή LUI (hardcoded αριστερή ολίσθηση κατά 16 θέσεις). Περιλαμβάνει επίσης κύκλωμα ανίχνευσης του μηδενός το οποίο κατά τη σύνθεση γίνεται ουσιαστικά ένα δένδρο OR. Τέλος περιλαμβάνει αρκετές δηλώσεις επιλογής ή πολυπλέκτες που επιλέγουν το μέγεθος της ολίσθησης, την εγγραφή των καταχωρητών ΗΙ και LO, την πράξη που εκτελείται, την επιθυμητή έξοδο στον καταχωρητή ALUOUT καθώς και τα σήματα Zero, Oveflow. Τα σήματα ελέγχου που δέχεται σαν είσοδο η μονάδα είναι τα εξής;

| Όνομα | Περιγραφή |
|----------|--|
| | |
| TestMult | Ειδοποιεί το multiplier unit να ξεκινήσει τη διαδικασία αυτοελέγχου (BIST) |
| ALUop | Καθορίζει τη πράξη που θα εκτελεστεί |
| shamt | Το ποσό της ολίσθησης |
| SV | Καθορίζει αν εκτελούμε ολίσθηση σταθερού ή μεταβλητού μεγέθούς |
| MT | Καθορίζει αν εκτελούμε εντολή εγγραφής των καταχωρητών ΗΙ ή LO |
| HIorLO | Ο τύπος της εγγραφής, 1 αν θέλουμε να εγγραφεί ο ΗΙ και 0 για τον LO |
| | |

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity alu top is
      generic(mult pipe : boolean := true);
                                  : in std logic;
     port(
                 clk
                                  : in std logic;
                 rst
                                  : in std logic;
                 SV
                 sv : in std_logic;
MT : in std_logic;
                              : in std_logic;
: in std_logic;
: in std_logic_vector(3 downto 0);
: in std_logic_vector(4 downto 0);
: in std_logic_vector(31 downto 0);
: in std_logic_vector(31 downto 0);
: out std_logic;
: out std_logic;
                 HIorLO
                 ALUop
                 shamt
                 Bus A
                 Bus B
                 Zero
                 OV
                 bist_fail : out std_logic;
Bus_S : out std_logic_vector(31 downto 0);
Bus_mult_HI : out std_logic_vector(31 downto 0);
                 Bus mult LO: out std logic vector(31 downto 0));
end alu top;
architecture Behavioral of alu top is
      component alu_shifter is
                       left : in std_logic;
logical : in std_logic;
shift : in std_logic_vector(4 downto 0);
shift_in : in std_logic_vector(31 downto 0);
shift_out : out std_logic_vector(31 downto 0));
           port(
      end component;
      component alu mult_top is
            generic(mult_pipe : boolean := true);
                       clk
                                         : in std_logic;
           port(
                        rst
                                         : in std_logic;
                        bist init : in std logic;
                                     : in std_logic_vector(31 downto 0);
                        Χ
                                        : in std_logic_vector(31 downto 0);
                        Υ
                        P_HI : out std_logic_vector(31 downto 0);
P_LO : out std_logic_vector(31 downto 0);
                        bist fail : out std logic);
      end component;
      signal tmp result hi : std logic vector(31 downto 0);
      signal tmp_result_lo : std_logic_vector(31 downto 0);
                               : std_logic_vector(31 downto 0);
: std_logic_vector(31 downto 0);
: std_logic_vector(31 downto 0);
: std_logic_vector(31 downto 0);
: std_logic_vector(31 downto 0);
: std_logic_vector(31 downto 0);
: std_logic_vector(4 downto 0);
: std_logic;
: std_logic;
      signal L out
      signal A out
      signal Sh out
      signal SLT out
      signal output
      signal shift
signal left
     signal logical
begin
```

```
MULT : alu mult top
                            => mult pipe)
    generic map(mult pipe
                clk
                            => clk,
    port map (
                            => rst,
                rst
                bist init
                            => TestMult,
                            => Bus A,
                Χ
                Υ
                            => Bus B,
                P HI
                            => tmp_result_hi,
                P LO
                            => tmp_result_lo,
                bist fail => bist fail);
    SHIFTER : alu shifter
                            => left,
    port map(
                left
                logical
                           => logical,
                shift
                           => shift,
                shift in => Bus B,
                shift out => output);
                <= Bus A(4 downto 0) when (sv = '1') else shamt;</pre>
    Bus_mult_HI <= tmp_result_hi when (ALUop(1 downto 0) = "00" and MT = '0')
else Bus A when (MT = '1' and HIOrLO = '1') else (others => '-');
   Bus_mult_LO <= tmp_result_lo when (ALUop(1 downto 0) = "00" and MT = '0')
else Bus A when (MT = '1' and HIOrLO = '0') else (others => '-');
                <= '1' when (A out = X"00000000") else '0';</pre>
    Zero
    process(Bus A, Bus B, ALUop, output)
        variable tmp add sub: std logic vector(32 downto 0);
    begin
                <= '0';
        OV
        SLT out <= (others=>'-');
              <= (others=>'-');
        A out
        -- Shift
        left <='0';
        logical <='1';</pre>
        case ALUop(1 downto 0) is
            when "00" =>
                tmp add sub := std logic vector(signed(Bus A(31) & Bus A) +
signed(Bus B(31) & Bus B));
                Sh out
                            <= output;
                A out
                            <= tmp add sub(31 downto 0);</pre>
                            <= Bus A and Bus B;</pre>
                L_out
                            <='1';
                left
                            \leftarrow (Bus_A(31) and Bus_B(31) and (not A_out(31)))
                                or ((not Bus A(31)) and (not Bus B(31)) and
A out (31));
            --Truncate 2 MSBits
            when "01" =>
                tmp add sub := std logic vector(unsigned('0' & Bus A) +
unsigned('0' & Bus_B));
                            <= (others => '-');
                Sh out
                            <= tmp add sub(31 downto 0);</pre>
                A out
                            <= Bus_A or Bus_B;</pre>
                L out
```

```
\leftarrow tmp add sub(32);
              when "10" =>
                   tmp add sub := std logic vector(signed(Bus A(31) & Bus A) -
signed(Bus B(31) & Bus B));
                   if((Bus A(31) xor Bus B(31)) = '1') then
                        SLT out <= "000" & X"0000000" & Bus_A(31);
                        SLT out <= "000" & X"0000000" & tmp add sub(31);
                   end if;
                   Sh out
                                 <= output;
                   A out
                                 <= tmp add sub(31 downto 0);</pre>
                   L out
                                 <= Bus A xor Bus B;</pre>
                                 \leftarrow ((not Bus A(31)) and Bus B(31) and A out(31))
                                      or (Bus A(31) and (not Bus B(31)) and (not
A_out(31)));
              when "11" =>
                   tmp add sub := std logic vector(unsigned('0' & Bus A) -
unsigned('0' & Bus B));
                   Sh out
                                 <= output;
                   \overline{\text{SLT}} out
                                 <= "000" & X"0000000" & tmp add sub(32);</pre>
                   A out
                                 <= tmp add sub(31 downto 0);</pre>
                                 <= Bus A nor Bus B;
                   L_{out}
                                 <= '0';
                   logical
                                 \leftarrow tmp add sub(32);
                   OΛ
              when others =>
                   L out <= (others=>'-');
         end case;
    end process;
    process(Sh out, SLT out, A out, L out, ALUop(3 downto 2))
    begin
          -- Mux
         case ALUop(3 downto 2) is
              when "00" => Bus_S <= Sh_out;</pre>
                                                        -- Shift
              when "01" => Bus_S <= SLT_out; -- SLT
when "10" => Bus_S <= A_out; -- Arithmet
when "11" => Bus_S <= L_out; -- Logical
when others => Bus_S <= (others => '-');
                                                        -- Arithmetic
         end case;
    end process;
end Behavioral;
```

ALU Multiplier

Γενική περιγραφή

Η συγκεκριμένη μονάδα περιλαμβάνει αρκετές υπομονάδες οι περισσότερες των οποίων είναι χρήσιμες μόνο στην περίπτωση που εκτελούμε την εντολή ΤΕST η οποία εκκινεί τις τρείς τεχνικές αυτοδοκιμής του πολλαπλασιαστή και οι οποίες περιγράφονται σε επόμενες ενότητες. Στην περιγραφή μας εδώ θα εστιάσουμε μόνο στην μονάδα του πολλαπλασιαστή και όχι στις υπόλοιπες.

Η μονάδα του πολλαπλασιαστή εκτελεί την πράξη του πολλαπλασιασμού μεταξύ δύο προσημασμένων 32bit αριθμών και παράγει στην έξοδο το 64 bit αποτέλεσμα. Περιλαμβάνει δύο είδη πολλαπλασιαστών όπου η επιλογή του καθενώς για σύνθεση γίνεται μέσω μιας generic boolean παραμέτρου. Εαν η συγκεκριμένη παράμετρος έιναι αληθής τότε δημιουργείται ενας ακολουθιακός pipelined πολλαπλασιαστής που παράγει αποτέλεσμα σε 4 κύκλους ρολογιού. Εναλλακτικά αν θέλουμε να μειώσουμε τους κύκλους αυτους σε έναν μπορούμε να θέσουμε την παράμετρο σε ψευδή τιμή όπου σε αυτή την περίπτωση δημιουργείται ένας συνδυαστικός κανονικός πολλαπλασιαστής με καθυστέρηση ενός κύκλου ρολογιού.

Η επιλογή της μορφής του πολλαπλασιαστή επηρεάζει άμεσα το μέγεθος του κρίσιμου μονοπατιού του επεξεργαστή και αρα τη συχνότητα λειτουργίας του. Η επιλογή ενός pipelined πολλαπλασιαστή επιτρέπει τη μείωση του κρίσιμου μονοπατιού και την αύξηση της συχνότητας λειτουργίας όμως έχει το μειονέκτημα οτι χρειάζεται 3 κύκλους παραπάνω για να παράξει το αποτέλεσμα. Η πράξη του πολλαπλασιασμού γενικά θεωρείται μια ακριβή πράξη από τις περισσότερες αρχιτεκτονικές, λόγω οτι και αυτές περιλαμβάνουν τέτοιου είδους πολλαπλασιαστή, οπότε κρίναμε και εμείς οτι αυτή είναι η σωστή προσέγγιση ώστε να εκτελούνται όλες οι υπόλοιπες εντολές πιο γρήγορα. Σε περίπτωση που ο χρήστης κάνει στα προγράμματα του υπερβολικά μεγάλη χρήση της πράξης του πολλαπλασιασμου θα πρέπει να εξετάσει αν έχει νόημα η αλλαγή της παραμέτρου και η επιστροφή στον κανονικό πολλαπλασιαστη του ενός κύκλου.

Ο pipelined πολλαπλασιαστής έχει περιγραφεί με έναν κάπως περίεργο τρόπο τον οποίο βρήκαμε στα εγχειρίδια του συνθέτη της Xilinx (XST). Παρατηρούμε οτι έχουμε μια δήλώση πολλαπλασιαστή και το αποτέλεσμα περνάει από μια σειρά από 4 registers. Στην πραγματικότητα ο συνθέτης δε τοποθετεί απλά 4 registers μετά από τον πολλαπλασιαστή και αυτό είναι απλά ένα template για την καθοδήγηση του συνθέτη από εμας ώστε να παράξει pipelined πολλαπλασιαστή. Ο αριθμός των registers που δηλώνουμε μπορεί να αλλάξει είτε σε λιγότερους (π.χ 3) είτε σε περισσότερους (π.χ 5). Μετά από δοκιμές διαπιστώσαμε οτι το ιδανικό κρίσιμο μονοπάτι δημιουργείται αν τοποθετήσουμε 4 registers στο τέλος για συνολική καθυστέρηση 4 κύκλων.


VHDL Κώδικας alu_mult_unit x(31:0) P_H(31:0) P_LO(31:0) alu_mult_unit

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric std.all;
entity alu mult_unit is
    generic(mult pipe : boolean := true);
          clk : in std_logic;
    port(
            Χ
                       : in std logic vector(31 downto 0);
            Y
                       : in std logic vector(31 downto 0);
            P HI
                       : out std logic vector(31 downto 0);
                     : out std logic_vector(31 downto 0));
            P LO
            attribute mult style: string;
            attribute mult style of alu mult unit: entity is "pipe lut";
end alu mult unit;
architecture Structural of alu mult unit is
    signal X signed : signed(31 downto 0);
    signal X signed r1 : signed(31 downto 0);
    signal Y signed : signed(31 downto 0);
    signal Y signed r1 : signed(31 downto 0);
    signal P signed : signed(63 downto 0);
    signal P signed r1 : signed(63 downto 0);
    signal P signed r2 : signed(63 downto 0);
    signal P signed r3 : signed(63 downto 0);
    signal P vector : std logic vector(63 downto 0);
begin
    X signed
               <= signed(X);
    Y signed
               <= signed(Y);
    pipelined: if (mult_pipe = true) generate
        -- Pipelined multiplier (4 clock cycles latency)
       process(clk)
       begin
            if(clk'event and clk = '1') then
                X signed r1 <= X signed;</pre>
                Y signed r1 <= Y signed;
                P signed r1 <= X signed * Y signed;
                P signed r2 <= P signed r1;
                P signed r3 <= P signed r2;
                P signed <= P signed r3;
            end i\overline{f};
        end process;
    end generate;
    normal: if (mult pipe = false) generate
         -- Normal Multiplier (1 clock cycle latency)
         P signed <= X signed * Y signed;
    end generate;
    -- Convert for output
    P_vector <= std_logic_vector(P_signed);</pre>
    P_HI
               <= P_vector(63 downto 32);</pre>
    P_LO
              <= P_vector(31 downto 0);</pre>
end Structural;
```

ALU Shifter

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα εκτελεί λογικές ή αριθμητικές ολισθήσεις προς τα αριστερά ή πρός τα δεξιά. Για την υλοποίηση της χρησιμοποιείται ένας πολυπλέκτης 4 πρός 1 ο οποίος έχει σαν εισόδους τα 4 διαφορετικά σενάρια που μπορούν να προκύψουν. Ο πολυπλέκτης έχει για εισόδους 4 διαφορετικούς ολισθητές που κάνει infer το εργαλείο σύνθεσης από την κατάλληλη περιγραφή συμπεριφοράς μας χρησιμοποιώντας VHDL macros.



VHDL κώδικας


```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric std.all;
entity alu shifter is
                 : in std_logic;
: in std_logic;
   port(
           left
           logical
                     : in std logic_vector(4 downto 0);
           shift
           shift in : in std logic vector(31 downto 0);
           shift out : out std logic vector(31 downto 0));
end alu shifter;
architecture Behavioral of alu shifter is
begin
   process(shift in, shift, left, logical)
       variable shift_n : natural range 0 to 31;
       begin
              := signed(shift in);
       in s
              := unsigned(shift in);
       in u
              := logical & left;
       shift n := to integer(unsigned(shift));
       case SEL is
           when "00"
                    => shift_out <= std_logic_vector(SHIFT_RIGHT(in_s,
shift_n));
           when "01"
                    => shift out <= std logic vector(SHIFT_LEFT(in s,
shift n));
```

ALU Multiplexer

Γενική περιγραφή

Η συνδυαστική αυτή μονάδα υλοποιεί έναν πολυπλέκτη 2 πρός 1 εύρους 32 bit ο οποίος έχει σαν έξοδο μια από τις 2 εισόδους ανάλογα με τη τιμή του σήματος ελέγχου που δέχεται από τη μονάδα ελέγχου (Borl). Οι είσοδοι είναι οι καταχωρητές Β και Ι οι οποίοι περιγράφτηκαν σε προηγούμενη ενότητα. Η έξοδος οδηγείται στην ALU

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
entity alu mux is
           clk
                           : in std logic;
   port(
           rst
                           : in std logic;
           data regA in : in std logic vector(31 downto 0);
           data regB in
                          : in std logic vector(31 downto 0);
           data imm in
                           : in std logic vector(31 downto 0);
           AluSelect
                           : in std logic;
           dataA out
                           : out std logic vector(31 downto 0);
           dataB out
                           : out std logic vector(31 downto 0));
end alu mux;
architecture Structural of alu mux is
begin
   dataA_out <= data_regA_in;</pre>
```

2.2 Τεχνική περιγραφή του multiplier BIST / SBST

Γενική περιγραφή

Ο πολλαπλασιαστής που περιλαμβάνει ο επεξεργαστής μας υποστηρίζει τεχνικές αυτοδοκιμής στο υλικό (BIST) σύμφωνα με τις οποίες μπορεί να ανιχνεύσει λάθη στη λειτουργία του συγκρίνοντας τις τιμές που βγάζει στην έξοδο με αυτές τις οποίες θα έπρεπε να έχει αν δούλευε ορθά. Για να μπορέσει να γίνει η σύγκριση πρέπει τα διανύσματα εισόδου να είναι γνωστά ή να παράγονται με γνωστό τρόπο όπως μέσω κάποιας μαθηματικής ακολουθίας. Επίσης επειδή τα διανύσματα εισόδου μπορεί να θέλουμε (και καλό είναι) να είναι πολλά, για να μη χρειάζεται να αποθηκεύσουμε όλες τις γνωστές σωστές εξόδους ώστε να κάνουμε τη σύγκριση καθώς παράγονται τα αποτελέσματα από τον πολλαπλασιαστη, χρησιμοποιούμε έναν συμπιεστή διανυσμάτων ο οποίος εφαρμόζει τη λογική πράξη ΧΟR. Έτσι μπορούμε να συγκρίνουμε την τελευταία τιμή εξόδου του συμπιεστή με την γνωστή και αναμενόμενη που έχουμε υπολογίζει προηγουμένως σε κάποιο σύστημα το οποίο δεν έχουμε αμφιβολία οτι μπορεί να σφάλει.

Οι τρείς μέθοδοι αυτοδοκιμής που εφαρμόσαμε είναι η LFSR, η Deterministic Counter και η ATPG. Οι μονάδες που παράγουν τα αντίστοιχα διανύσματα περιγράφονται παρακάτω και για κάθε μια παρατίθεται και η αντίστοιχη software υλοποίηση που μπορούμε επίσης να φορτώσουμε και να εκτελέσουμε στον επεξεργαστή μας για σύγκριση. Στο τέλος περιγράφονται και οι βοηθητικές για το σύστημα αυτοδοκιμής μονάδες όπως το control, ο συμπιεστής (MISR) και ο συγκριτής του τελικού αποτελέσματος.


LFSR

Γενική περιγραφή

Η μονάδα αυτή παράγει ντερμινιστικά ψευδοτυχαίους αριθμούς των 64 bits και αρχικοποιείται από μια αρχική 64 bit τιμή που της δίνουμε σαν είσοδο. Μετά από ένα σημείο και μετά οι αριθμοί που παράγονται επαναλαμβάνονται οπότε έχουμε συγκρατήσει σε μια σταθερά τον τελευταίο ξεχωριστό αριθμό ώστε η διαδικασία να σταματήσει μόλις γίνει η παραγωγή αυτού του αριθμού.

Για την εκκίνηση της παραγωγής διανυσμάτων η μονάδα ελέγχου του πολλαπλασιαστή ενεργοποιεί το σήμα enable ενώ όταν ολοκληρωθεί η παραγωγή των διανυσμάτων η συγκεκριμένη (LFSR) μονάδα ενεργοποιεί το σήμα finish το οποίο και αναμένεται από τη μονάδα ελέγχου για να συνεχίσει με την επόμενη μέθοδο αυτοδοκιμής.

Block διάγραμμα



VHDL κώδικας

```
library ieee;
use ieee.std_logic_1164.all;
entity alu_mult_lfsr is
   port( clk : in std_logic;
           rst
                     : in std_logic;
           data out hi : out std logic vector(31 downto 0);
           data out lo : out std logic vector(31 downto 0));
end alu mult lfsr;
architecture Behavioral of alu mult lfsr is
   constant last vector : std logic vector(63 downto 0) :=
X"5F670D48BECE1A91";
   signal lfsr reg
                     : std logic vector(63 downto 0);
begin
   process (clk, rst, enable, seed hi, seed lo, lfsr reg)
       variable lfsr tap : std logic;
   begin
       if(rst = '1') then
           lfsr reg <= (others => '0');
           finish <= '0';
       else
           if (clk'event and clk = '1') then
               if enable = '0' then
                   lfsr reg(63 downto 32) <= seed hi;
                  lfsr_reg(31 downto 0) <= seed_lo;</pre>
                                         <= '0';
               elsif enable = '1' and lfsr reg = last_vector then
                   lfsr reg <= (others => '0');
                             <= '1';
                  finish
               else
                   lfsr tap := lfsr reg(0) xor lfsr reg(1) xor lfsr reg(3)
xor lfsr reg(4);
                  lfsr reg
                            <= lfsr reg(62 downto 0) & lfsr tap;
                              <= '0';
                   finish
               end if;
           end if;
       end if;
   end process;
   data out hi <= lfsr reg(63 downto 32);
   data out lo <= lfsr reg(31 downto 0);</pre>
end Behavioral;
```

Software Test

```
.set noat
                                         # Call main by SPIM
        .globl main
        .text
                                         # Text section
main:
        #lui
                 $10, 0xC018
                                         # Correct result HI
                 $10, $10, 0xCB25
        #ori
        #lui
                 $11, 0x1750
                                         # Correct result LO
        #ori
                 $11, $11, 0xF803
                $10, 0x00000
        lui
                                        # Correct result 32 bits (Edit this!)
        ori
                $10, $10, 0x0000
                $15, 0x0123
        lui
                                         # LFSR Seed
                $15, $15, 0x4567
        ori
        lui
                $16, 0x89AB
                                         # LFSR Seed
        ori
                $16, $16, 0xCDEF
        addi
               $12, $0, 0x00
                                        # Last vector before repeat (Edit!)
        # Prepare registers for MISR
                $22, 0x1800
        lui
                $22, $22, 0x0002
        ori
                $23, $0
        not
                $6, $0, 0
        addi
                $9, $1, $0
        add
                $1, $0, 0
                                        \# i = 0
       addi
                $2, $9, 1
lfsr:
      andi
                $3, $9, 2
       andi
                $4, $9, 8
        andi
                $5, $9, 16
        andi
                $3, $3, 0x1
        srl
                $4, $4, 0x3
        srl
                $5, $5, 0x4
        srl
                $2, $2, $3
        xor
                $2, $2, $4
        xor
                $2, $2, $5
        xor
                $9, $9, 1
        sll
                $9, $9, $2
        or
                $9, $9
        mult
        mfhi
                $3
        mflo
                $4
                $13, $3, $4
        xor
                $24, $23, 0x001f
misr:
       sll
                $25, $24, 0x001f
       sra
                $25, $25, $22
        and
                $23, $23, $25
        xor
                $23, $23, 0x0001
        srl
        addu
               $23, $23, $24
        xor
                $23, $23, $13
                $1, $1, 1
        addi
                $14, $12, lfsr
        bne
        slt
                $13, $10, $23
                                       # Check misr signature in $23 with
correct result
end:
```

Counter

Γενική περιγραφή

Η μονάδα αυτή όπως λέει και το όνομα της υλοποιεί έναν απλό μετρητή που αυξάνει από το 0 εως το 255. Οι αριθμοί που δίνονται σαν είσοδοι στον πολλαπλασιαστή είναι οι τιμές τα 4 MSBs και LSBs του μετρητή ενωμένα κατά 8 φορές όπως φαίνεται παρακάτω:

```
Είσοδος A: C(7:4)& C(
```


Για παράδειγμα αν ο μετρητής έχει την τιμή 0x45 τότε ο πολλαπλασιαστής θα πάρει για εισόδους:

```
Input HI = 0x444444444
```

Input LO = 0x55555555

Για την εκκίνηση της παραγωγής διανυσμάτων η μονάδα ελέγχου του πολλαπλασιαστή ενεργοποιεί το σήμα enable ενώ όταν ολοκληρωθεί η παραγωγή των διανυσμάτων η συγκεκριμένη (Counter) μονάδα ενεργοποιεί το σήμα finish το οποίο και αναμένεται από τη μονάδα ελέγχου για να συνεχίσει με την επόμενη μέθοδο αυτοδοκιμής.

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity alu mult counter is
    port (
        clk
                   : in std logic;
        rst
                   : in std logic;
        enable
                   : in std logic;
        finish
                   : out std logic;
        data out hi : out std logic vector (31 downto 0);
        data out lo : out std logic vector(31 downto 0));
end entity alu mult counter;
```

```
architecture Behavioral of alu mult counter is
   signal counter
                      : std_logic_vector(7 downto 0);
   signal counter_hi : std_logic_vector(3 downto 0);
   signal counter lo : std logic vector(3 downto 0);
begin
   process (clk, rst, enable)
   begin
        if(rst = '1') then
            counter <= (others => '0');
            finish <= '0';
        else
            if (clk'event and clk='1') then
               if enable = '0' then
                   counter <= (others => '0');
                   finish <= '0';
               elsif enable = '1' and counter = X"FF" then
                   counter <= (others => '0');
                   finish <= '1';
               else
                   counter <= std logic vector(unsigned(counter) + 1);</pre>
                   finish <= '0';
                end if;
           end if;
       end if;
   end process;
   counter hi <= counter(7 downto 4);</pre>
   counter lo <= counter(3 downto 0);</pre>
   data out hi <= counter hi & counter hi & counter hi & counter hi &
counter hi & counter hi & counter hi;
   data out lo <= counter lo & counter lo & counter lo & counter lo &
counter lo & counter lo & counter lo;
end architecture Behavioral;
```

Software Test

```
# Counter SBST assembly program
.set noat
                                # Call main by SPIM
      .globl main
                                 # Text section
      .text
             $10, 0xF4DA
      #lui
main:
                                 # Correct result HI
             $10, $10, 0x9748
      #ori
              $11, 0xF9DB
      #lui
                                 # Correct result LO
             $11, $11, 0xB48A
      #ori
      lui
           $10, 0x00000
                                 # Correct result 32 bits (Edit this!)
            $10, $10, 0x0000
      ori
      addi $12, $0, 256
                                 # Counter limit = 256
```

```
# Prepare registers for MISR
        lui
                $22, 0x1800
                $22, $22, 0x0002
        ori
        not
                $23, $0
                $1, $0, $0
                                          \# i = 0
        add
        add
                $2, $0, $0
                $2, $1, $0
                                          # Set Oth byte
count:
        add
                $2, $2, 8
        sll
                $2, $2, $1
        or
                                          # Set 1st byte
                $2, $2, 8
        sll
                $2, $2, $1
        or
                                          # Set 2nd byte
        sll
                $2, $2, 8
                $2, $2, $1
                                          # Set 3rd byte
        or
        mult
                $2, $2
        mfhi
                $3
        mflo
                $4
                $13, $3, $4
        xor
                $24, $23, 0x001f
misr:
        sll
                $25, $24, 0x001f
        sra
                $25, $25, $22
        and
                $23, $23, $25
        xor
        srl
                $23, $23, 0x0001
                $23, $23, $24
        addu
                $23, $23, $13
        xor
                $1, $1, 1
        addi
                $1, $12, count
        bne
                $13, $10, $23
                                         # Check misr signature in $23 with
        slt
correct result
end:
```


ATPG

Γενική περιγραφή

Η μονάδα αυτή περιλαμβάνει έναν μετρητή και δύο BRAMs με τα 64 bit διανύσματα (32 + 32) που δημιουργήσαμε χρησιμοποιώντας το εργαλείο δοκιμής της Synopsys. Για να μας παράξει το εργαλείο δοκιμής τα διανύσματα του δώσαμε το κύκλωμα του πολλαπλασιαστή σε μορφή πυλών (netlist) και αυτό το ανέλυσε ώστε να βρεί όλα τα πιθανά σφάλματα που μπορεί να προκύψουν. Ο αριθμός των διανυσμάτων που παρήγαγε το εργαλείο είναι 108.

Για την εκκίνηση της παραγωγής διανυσμάτων η μονάδα ελέγχου του πολλαπλασιαστή ενεργοποιεί το σήμα enable ενώ όταν ολοκληρωθεί η παραγωγή των διανυσμάτων η συγκεκριμένη (ATPG) μονάδα ενεργοποιεί το σήμα finish το οποίο και αναμένεται από τη μονάδα ελέγχου για να τερματίσει τη διαδικασία αυτοδοκιμής.

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity alu mult atpg is
   port (
       clk
                     : in std logic;
                     : in std_logic;
       rst
                     : in std_logic;
       enable
       finish
                     : out std_logic;
       end entity alu mult atpg;
architecture Behavioral of alu mult atpg is
   component alu mult atpg bram hi
       port(clk : in std_logic;
                      : in std_logic;
            address : in std_logic_vector(6 downto 0);
            data vector : out std logic vector(31 downto 0));
   end component alu mult atpg bram hi;
   component alu mult atpg bram lo
       port(clk : in std_logic;
                      : in std logic;
                    : in std_logic_vector(6 downto 0);
            address
            data vector : out std logic vector(31 downto 0));
   end component alu mult atpg bram lo;
   signal address
                         : std logic vector(6 downto 0);
   constant last address : std logic vector(6 downto 0) := "1101100"; --
Total vectors = 108
begin
   process(clk, rst, enable)
   begin
       if(rst = '1') then
           address <= (others => '0');
           finish <= '0';
```

```
else
            if (clk'event and clk = '1') then
                if (enable = '0') then
                    address <= (others => '0');
                    finish <= '0';
                elsif enable = '1' and address = last_address then
                    address <= (others => '0');
                    finish <= '1';
                else
                    address <= std logic vector(unsigned(address) + 1);</pre>
                    finish <= '0';
                end if;
            end if;
        end if;
    end process;
    BRAM_HI : alu_mult_atpg_bram_hi
       port map(clk => clk,
                           => enable,
                 address => address,
                 data_vector => data_out_hi);
    BRAM_LO : alu_mult_atpg_bram_lo
       port map(clk
                            => enable,
                 en
                            => address,
                 address
                 data vector => data out lo);
end architecture Behavioral;
```

Software Test

```
# ATPG assembly program
.set noat
                                 # Call main by SPIM
      .globl main
                                  # Text section
      .text
      #lui
              $10, 0xC921
                                  # Correct result HI
main:
              $10, $10, 0xB21F
      #ori
      #lui
              $11, 0x4172
                                  # Correct result LO
      #ori
              $11, $11, 0x1733
      lui
             $10, 0x00000
                                  # Correct result 32 bits (Edit this!)
             $10, $10, 0x0000
      ori
            $12, $0, 0x6C
      addi
                                 # Vector limit = 108
      # Prepare registers for MISR
           $22, 0x1800
      lui
             $22, $22, 0x0002
      ori
             $23, $0
      not
```

```
add
                 $14, $0, $0
                                            Address = 0
                                           \# i = 0
        add
                 $1, $0, $0
        lw
                 $3, 0x000($1)
                                           # First vector address (0)
                                           # Last vector address (108th vector X 4
                 $4, 0x1B0($1)
        ٦w
= 432 = 0 \times 1B0)
                 $3, $4
atpg:
        mult
                 $3
        mfhi
        mflo
                 $4
                 $13, $3, $4
        xor
misr:
        sll
                 $24, $23, 31
                 $25, $24, 31
        sra
                 $25, $25, $22
        and
                 $23, $23, $25
        xor
        srl
                 $23, $23, 0x0001
        addu
                 $23, $23, $24
        xor
                 $23, $23, $13
                 $14, $14, 4
        addi
                 $1, $1, 1
        addi
                 $14, $12, atpg
        bne
                 $13, $10, $23
                                           # Check misr signature in $23 with
        slt
correct result
end:
```


MISR + Comparator

Γενική περιγραφή

Οι μονάδες αυτές είναι υπεύθυνες για τη συμπίεση (compaction NOT compression) των αποτελεσμάτων του πολλαπλασιαστή και τη σύγκριση τους με τις γνωστές σωστές τιμές – υπογραφές. Χρησιμοποιούνται και στις τρείς παραπάνω μεθόδους αυτοδοκιμής και ο στόχος τους είναι να κάνουν την τελική επιλογή για το αν το κύκλωμα του πολλαπλασιαστή είναι ελλατωματικό.


Πιο συγκεκριμένα η μονάδα MISR δέχεται στη είσοδο της συνεχώς τις εξόδους του πολλαπλασιαστή και με ένα κύκλωμα που υλοποιεί ένα πολυώνυμο (όπως και στη μέθοδο LFSR) τις συμπιέζει παράγοντας συνεχώς μια υπογραφή η οποία συγκρατεί όλη την "ιστορία" των εξόδων μέχρι και εκείνο το σημείο. Συνεπώς αφού υπολογιστεί και το τελευταίο αποτέλεσμα από τον πολλαπλασιαστή υπολογίζεται η τελική υπογραφή η οποία και δίνεται στον συγκριτή ο οποίος με τη σειρά του τη συγκρίνει με τη γνωστή σωστή τιμή και εαν διαπιστώσει οποιαδήποτε αλλαγή σηκώνει το σήμα αποτυχίας που ειδοποιεί το χρήστη για το γεγονός αυτό.

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
entity alu mult misr is
          clk
                          : in std logic;
   port(
                         : in std logic;
           rst
           data in hi
                         : in std logic vector(31 downto 0);
           data in lo
                         : in std logic vector(31 downto 0);
           end alu mult misr;
architecture Behavioral of alu mult misr is
   signal lfsr reg : std logic vector(63 downto 0);
   signal data in : std logic vector(63 downto 0);
begin
   data in <= data in hi & data in lo;
   process(clk, rst)
       variable lfsr tap : std logic;
   begin
   if(clk'event and clk = '1') then
       if rst = '1' then
           lfsr reg
                     <= data in;
       else
                      := lfsr reg(0) xor lfsr reg(1) xor lfsr reg(3) xor
           lfsr tap
lfsr reg(4);
                      <= (lfsr reg(62 downto 0) & lfsr tap) xor data in;
           lfsr reg
       end if;
   end if;
   end process;
                 <= lfsr_reg(63 downto 32);</pre>
   signature hi
                <= lfsr reg(31 downto 0);</pre>
   signature lo
end Behavioral;
```

Block Διάγραμμα



VHDL κώδικας

```
library ieee;
use ieee.std logic 1164.all;
entity alu mult comparator is
    port (
       clk
                   : in std_logic;
       rst : in std_logic;
bist_check : in std_logic;
       bist_mode : in std_logic_vector(1 downto 0);
       data_in_hi : in std_logic_vector(31 downto 0);
        data_in_lo : in std_logic_vector(31 downto 0);
        fail
                   : out std logic);
end entity alu mult comparator;
architecture Behavioral of alu mult comparator is
    constant lfsr hi correct : std logic vector(31 downto 0) :=
X"C018CB25";
   constant lfsr lo correct : std logic vector(31 downto 0) :=
X"1750F803";
   constant counter hi correct : std logic vector(31 downto 0) :=
X"F4DA9748";
   constant counter lo correct : std logic vector(31 downto 0) :=
X"F9DBB48A";
   constant atpg hi correct : std logic vector(31 downto 0) :=
X"C921B21F";
   constant atpg lo correct : std logic vector(31 downto 0) :=
X"41721733";
begin
    process (clk, rst, bist check, bist mode, data in hi, data in lo)
    begin
        if(rst = '1') then
            fail <= '0';
        else
            if (clk'event and clk='1') then
                if bist check = '1' then
                    if (bist mode = "01" and (data in hi /= lfsr hi correct
or data in lo /= lfsr lo correct)) then
                        fail <= '1';
                    elsif(bist mode = "10" and (data in hi /=
counter_hi_correct or data_in_lo /= counter_lo_correct)) then
                        fail <= '1';
```

Control


Γενική περιγραφή

Η μονάδα ελέγχου είναι υπεύθυνη για την ενορχήστρωση όλων των υπομονάδων που απαρτίζουν την ευρύτερη μονάδα του πολλαπλασιαστή. Η μονάδα αυτή είναι καθαρά συνδυαστική και περιλαμβάνει μια μηχανή πεπερασμένων καταστάσεων (FSM) τύπου Moore υλοποιημένη με 3 process. Στην πραγματικότητα έχουμε αφαιρέσει το τρίτο process για τον καθορισμό των εξόδων ανάλογα την κατάσταση και το έχουμε αντικαταστήσει με συνδυαστική λογική χωρίς process. Όλα αυτά είναι σύμφωνα με τα σωστά πρότυπα συγγραφής VHDL και συνιστούνται κατά τη συγγραφή μιας FSM τύπου Moore (ή και Mealy).

Κατά την κανονική λειτουργία του επεξεργαστή η μονάδα αυτή παραμένει στην αρχική της κατάσταση. Μόλις ο επεξεργαστής δεχθεί την εντολή TEST η κεντρική μονάδα ελέγχου ενεργοποιεί το σήμα TestMult το οποίο και καταλήγει στην είσοδο της συγκεκριμένης μονάδας ελέγχου (bist_init). Αυτό οδηγεί την FSM στην επόμενη κατάσταση από την οποία και ξεκινάει ένα loop για την εκτέλεση και των τριών παραπάνω μεθόδων αυτοδοκιμής στέλνοντας και λαμβάνοντας τα απαραίτητα για το συγχρονισμό σήματα. Η συγκεκριμένη FSM υποστηρίζει και τους δύο τύπους πολλαπλασιαστή που έχουμε υλοποιήσει (pipelined, κανονικός) ελέγχοντας την generic παράμετρο mult_pipe και υλοποιώντας καταστάσεις αναμονής του αποτελέσματος του πολλαπλασιαστή όπου αυτό απαιτείται (πριν το πρώτο αποτέλεσμα και πριν το τελευταίο) ώστε να επιτευχθεί ο σωστός συγχρονισμός.

Η μονάδα ελέγχου του πολλαπλασιαστή επιστρέφει τον έλεγχο στην κεντρική μονάδα μόλις ολοκληρωθούν και οι τρείς μέθοδοι αυτοδοκιμής ώστε να μπορέσει ο επεξεργαστής να φορτώσει και να εκτελέσει και πάλι κανονικά τις εντολές από τη μνήμη εντολών.

Block διάγραμμα



```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric std.all;
entity alu_mult_control is
   port (
                   : in std_logic;
      clk
      rst
                   : in std logic;
      end entity alu mult control;
architecture Behavioral of alu mult control is
   type state type is (s0, s1, s2, s3a, s3b, s4, s5, s6, s7);
   signal state, next state : state type;
   constant seed hi : std logic vector(31 downto 0) := X"01234567"; --
Insert LFSR HI seed here
   constant seed lo : std logic vector(31 downto 0) := X"89ABCDEF"; --
Insert LFSR LO seed here
   constant before cycles normal : std logic vector(2 downto 0) := "100";
   constant before_cycles_atpg : std_logic_vector(2 downto 0) := "101";
                             : std logic vector(2 downto 0) := "011";
   constant after_cycles
   signal before counter : std logic_vector(2 downto 0);
   signal after counter : std logic vector(2 downto 0);
begin
   -- Registered process, updates state
   registered: process (clk, rst)
   begin
      if(rst = '1') then
          state
                       <= s0;
          bist done
                       <= '0';
          before_counter <= (others => '0');
          after_counter <= (others => '0');
          bist method
                       <= (others => '0');
          bist active
                       <= (others => '0');
      elsif(clk'event and clk = '1') then
          case state is
```

```
if(bist method = "11") then
                when s1
                            =>
                                        bist method <= (others => '0');
                                    else
                                        bist method <=
std logic vector(unsigned(bist method) + 1);
                                    end if;
                when s2
                            =>
                                    case bist method is
                                        when "00" => bist_active <= "000";</pre>
                                        when "01" => bist active <= "001";</pre>
                                        when "10" => bist_active <= "010";</pre>
                                        when "11" => bist active <= "100";</pre>
                                        when others => bist active <= "000";</pre>
                                    end case;
                when s3a
                         =>
                                    if(before counter = before cycles normal)
then
                                        before counter <= (others => '0');
                                    else
                                        before counter <=
std logic vector (unsigned (before counter) + 1);
                                    end if;
                when s3b
                                    if(before counter = before cycles atpg) then
                            =>
                                        before counter <= (others => '0');
                                        before counter <=
std logic vector(unsigned(before counter) + 1);
                                    end if;
                when s6
                            =>
                                    if(after counter = after cycles) then
                                        after counter <= (others => '0');
                                    else
                                        after counter <=
std logic vector(unsigned(after counter) + 1);
                                    end if;
                                    if(bist_method = "11") then
                when s7
                                        bist_done <= '1';</pre>
                                    end if;
                when others => null;
            end case;
            bist mode <= bist method;</pre>
            state <= next state;</pre>
        end if;
    end process registered;
    -- Combinational process, changes state based on current state and input
    -- ------
    combinational : process (state, bist init, bist finish, bist method,
bist done, before counter, after counter)
   begin
        next state <= state;</pre>
```

```
case state is
                -- ==========
                -- COMMAND STATES
                -- ==========
                -- Normal operation
                when s0 =>
                                if bist init = '1' and bist done = '0' then
                                    next state <= s1;</pre>
                                 else
                                    next state <= s0;
                                 end if;
                -- BIST
                -- Main BIST loop for all 3 methods (LFSR, Counter, ATPG)
                when s1 =>
                                 if(bist done = '1') then
                                    next_state <= s0;</pre>
                                 else
                                    next_state <= s2;</pre>
                                 end if;
                -- Init BIST method
                                if(bist method /= "11") then
                when s2 =>
                                    next state <= s3a;
                                 else
                                    next state <= s3b;
                                 end if;
                -- Wait for the first multiplier result
                                 if (before_counter = before_cycles_normal) then
                when s3a =>
                                    next state <= s4;
                                 else
                                    next state <= s3a;
                                 end if;
                -- Wait for the first multiplier result
                                 if(before counter = before_cycles_atpg) then
                when s3b =>
                                    next_state <= s4;</pre>
                                 else
                                    next state <= s3b;
                                 end if;
                -- Start BIST method
                when s4 =>
                              next state <= s5;
                -- BIST method loop
                                if bist_finish /= "000" then
                when s5 =>
                                    next_state <= s6;</pre>
                                    next state <= s5;
                                 end if;
                -- Wait for the last MISR signature that captured up to the last
multiplier result
                when s6 =>
                                 if(after counter = after cycles) then
                                    next state <= s7;
                                 else
                                    next state <= s6;
                                 end if;
                -- Check signature and go to next method
                when s7 \Rightarrow next state \leq s1;
```

2.3 Τεχνική περιγραφή της διόδου δεδομένων (datapath)


Γενική περιγραφή

Η μονάδα της διόδου δεδομένων περιλαμβάνει όλες τις μονάδες που αναλύσαμε στις προηγούμενες ενότητες. Η διασύνδεση τους γίνεται με περιγραφή δομής και ακολουθεί κατά ένα μεγάλο μέρος τη διασύνδεση που προτείνεται στις σημειώσεις του μαθήματος. Κατά την εκτέλεση της κάθε εντολής είναι ενεργές μόνο συγκεκριμένες μονάδες ανάλογα με τα σήματα ελέγχου που δέχεται από τη μονάδα ελέγχου. Η δίοδος δεδομένων επικοινωνεί εξωτερικά με τις δύο μνήμες, εντολών και δεδομένων και με τη μονάδα ελέγχου.


Για τις περισσότερες εντολές ένας κύκλος εκτέλεσης (4 ή περισσοτέρων κύκλων ρολογιού) της διόδου δεδομένων ξεκινάει σταν προσκομιστεί μια νέα εντολή από τη μνήμη εντολών και τερματίζει σταν εγγραφή το αποτέλεσμα της εντολής σε κάποιον καταχωρητή ή στη μνήμη δεδομένων.

Φυσικά υπάρχουν και άλλου είδους εντολές όπως οι Branch και Jump οι οποίες αλλάζουν τη ροή του προγράμματος και τερματίζουν σε λιγότερους κύκλους ρολογιού (π.χ 3).

Block διάγραμμα



Σχηματικό



```
library ieee;
use ieee.std logic 1164.all;
entity datapath top is
    generic (mult pipe
                             : boolean := true);
                             : in std logic;
    port(
            clk
            rst
                             : in
                                   std logic;
                                   std_logic;
            PC write
                             : in
            RF write
                             : in
                                   std logic;
            MAR write
                                   std logic;
                             : in
            DMD read
                             : in
                                   std logic;
            DMD write
                             : in
                                   std logic;
            HILO write
                             : in
                                   std logic;
            RorI
                             : in
                                   std logic;
            SorZ
                             : in
                                   std logic;
            BorI
                             : in
                                   std logic;
            sv
                             : in
                                   std logic;
            MF
                             : in
                                   std logic;
            ΜТ
                             : in
                                   std logic;
                             : in
                                   std logic;
            HIOrLO
            Jump
                             : in
                                   std logic;
            JumpPSD
                             : in
                                   std logic;
            BranchType
                             : in
                                   std logic vector(1 downto 0);
            NEorEQ
                             : in
                                   std logic;
            RTZero
                             : in
                                   std logic;
            Link
                             : in
                                   std logic;
            DMorALU
                             : in
                                   std logic;
            DMWT
                             : in
                                   std logic vector(2 downto 0);
                             : in
                                   std logic;
            TestMult
```

```
qoUJA
                                          : in std_logic_vector(3 downto 0);
                  Bus IRin
                                         : in std_logic_vector(31 downto 0);
                  Bus_DMDin
                                         : in std_logic_vector(31 downto 0);
                  opcode
                                         : out std_logic_vector(5 downto 0);
                                         : out std_logic_vector(5 downto 0);
                  funct
                  rt.
                                         : out std logic vector(4 downto 0);
                 Bus_FLAGSout : out std_logic_vector(4 downto 0);
Bus_PCout : out std_logic_vector(31 downto 0);
Bus_ALUout : out std_logic_vector(31 downto 0);
Bus_HIout : out std_logic_vector(31 downto 0);
Bus_HOut : out std_logic_vector(31 downto 0);
                                         : out std logic vector(31 downto 0);
                  Bus LOout
                 : out std_logic_vector(31 downto 0);

Bus_DMWEout : out std_logic_vector(3 downto 0);

Bus_DMAout : out std_logic_vector(31 downto 0);

Bus_DMDout : out std_logic_vector(31 downto 0);
                                         : out std logic vector(31 downto 0));
end datapath top;
architecture Structural of datapath top is
     component reg_we is
                                         : integer := 32);
            generic( W
                                         : in std logic;
           port( clk
                                         : in std logic;
                        rst
                                         : in std logic;
                        we
                        end component;
     component reg is
                                         : integer := 32);
            generic ( W
           port( clk
                                         : in std logic;
                                         : in std logic;
                        rst.
                        data_in    : in std_logic_vector(W - 1 downto 0);
data_out    : out std_logic_vector(W - 1 downto 0));
      end component;
      component rf 32x32 is
                                          : in std logic;
           port(
                     clk
                                          : in std logic;
                        rst.
                                          : in std logic;
                        RegWrite
                       RegWrite : in std_logic;
RegImmNot : in std_logic;
RTZero : in std_logic;
rs : in std_logic_vector(4 downto 0);
rt : in std_logic_vector(4 downto 0);
rd : in std_logic_vector(4 downto 0);
dataW_in : in std_logic_vector(31 downto 0);
dataA_out : out std_logic_vector(31 downto 0);
dataB_out : out std_logic_vector(31 downto 0);
     end component;
      component rf mux is
                        data_alu_in : in std_logic_vector(31 downto 0);
data_dm_in : in std_logic_vector(31 downto 0);
data_npc_in : in std_logic_vector(31 downto 0);
data_mlo_in : in std_logic_vector(31 downto 0);
           port(
                        data_mhi_in : in std_logic_vector(31 downto 0);
                        Link : in std_logic;
                        DMorALU
                                         : in std_logic;
                        MF
                                         : in std_logic;
                        HIorLO : in std_logic;
data_out : out std_logic_vector(31 downto 0));
     end component;
```

```
component extend immediate is
    port( data_in : in std_logic_vector(15 downto 0);
            SorZ
                        : in std_logic;
            data out : out std logic vector(31 downto 0));
end component;
component npc adder is
            dataA_in : in std_logic_vector(31 downto 0);
    port(
            dataB in : in std logic vector(31 downto 0);
            data out : out std logic vector(31 downto 0));
end component;
component npc inc is
            data in
                       : in std logic vector(31 downto 0);
    port(
            data out
                        : out std logic vector(31 downto 0));
end component;
component npc sel is
    port(
            Jump
                        : in std logic;
                        : in std logic;
            JumpPSD
            BranchType : in std logic vector(1 downto 0);
            NEorEQ
                        : in std logic;
                        : in std logic;
            Zero
            Negative : in std logic;
            JumpSelect : out std logic vector(1 downto 0));
end component;
component npc mux is
            data npc in : in std logic vector(31 downto 0);
    port(
            data imm in : in std logic vector(31 downto 0);
            data reg in : in std logic vector(31 downto 0);
            data psd_in : in std_logic_vector(31 downto 0);
            JumpSelect : in std logic vector(1 downto 0);
                        : out std logic vector(31 downto 0));
            data out
end component;
component npc psd is
                      : in std_logic_vector(3 downto 0);
: in std_logic_vector(25 downto 0);
: out std_logic_vector(31 downto 0));
    port(
            dataP_in
            dataA in
            data out
end component;
            data_in     : in std_logic_vector(31 downto 0);
data_out     : out std_logic_vector(21 downto 0);
component npc sl2 is
    port(
           data in
                        : out std logic vector(31 downto 0));
end component;
component alu top is
    generic(mult pipe : boolean := true);
                         : in std_logic;
    port(
            clk
                        : in std_logic;
            rst
            SV
            TestMult
            MT
HIOrLO
            ALUop
                        : in std_logic_vector(3 downto 0);
            shamt
                        : in std_logic_vector(4 downto 0);
                        : in std_logic_vector(31 downto 0);
            Bus A
                        : in std_logic_vector(31 downto 0);
            Bus B
            Zero
                        : out std logic;
                        : out std logic;
            bist fail : out std logic;
            Bus S
                      : out std logic vector(31 downto 0);
```

```
Bus_mult_HI : out std_logic_vector(31 downto 0);
             Bus mult LO : out std_logic_vector(31 downto 0));
end component;
component alu mux is
    port( clk
                              : in std logic;
                              : in std logic;
             rst
             data regA in : in std logic vector(31 downto 0);
             data regB in : in std logic vector(31 downto 0);
             data imm_in
                             : in std logic vector(31 downto 0);
             AluSelect
                             : in std logic;
             dataA out
                             : out std logic vector(31 downto 0);
             dataB out
                             : out std logic vector(31 downto 0));
end component;
component dm control is
    port(
             data mdr in
                             : in std logic vector(31 downto 0);
             data mar in
                             : in std logic vector(31 downto 0);
             data dmd in
                             : in std logic vector(31 downto 0);
                              : in std logic vector(2 downto 0);
                              : in std logic;
             DMD we
                              : out std logic vector(0 downto 0);
             Error
             data_mdr_out     : out std_logic_vector(31 downto 0);
data_dma_out     : out std_logic_vector(31 downto 0);
data_we_out     : out std_logic_vector(3 downto 0);
data_dmd_out     : out std_logic_vector(31 downto 0));
end component;
signal Bus PC
                    : std logic vector(31 downto 0);
signal Bus INC
                     : std logic vector(31 downto 0);
signal Bus NPC
                     : std logic vector(31 downto 0);
signal Bus P
                     : std logic vector(3 downto 0);
signal Bus PSD
                     : std logic vector(31 downto 0);
                     : std logic vector(31 downto 0);
signal Bus D
signal Bus_BD : std_logic_vector(31 downto 0);
signal Bus_ADD : std_logic_vector(31 downto 0);
signal Bus_M : std_logic_vector(31 downto 0);
signal Bus_NPCSEL : std_logic_vector(1 downto 0);
signal Bus_NPCMUX : std_logic_vector(31 downto 0);
signal Bus W
                     : std logic vector(31 downto 0);
                      : std logic vector(31 downto 0);
signal Bus RA
signal Bus RB
                     : std_logic_vector(31 downto 0);
signal Bus_A
                     : std_logic_vector(31 downto 0);
signal Bus_B
signal Bus_I
: std_logic_vector(31 downto 0);
signal Bus_ALUMUXA : std_logic_vector(31 downto 0);
signal Bus_ALUMUXB : std_logic_vector(31 downto 0);
signal Bus ALU : std logic vector(31 downto 0);
signal Bus_MULTHI : std_logic_vector(31 downto 0);
signal Bus_MULTLO : std_logic_vector(31 downto 0);
signal Bus_ALUFLAGS : std_logic_vector(3 downto 0);
signal Bus_FLAGS : std_logic_vector(3 downto 0);
signal HI_we
                     : std_logic;
signal LO we
                     : std logic;
signal Bus ALUO
                    : std logic vector(31 downto 0);
signal Bus HI
                      : std logic vector(31 downto 0);
```

```
signal Bus LO
                       : std logic vector(31 downto 0);
                       : std_logic_vector(0 downto 0);
    signal Error
    signal FlagE
                      : std_logic_vector(0 downto 0);
    signal Bus MDRI
                      : std_logic_vector(31 downto 0);
   signal Bus_MDRO
                      : std logic vector(31 downto 0);
    signal Bus MAR
                      : std logic vector(31 downto 0);
    signal Bus SHAMT : std_logic_vector(4 downto 0);
begin
                   <= Bus IRin(31 downto 26);</pre>
    opcode
    funct
                   <= Bus IRin(5 downto 0);</pre>
                   <= BUS IRin(20 downto 16);</pre>
   Bus FLAGSout <= FlagE(0) & Bus FLAGS;</pre>
   Bus PCout
                   <= Bus PC;
   Bus ALUout
                   <= Bus ALU;
    Bus HIout
                   <= Bus HI;
                   <= Bus LO;
    Bus LOout
    Bus Wout
                   <= Bus W;
                   <= bist fail & Overflow & Bus ALU(31) & Zero;
    Bus_ALUFLAGS
                   <= HILO write or (HILO write and MT and HIorLO);</pre>
    HI we
                   <= HILO write or (HILO write and MT and (not HIorLO));
    LO we
    PC : reg we
    port map (
               clk
                           => clk,
                           => rst,
               rst
                           => PC write,
                we
                data in
                           => Bus NPCMUX,
                           => Bus PC);
                data out
    NPC : reg
                           => clk,
    port map(
               clk
                           => rst,
                rst
                data in
                           => Bus INC,
                           => Bus NPC);
                data out
    P : reg
                           =>4)
    generic map(
    port map( clk
                           => clk,
               rst
                           => rst,
                           => Bus PC(31 downto 28),
                data in
                data out
                           => Bus P);
    D : reg
                           => clk,
    port map (
               clk
               rst
                           => rst,
                data_in
                           => Bus_PSD,
                           => Bus_D);
               data_out
    A : reg
    port map (
               clk
                           => clk,
                           => rst,
               rst
                data in
                           => Bus RA,
                           => Bus_A);
               data out
   B : reg
   port map (
               clk
                           => clk,
               rst
                           => rst,
                data in
                           => Bus RB,
                           => Bus B);
                data out
```

```
I : reg
                        => clk,
port map(
            clk
                        => rst,
            rst
                        => Bus_EXT,
            data_in
            data_out
                        => Bus_I);
M : reg
                        => clk,
port map(
            clk
                        => rst,
            rst
                        => Bus ADD,
            data in
            data out
                        => Bus M);
S : reg
generic map ( W
                        => 5)
port map (
                        => clk,
            rst
                        => rst,
            data in
                       => Bus IRin(10 downto 6),
            data out
                       => Bus SHAMT);
ALUOUT : reg
                        => clk,
port map(
           clk
                        => rst,
            rst
            data in
                        => Bus ALU,
                       => Bus ALUO);
            data out
HI : reg we
                        => clk,
port map(
            clk
                        => rst,
            rst
                        => HI we,
            we
            data in
                        => Bus MULTHI,
                        => Bus_HI);
            data_out
LO : reg we
                        => clk,
port map(
           clk
                        => rst,
            rst
                        => LO_we,
            we
                        => Bus_MULTLO,
            data in
                        => Bus LO);
            data out
FLAGS : reg
             W
generic map(
                        =>4)
port map(
          clk
                        => clk,
            rst
                        => rst,
            data in
                        => Bus ALUFLAGS,
            data out
                        => Bus FLAGS);
MDRI : reg
                        => clk,
port map(
            clk
                        => rst,
            rst
            data_in
                        => Bus_B,
                        => Bus MDRI);
            data out
MAR : reg_we
port map(     clk
                        => clk,
                        => rst,
            rst
            we
                        => MAR write,
            data_in
                       => Bus ALU,
            data out
                        => Bus_MAR);
ERR : reg
                        => 1)
generic map( W
port map(
                        => clk,
           clk
                        => rst,
            rst
```

```
=> Error,
            data in
            data out
                        => FlagE);
RF : rf 32x32
                        => clk,
port map(
           clk
            rst
                        => rst,
                       => RF write,
            RegWrite
            RegImmNot
                       => RorI,
            RTZero
                       => RTZero,
                       => Bus IRin(25 downto 21),
            rs
            rt
                       => Bus IRin(20 downto 16),
                       => Bus IRin(15 downto 11),
            rd
            dataW in => Bus W,
            dataA out => Bus RA,
            dataB out => Bus RB);
RFMUX : rf mux
port map (
           data alu in => Bus ALUO,
            data dm in => Bus MDRO,
            data npc in => Bus NPC,
            data mlo in => Bus LO,
            data_mhi_in => Bus_HI,
                       => Link,
            Link
                      => DMorALU,
            DMorALU
                      => MF,
                      => HIorLO,
            HIOrLO
            data out
                       => Bus W);
EXTIMM : extend immediate
                    => Bus IRin(15 downto 0),
port map(
          data in
                       \Rightarrow Sor\overline{Z},
            SorZ
                       => Bus EXT);
            data out
NPCADD : npc adder
                        => Bus NPC,
            dataA in
port map(
            dataB in
                        => Bus SL2,
            data out
                        => Bus ADD);
NPCINC : npc inc
          data in
port map(
                        => Bus PC,
            data out
                        => Bus INC);
NPCSEL : npc sel
port map (
                        => Jump,
            JumpPSD
                        => JumpPSD,
            BranchType => BranchType,
                       => NEorEQ,
            NEorEQ
                       => Bus_FLAGS(0),
            Zero
                       => Bus_FLAGS(1),
            Negative
            JumpSelect => Bus_NPCSEL);
NPCMUX : npc_mux
           data_npc_in => Bus_NPC,
port map(
            data_imm_in => Bus M,
            data_reg_in => Bus_A,
            data psd in => Bus D,
            JumpSelect => Bus_NPCSEL,
                      => Bus_NPCMUX);
            data out
NPCPSD : npc_psd
port map (
            dataP in
                        => Bus P,
                        => Bus IRin(25 downto 0),
            dataA in
                        => Bus PSD);
            data out
```

```
NPCSL2 : npc sl2
                           => Bus_I,
   port map( data_in
                           => Bus_SL2);
               data_out
   ALU : alu top
   generic map(mult pipe
                           => mult pipe)
               clk
   port map(
                           => clk,
               rst
                           => rst,
                          => sv,
                sv
               TestMult => TestMult,
                           => MT,
                         => HIOTLO,
               HIorLO
               ALUop
                          => ALUop,
                         => Bus_SHAMT,
=> Bus_ALUMUXA,
               shamt
               Bus A
                          => Bus ALUMUXB,
               Bus B
               Zero
                          => Zero,
                          => Overflow,
               bist fail => bist fail,
               Bus \overline{S} => Bus \overline{ALU},
                Bus mult HI => Bus MULTHI,
               Bus mult LO => Bus MULTLO);
   ALUMUX : alu mux
                               => clk,
   port map(
              clk
                               => rst,
                data regA_in
                               => Bus A,
                               => Bus_B,
                data regB in
                data imm in
                               => Bus I,
                               => BorI,
               AluSelect
                dataA out
                              => Bus ALUMUXA,
               dataB out
                              => Bus ALUMUXB);
   DMCONTROL : dm control
               data mdr in
                               => Bus MDRI,
   port map(
                data mar in
                               => Bus MAR,
                               => Bus DMDin,
                data dmd in
                               => DMWT,
                DMWT
                               => DMD_write,
               DMD we
                               => Error,
               Error
               data_mdr_out
data_dma_out
data_we_out
                               => Bus MDRO,
                               => Bus DMAout,
                               => Bus DMWEout,
               data we out
                data dmd out => Bus DMDout);
end Structural;
```

2.4 Τεχνική περιγραφή της μονάδας ελέγχου (control unit)

Γενική περιγραφή

Η μονάδα ελέγχου είναι υπεύθυνη για την ενορχήστρωση όλων των υπομονάδων που απαρτίζουν το σύνολο του επεξεργαστή. Χωρίζεται σε δύο λογικά μέρη, ένα (κυρίως) συνδυαστικό και ένα ακολουθιακό. Το πρώτο είναι αυτό που δημιουργεί τα σήματα ελέγχου που μένουν σταθερά σε όλη τη διάρκεια της κάθε εντολής ανεξαρτήτως των κύκλων που διαρκεί αυτή, ενώ το δεύτερο δημιουργεί σήματα ελέγχου που εξαρτώνται από τη φάση εκτέλεσης στην οποία βρίσκεται η εντολή.

Συνδυαστική μονάδα

Γενική περιγραφή

Η μονάδα αυτή είναι κυρίως συνδυαστική και για κάθε μια εντολή, με βάση τα πεδία opcode και func, θέτει τις σωστές τιμές για ένα σύνολο από σήματα ελέγχου τα περισσότερα από τα οποία τα είδαμε στις προηγούμενες ενότητες.

Λέμε οτι είναι κυρίως συνδυαστική γιατι επιλέξαμε να τοποθετήσουμε καταχωρητές στην έξοδο όλων των σημάτων πλήν 3 για τα οποία δεν ήταν επιτρεπτό. Η τοποθέτηση καταχωρητών στις εξόδους ήταν απαραίτητη για τη μείωση των περισσοτέρων μονοπατιών καθυστέρησης της διόδου δεδομένων καθώς σχεδόν όλες οι μονάδες δέχονται σήματα από τη μονάδα ελέγχου. Τα μόνα σήματα για το οποία δεν ήταν επιτρεπτό να γίνει κάτι τέτοιο είναι αυτά τα οποία καταλήγουν στο αρχείο καταχωρητών (SorZ, RoRI, RTZero), το οποίο χρειάζεται τη τιμή τους στον δεύτερο κύκλο εκτέλεσης (ID) και όχι στον 3ο όπου εκεί σταθεροποιούνται τα σήματα ελέγχου στα οποία τοποθετούμε καταχωρητές εξόδου.

Ακολουθεί ο πίνακας όλων των σημάτων ελέγχου που παράγει η συνδυαστική μονάδα ελέγχου.


Πίνακας τιμών

| Instr uctio n | S or Z | B o rl | AL Uo p | s v | M F | M T | Hio rL O | Dmo rAL U | D M W T | Li n k | R o rl | Bran chTy pe | Ne orE Q | RT Zer o | Ju m p | Jum pPS D | Tes tMu It |
|---------------------|--------------|--------------|---------------|--------|--------|--------|----------------|-----------------|------------------|--------------|--------------|--------------------|----------------|----------------|--------------|-----------------|------------------|
| | | | | | | | | | | | | | | | | | |
| LW | 1 | 0 | 1 | | 0 | | | 1 | 0 | 0 | 0 | 0 | | | 0 | | 0 |
| LH | 1 | 0 | 100 1 | | 0 | | | 1 | 011 | 0 | 0 | 0 | | | 0 | | 0 |
| LHU | 1 | 0 | 100 1 | | 0 | | | 1 | 01 0 | 0 | 0 | 0 | | | 0 | | 0 |
| LB | 1 | 0 | 100 1 | | 0 | | | 1 | 00 1 | 0 | 0 | 0 | | | 0 | | 0 |
| LBU | 1 | 0 | 100 1 | | 0 | | | 1 | 00 0 | 0 | 0 | 0 | | | 0 | | 0 |
| sw | 1 | 0 | 100 1 | | | | | | 10 0 | | | 0 | | | 0 | | 0 |
| SH | 1 | 0 | 100 1 | | | | | | 011 | | | 0 | | | 0 | | 0 |
| SB | 1 | 0 | 100 1 | | | | | | 00 1 | | | 0 | | | 0 | | 0 |

| | | | 100 | | | | | | | | | | | | | |
|------------|----------|---|----------|----------|---|---|---|---|---|---|----------|---|--|---|---|---|
| ADDI | 1 | 0 | 0 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| ADDI | | | 100 | | | | | | | | | | | | | |
| U | 1 | 0 | 110 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| ANDI | 0 | 0 | 0 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| ODI | | _ | 110 | | | | | | | _ | | | | | _ | _ |
| ORI | 0 | 0 | 1 111 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| XORI | 0 | 0 | 0 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| | 1 | l | 400 | | l | | | | ı | 1 | l | | | ı | | |
| ADD | | 1 | 100 0 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| ADD | | | 100 | | | | | | | | | | | | | |
| U | | 1 | 1 101 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SUB | | 1 | 0 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SUB | | | 101 | | | | | | | | | | | | | |
| MUL | | 1 | 1 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| T | | 1 | | | | | | | | 0 | | 0 | | | 0 | 0 |
| | | | | | | | | | | | | | | | | |
| AND | | 1 | 110 0 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| | | | 110 | | | | | | | | | | | | | |
| OR | | 1 | 1 111 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| NOR | | 1 | 1 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| XOR | | 1 | 111 0 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| XOR | | ! | U | | U | | | U | | U | | 0 | | | U | U |
| MUL | | | " | | | | | | | | | | | | | |
| T MFHI | | 1 | 00" | | 1 | 0 | 1 | | | 0 | 1 | 0 | | | 0 | 0 |
| MFL | | | | | ' | | ı | | | U | 1 | 0 | | | U | U |
| 0 | | | | | 1 | | 0 | | | 0 | 1 | 0 | | | 0 | 0 |
| MTHI | | | | | | 1 | 1 | | | | | 0 | | | 0 | 0 |
| MTL O | | | | | | 1 | 0 | | | | | 0 | | | 0 | 0 |
| | | | | | | ' | U | | | | | 0 | | | | |
| SLL | | 1 | 0 | 0 | 0 | | 0 | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SRL SRA | | 1 | 10 11 | 0 | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| JIVA | | ! | 11 | U | U | | | U | | U | | 0 | | | U | U |
| SLLV | | 1 | 0 | 1 | 0 | | 0 | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SRL V | | 1 | 10 | 1 | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SRA | | | 10 | - | U | | | U | | U | <u> </u> | U | | | U | U |
| V | | 1 | 11 | 1 | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| LUI | | 0 | 0 | 0 | 0 | | 1 | 0 | I | 0 | _ | 0 | | Ī | 0 | 0 |
| LUI | - | U | U | U | U | | ı | U | | U | 0 | U | | | U | U |
| SLTI | 1 | 0 | 110 | | 0 | | | 0 | | 0 | 0 | 0 | | | 0 | 0 |
| SLTI U | 1 | _ | 111 | | 0 | | | _ | | _ | _ | 0 | | | _ | _ |
| | <u> </u> | 0 | 111 | <u> </u> | 0 | | | 0 | [| 0 | 0 | 0 | | | 0 | 0 |
| SLT | | 1 | 110 | | 0 | | | 0 | | 0 | 1 | 0 | | | 0 | 0 |
| SLT | | 1 | 111 | | 0 | | | 0 | | 0 | | 0 | | | 0 | 0 |

| U | | | | | | | | | | | | | | | | | |
|----------|---|---|----------|--|--|--|---|----------|---|---|----------|----|---|---|---|---|---|
| | | l | | | | | | <u> </u> | 1 | | <u> </u> | | | | | | |
| BEQ | 1 | 1 | 101 0 | | | | | | | | | 01 | 0 | | 0 | | 0 |
| BNE | 1 | 1 | 101 0 | | | | | | | | | 01 | 1 | | 0 | | 0 |
| | | | | | | | | | | | | | | | | | |
| BLE Z | 1 | 1 | 101 0 | | | | | | | | | 10 | 0 | | 0 | | 0 |
| BGT Z | 1 | 1 | 101 0 | | | | | | | | | 10 | 1 | | 0 | | 0 |
| BLTZ | 1 | 1 | 101 0 | | | | | | | | | 11 | 0 | 1 | 0 | | 0 |
| BGE Z | 1 | 1 | 101 0 | | | | | | | | | 11 | 1 | 1 | 0 | | 0 |
| | | | | | | | | | | | | | | | | | |
| JR | | | | | | | | | | | | | | | 1 | 0 | 0 |
| JAL R | | | | | | | | | | 1 | 1 | | | | 1 | 0 | 0 |
| | | | • | | | | • | | • | | • | • | | | • | | |
| J | | | | | | | | | | | | | | | 1 | 1 | 0 |
| JAL | | | | | | | | | | 1 | 1 | | | | 1 | 1 | 0 |
| TES T | | | | | | | | | | | | | | | | | 1 |

Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
-- Most outputs are registered to minimize critical path and clock period.
-- Those that cannot be registered are the ones needed in the ID stage from
-- the register file or the sign extension units (RorI, RTZero, SorZ).
entity control comb is
   generic(mult pipe
                      : boolean := true);
   port(
           clk
                       : in std logic;
                       : in std logic;
           rst.
                      : in std logic vector(5 downto 0);
           OPCODE
                      : in std logic vector(5 downto 0);
           FIINCT
                      : in std logic vector(4 downto 0);
           RT
                      : out std logic;
           SorZ
                      : out std logic;
           BorI
                      : out std logic_vector(3 downto 0);
           ALUop
                      : out std logic;
                       : out std logic;
           ΜF
                       : out std logic;
           MT
           HIOrLO : out std_logic;

DMorALU : out std_logic;

DMWT : out std_logic_vector(2 downto 0);
                       : out std_logic;
           Link
                    : out std_logic;
           RorI
           BranchType : out std_logic_vector(1 downto 0);
           NEorEQ : out std_logic;
                       : out std_logic;
           RTZero
                       : out std_logic;
           Jump
           JumpPSD
                     : out std_logic;
           TestMult
                      : out std logic);
end control comb;
architecture Behavioral of control comb is
   -- OPCODE definition as constants
   constant RTYPE : std_logic_vector(5 downto 0) := "000000"; -- 0x00
   constant BLTZ : std logic vector(5 downto 0) := "000001"; -- 0x01
   --constant BGEZ : std logic vector(5 downto 0) := "000001"; -- 0x01
   constant J : std_logic_vector(5 downto 0) := "000010"; -- 0x02
                  : std_logic_vector(5 downto 0) := "000011"; -- 0x03
   constant JAL
   constant BEQ : std_logic_vector(5 downto 0) := "000100"; -- 0x04
                  : std_logic_vector(5 downto 0) := "000101"; -- 0x05
   constant BNE
   constant BLEZ : std_logic vector(5 downto 0) := "000110"; -- 0x06
   constant BGTZ : std_logic_vector(5 downto 0) := "000111"; -- 0x07
   constant ADDI : std_logic_vector(5 downto 0) := "001000"; -- 0x08
   constant ADDIU : std_logic_vector(5 downto 0) := "001001"; -- 0x09
   constant SLTI : std_logic_vector(5 downto 0) := "001010"; -- 0x0A
   constant SLTIU : std logic vector(5 downto 0) := "001011"; -- 0x0B
   constant ANDI : std logic vector(5 downto 0) := "001100"; -- 0x0C
                   : std logic vector(5 downto 0) := "001101"; -- 0x0D
   constant ORI
   constant XORI : std logic vector(5 downto 0) := "001110"; -- 0x0E
                  : std logic vector(5 downto 0) := "001111"; -- 0x0F
   constant LUI
   constant LB
                   : std logic vector(5 downto 0) := "100000"; -- 0x20
                  : std logic vector(5 downto 0) := "100001"; -- 0x21
   constant LH
                  : std logic vector(5 downto 0) := "100011"; -- 0x23
   constant LW
   constant LBU : std logic vector(5 downto 0) := "100100"; -- 0x24
   constant LHU : std logic vector(5 downto 0) := "100101"; -- 0x25
   constant SB : std logic vector(5 downto 0) := "101000"; -- 0x28
```

```
constant SH : std_logic_vector(5 downto 0) := "101001"; -- 0x29
constant SW : std_logic_vector(5 downto 0) := "101011"; -- 0x2B
    constant TEST : std logic vector(5 downto 0) := "110000"; -- 0x30
    -- FUNCT definition as constants
    constant SLLR : std logic vector(5 downto 0) := "000000"; -- 0x00
    constant SRLR : std logic vector(5 downto 0) := "000010"; -- 0x02
    constant SRAR : std logic vector(5 downto 0) := "000011"; -- 0x03
    constant SLLVR : std logic vector(5 downto 0) := "000100"; -- 0x04
    constant SRLVR : std logic vector(5 downto 0) := "000110"; -- 0x06
    constant SRAVR : std_logic_vector(5 downto 0) := "000111"; -- 0x07
    constant JR : std_logic_vector(5 downto 0) := "001000"; -- 0x08
    constant JALR : std_logic_vector(5 downto 0) := "001001"; -- 0x09
    constant MFHI : std logic vector(5 downto 0) := "010000"; -- 0x10
    constant MTHI : std logic vector(5 downto 0) := "010001"; -- 0x11
    constant MFLO : std logic vector(5 downto 0) := "010010"; -- 0x12
    constant MTLO : std logic vector(5 downto 0) := "010011"; -- 0x13
    constant MULTR : std logic vector(5 downto 0) := "011000"; -- 0x18
    constant ADDR : std logic vector(5 downto 0) := "100000"; -- 0x20
    constant ADDRU : std logic vector(5 downto 0) := "100001"; -- 0x21
    constant SUBR : std logic vector(5 downto 0) := "100010"; -- 0x22
    constant SUBRU : std logic vector(5 downto 0) := "100011"; -- 0x23
    constant ANDR : std logic vector(5 downto 0) := "100100"; -- 0x24
                   : std logic vector(5 downto 0) := "100101"; -- 0x25
    constant ORR
    constant XORR : std logic vector(5 downto 0) := "100110"; -- 0x26
    constant NORR : std logic vector(5 downto 0) := "100111"; -- 0x27
    constant SLTR : std logic vector(5 downto 0) := "101010"; -- 0x2A
    constant SLTRU : std logic vector(5 downto 0) := "101011"; -- 0x2B
begin
           <= '0' when OPCODE = ANDI or OPCODE = ORI or OPCODE = XORI else '1';</pre>
    SorZ
           <= '1' when OPCODE = "000000" else '0';</pre>
    RorT
    RTZero <= '1' when OPCODE = "000001" else '-';</pre>
    cntr comb: process (clk, rst, OPCODE, FUNCT, RT)
   begin
        if(rst = '1') then
            -- OUTPUT initialization
            -- SorZ
                          <= '0';
                        <= '0';
            BorI
                        <= "0000";
            ALUop
                       <= '0';
            sv
                       <= '0';
            MF
                       <= '0';
            ΜТ
                       <= '0';
            HIOrLO
                       <= '0';
            DMorALU
                        <= "000";
            DMWT
                       <= '0';
            Link
            -- RorI
                        <= '0';
            BranchType <= "00";</pre>
            NEorEQ
                        <= '0';
            -- RTZero
                        <= '0';
                        <= '0';
            Jump
                        <= '0':
            JumpPSD
            TestMult
                        <= '0';
        elsif(clk'event and clk = '1') then
            case OPCODE is
```

```
when TEST =>
   -- SorZ <= '-';
BorI <= '-';
ALUop <= "---";
                <= '-';
    sv
   MF
MT
               <= '-';
               <= '-';
   HIOrLO <= '-';
DMorALU <= '-';
              <= '-';
              <= "---";
   DMWT
Link
   Link <= '-';
-- RorI <= '-';
    BranchType <= "--";
    NEOrEQ <= '-';
    -- RTZero <= '-';
    Jump <= '-';
JumpPSD <= '-';
    TestMult <= '1';</pre>
when LW =>
                <= '1';
   -- SorZ
    BorI
              <= '0';
    ALUop
              <= "1001";
    sv
              <= '-';
   MF
MT
              <= '0';
   MT <= '-';
HIOrLO <= '-';
   DMorALU <= '1';
DMWT <= "100";
Link <= '0';
-- RorI <= '0';
   BranchType <= "00";
NEorEQ <= '-';</pre>
                <= '-';
    -- RTZero
    Jump <= '0';
JumpPSD <= '-';
    TestMult <= '0';
when LH =>
                 <= '1';
   -- SorZ
             <= '0';
"100
    BorI
                <= "1001";
    ALUop
                <= '-';
                <= '0';
    MF
               <= '-';
    TM
            <= '-';
<= '-';
<= '1';
    HIorLO
    DMorALU
    DMWT
               <= "011";
               <= '0';
    Link
    -- RorI <= '0';
    BranchType <= "00";</pre>
    NEOrEQ <= '-';
    -- RTZero
                <= '-';
    Jump <= '0';
              <= '-';
    JumpPSD
                <= '0';
    TestMult
when LHU =>
   -- SorZ
                 <= '1';
    BorI
               <= '0';
                <= "1001";
    ALUop
                <= '-';
    sv
```

```
<= '0';
   MF
   MT
              <= '-';
            <= '-';
   HIorLO
             <= '1';
   DMorALU
   DMWT
Link
             <= "010";
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
   -- RTZero <= '-';
   TestMult <= '0';</pre>
when LB =>
              <= '1';
   -- SorZ
             <= '0';
   BorI
             <= "1001";
   ALUop
             <= '-';
   sv
   MF
             <= '0';
             <= '-';
   HIorLO
            <= '-';
             <= '1';
   DMorALU
   DMWT
             <= "001";
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
              <= '-';
   -- RTZero
   Jump <= '0';
TumpPSD <= '-';
              <= '0';
   TestMult
              <= '0';
when LBU =>
   -- SorZ
                <= '1';
            <= '0';
   BorI
             <= "1001";
   ALUop
              <= '-';
   sv
              <= '0';
   MF
              <= '-';
   MT
             <= '-';
   HIOrLO
              <= '1';
   DMorALU
              <= "000";
   DMWT
             <= '0';
   Link
   -- RorI
              <= '0';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
   -- RTZero
              <= '-';
   Jump <= '0';
              <= '-';
   JumpPSD
   TestMult
              <= '0';
when SW =>
   -- SorZ
               <= '1';
              <= '0';
   BorI
   ALUop
              <= "1001";
              <= '-';
   sv
              <= '-';
   MF
              <= '-';
   МТ
              <= '-';
   HIorLO
              <= '-';
   DMorALU
              <= "100";
   DMWT
              <= '-';
   Link
```

```
-- RorI
             <= '-';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
-- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
TestMult <= '0';
when SH =>
   -- SorZ
              <= '1';
             <= '0';
   BorI
             <= "1001";
   ALUop
             <= '-';
   SV
             <= '-';
   MF
   MT
             <= '-';
           <= '-';
   HIorLO
             <= '-';
   DMorALU
   DMWT
Link
             <= "011";
   Link <= '-';
-- RorI <= '-';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SB =>
               <= '1';
   -- SorZ
   Bori <= '0';
             <= "1001";
   ALUop
             <= '-';
   SV
             <= '-';
   MF
   МТ
   DMWT
             <= '-';
   Link
   -- RorI
              <= '-';
   BranchType <= "00";</pre>
             <= '-';
   NEorEQ
              <= '-';
   -- RTZero
             <= '0';
   Jump
JumpPSD
              <= '-';
   TestMult
              <= '0';
when BLTZ =>
-- when BGEZ =>
               <= '1';
   -- SorZ
   BorI
             <= '1';
              <= "1010";
   ALUop
              <= '-';
   sv
              <= '-';
   MF
              <= '-';
   MT
             <= '-';
   HIorLO
   DMorALU <= '-';
   DMWT
              <= "---";
             <= '-';
   Link
   -- RorI <= '-';
   BranchType <= "11";</pre>
   NEOrEQ <= RT(0);</pre>
   -- RTZero <= '1';
              <= '0';
   Jump
```

```
<= '-';
   JumpPSD
              <= '0';
   TestMult
when BLEZ =>
   -- SorZ
               <= '1';
            <= '1';
"101(
   BorI
            <= "1010";
   ALUop
             <= '-';
   sv
             <= '-';
   MF
   МТ
             <= '-';
            <= '-';
   HIorLO
             <= '-';
   DMorALU
             <= "---";
   DMWT
Link
   Link <= '-';
-- RorI <= '-';
   BranchType <= "10";</pre>
   NEorEQ <= '0';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when BGTZ =>
              <= '1';
   -- SorZ
             <= '1';
   BorI
   ALUop
             <= "1010";
             <= '-';
   sv
             <= '-';
   MF
   MT
             <= '-';
            <= '-';
   HIOrLO
   DMorALU
             <= '-';
   DMWT
             <= "---";
   <= '-';
   BranchType <= "10";
NEorEQ <= '1';</pre>
              <= '-';
   -- RTZero
   Jump
JumpPSD
              <= '0';
              <= '-';
   TestMult
              <= '0';
when BEQ =>
               <= '1';
   -- SorZ
            <= '1';
"101
   BorI
              <= "1010";
   ALUop
              <= '-';
   sv
              <= '-';
   MF
              <= '-';
   MT
             <= '-';
   HIorLO
             <= '-';
   DMorALU
   DMWT
              <= ''---'';
             <= '-';
   Link
   -- RorI <= '-';
   BranchType <= "01";</pre>
   NEorEQ <= '0';
   -- RTZero
              <= '-';
   Jump <= '0';
             <= '-';
   JumpPSD
              <= '0';
   TestMult
when BNE =>
                <= '1';
   -- SorZ
              <= '1';
   BorI
```

```
ALUop
               <= "1010";
   sv
               <= '-';
               <= '-';
   MF
   MF
MT
              <= '-';
             <= '-';
   HIOTLO
             <= '-';
   DMorALU
   DMWT
Link
             <= "'---";
   Link <= '-';
-- RorI <= '-';
   BranchType <= "01";</pre>
   NEorEQ <= '1';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when ADDI =>
               <= '1';
   -- SorZ
             <= '0';
   BorI
             <= "1000";
   ALUop
              <= '-';
   sv
   MF
             <= '0';
             <= '-';
             <= '-';
   HIorLO
             <= '0';
   DMorALU
   DMWT
Link
             <= "'---";
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";
NEorEQ <= '-';
-- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';
when ADDIU =>
                <= '1';
   -- SorZ
            <= '0';
<= "1001";
   BorI
   ALUop
              <= '-';
   sv
              <= '0';
   MF
              <= '-';
   TM
              <= '-';
   HIOrLO
              <= '0';
   DMorALU
              <= "---";
   DMWT
   --- RorI
Branc's
               <= '0';
   BranchType <= "00";
   NEorEQ <= '-';
   -- RTZero
               <= '-';
   Jump <= '0';
             <= '-';
   JumpPSD
   TestMult
               <= '0';
when SLTI =>
   -- SorZ
                <= '1';
              <= '0';
   BorI
   ALUop
              <= "0110";
               <= '-';
   sv
               <= '0';
   MF
   MT
               <= '-';
               <= '-';
   HIorLO
               <= '0';
   DMorALU
```

```
<= "---";
   DMWT
   Link
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
              <= '-';
   -- RTZero
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SLTIU =>
              <= '1';
   -- SorZ
             <= '0';
   BorI
            <= "0111";
   ALUop
             <= '-';
   sv
             <= '0';
   MF
   MT
             <= '-';
            <= '-';
   HIorLO
            <= '0';
   DMorALU
             <= "---";
   DMWT
Link
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero
              <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';
when ANDI =>
   -- SorZ
               <= '0';
            <= '0';
   BorI
             <= "1100";
   ALUop
             <= '-';
   SV
             <= '0';
   MF
   MT
             <= '-';
             <= '-';
   HIorLO
           <= '0';
<= "---";
   DMorALU
   DMWT
             <= '0';
   Link
   -- RorI
              <= '0';
   BranchType <= "00";</pre>
             <= '-';
   NEorEQ
   -- RTZero
              <= '-';
   Jump
             <= '0';
              <= '-';
   JumpPSD
   TestMult
              <= '0';
when ORI =>
   -- SorZ
               <= '0';
             <= '0';
   BorI
              <= "1101";
   ALUop
              <= '-';
   sv
              <= '0';
   MF
   MT
              <= '-';
             <= '-';
   HIorLO
           <= '0';
   DMorALU
             <= "---";
   DMWT
              <= '0';
   Link
   -- RorI <= '0';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
                <= '-';
   -- RTZero
```

```
<= '0';
   Jump
   JumpPSD <= '-';
             <= '0';
   TestMult
when XORI =>
   n XUK.

-- SorZ

-- "111(
              <= '0';
             <= "1110";
   ALUop
             <= '-';
   sv
             <= '0';
   MF
   MT
           <= '-';
<= '-';
   HIOrLO
             <= '0';
   DMorALU
             <= "---";
   DMWT
Link
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
-- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when LUI =>
   -- SorZ
               <= '-';
            <= '0';
   BorI
             <= "0000";
   ALUop
             <= '0';
   sv
             <= '0';
   MF
   МТ
   DMWT
   Link <= '0';
-- RorI <= '0';
   BranchType <= "00";
NEorEQ <= '-';
   <= '-';
   TestMult
              <= '0';
when J =>
   -- SorZ
                <= '-';
              <= '-';
   BorI
              <= "----";
   ALUop
              <= '-';
   sv
              <= '-';
   MF
              <= '-';
   MT
             <= '-';
   HIorLO
              <= '-';
   DMorALU
   DMWT
              <= "---";
   Link
              <= '-';
   -- RorI
              <= '-';
   BranchType <= "--";</pre>
   NEorEQ <= '-';
   -- RTZero
              <= '-';
   Jump <= '1';
   JumpPSD
             <= '1';
   TestMult <= '0';</pre>
when JAL =>
                 <= '-';
  -- SorZ
```

```
BorI
               <= '-';
               <= "'----";
   ALUop
   sv
               <= '-';
              <= '-';
   MF
   MT
              <= '-';
   HIOrLO <= '-';
              <= '-';
   DMorALU
   DMWT
Link
              <= "'---";
   Link <= '1';
-- RorI <= '1';
   BranchType <= "--";</pre>
   NEOrEQ <= '-';
   -- RTZero <= '-';
   Jump <= '1';
JumpPSD <= '1';
   TestMult <= '0';</pre>
when RTYPE =>
   case FUNCT is
       when ADDR =>
           -- SorZ
                        <= '-';
                     <= '1';
           BorI
                     <= "1000";
           ALUop
           sv
                      <= '-';
           MF
                     <= '0';
           MT
                     <= '-';
           HIOTLU

DMOrALU <= 'U',
<= "---";
                     <= '-';
           Link <= '0';
-- RorI <= '1';
           BranchType <= "00";</pre>
           NEOrEQ <= '-';
                       <= '-';
           -- RTZero
           Jump <= '0';
JumpPSD <= '-':
           JumpPSD
           TestMult
                      <= '0';
       when ADDRU =>
                         <= '-';
           -- SorZ
                      <= '1';
           BorI
                      <= "1001";
           ALUop
                      <= '-';
           sv
                      <= '0';
           MF
           MT
                      <= '-';
                      <= '-';
           HIorLO
                      <= '0';
           DMorALU
                      <= "'---";
           DMWT
           Link
                      <= '0';
           -- RorI
                       <= '1';
           BranchType <= "00";</pre>
           NEorEQ <= '-';
           -- RTZero
                       <= '-';
           Jump <= '0';
JumpPSD <= '-';
                      <= '0';
           TestMult
       when SUBR =>
           -- SorZ
                       <= '-';
                      <= '1';
           BorI
                       <= "1010";
           ALUop
```

```
<= '-';
   SV
              <= '0';
   MF
   MT
              <= '-';
             <= '-';
   HIorLO
              <= '0';
   DMorALU
   DMWT
              <= "---";
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SUBRU =>
                <= '-';
   -- SorZ
             <= '1';
   BorI
   ALUop
             <= "1011";
             <= '-';
   MF
             <= '0';
             <= '-';
             <= '-';
   HIOrLO
             <= '0';
   DMorALU
             <= "---";
   DMWT
   Link <= '0';
-- RorI <= '1';
   Link
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
   -- RTZero
              <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';
when MULTR =>
                <= '-';
   -- SorZ
             <= '1';
   BorI
              <= "--00";
   ALUop
              <= '-';
   SV
              <= '-';
   MF
              <= '0';
   TM
              <= '-';
   HIOrLO
              <= '-';
   DMorALU
   DMWT
              <= "---";
              <= '-';
   Link
   -- RorI
               <= '-';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero
               <= '-';
   Jump
              <= '0';
   JumpPSD
              <= '-';
   TestMult
              <= '0';
when MFHI =>
                <= '-';
   -- SorZ
             <= !-!;
   BorI
   ALUop
              <= "----";
              <= '-';
   sv
              <= '1';
   MF
              <= '-';
   МТ
              <= '1';
   HIorLO
               <= '-';
   DMorALU
               <= "'---";
   DMWT
```

```
Link <= '0';
-- RorI <= '1';
BranchType <= "00";
   NEOrEQ <= '-';
-- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
    TestMult <= '0';</pre>
when MTHI =>
                <= '-';
   -- SorZ
             <= !-';
   BorI
             <= "----";
   ALUop
              <= '-';
              <= '-';
   MF
   MT
              <= '1';
             <= '1';
   HIorLO
             <= '-';
   DMorALU
   DMWT
Link
             <= "---";
   Link <= '-';
-- RorI <= '-';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when MFLO =>
   -- SorZ
                <= '-';
              <= '-';
   BorI
              <= "----";
   ALUop
              <= '-';
   sv
              <= '1';
   MF
   MT
              <= '-';
             <= '0';
   HIOrLO
           <= '-',
<= "---";
   DMorALU
   DMWT
               <= '0';
   Link
   -- RorI
               <= '1';
   BranchType <= "00";</pre>
              <= '-';
   NEorEQ
   -- RTZero
               <= '-';
   Jump
JumpPSD
               <= '0';
               <= '-';
   TestMult
               <= '0';
when MTLO =>
   -- SorZ
                <= '-';
             <= '-';
   BorI
               <= "----";
   ALUop
               <= '-';
   SV
   MF
               <= '-';
               <= '1';
   MT
               <= '0';
   HIOrLO
               <= '-';
   DMorALU
               <= "---";
   DMWT
              <= '-';
   Link
   -- RorI
               <= '-';
   BranchType <= "00";</pre>
               <= '-';
   NEorEQ
   -- RTZero
               <= '-';
               <= '0';
    Jump
```

```
<= '-';
   JumpPSD
              <= '0';
   TestMult
when ANDR =>
   -- SorZ
              <= '-';
            <= '-
<= '1';
   BorI
             <= "1100";
   ALUop
              <= '-';
   SV
             <= '0';
   MF
MT
             <= '-';
            <= '-';
   HIorLO
             <= '0';
   DMorALU
             <= "---";
   DMWT
Link
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when ORR =>
   -- SorZ
               <= '-';
             <= '1';
   BorI
   ALUop
             <= "1101";
   sv
             <= '-';
             <= '0';
   MF
   MT
             <= '-';
             <= '-';
   HIOrLO
             <= '0';
   DMorALU
   DMWT
Link
             <= "---";
             <= '0';
   -- RorI
              <= '1';
   BranchType <= "00";
NEorEQ <= '-';</pre>
               <= '-';
   -- RTZero
              <= '0';
   Jump
JumpPSD
              <= '-';
   TestMult
              <= '0';
when XORR =>
                <= '-';
   -- SorZ
            <= '1';
- "111(
   BorI
              <= "1110";
   ALUop
              <= '-';
   sv
              <= '0';
   MF
   MT
              <= '-';
   HIorLO
              <= '-';
              <= '0';
   DMorALU
   DMWT
              <= "---";
             <= '0';
   Link
   -- RorI
              <= '1';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero
              <= '-';
   Jump <= '0';
              <= '-';
   JumpPSD
              <= '0';
   TestMult
when NORR =>
   -- SorZ
                <= '-';
              <= '1';
   BorI
```

```
ALUop
               <= "11111";
   sv
               <= '-';
              <= '0';
   MF
   MF
MT
              <= '-';
             <= '-';
   HIOrLO
             <= '0';
   DMorALU
   DMWT
Link
             <= "'---";
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
   -- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SLTR =>
                <= '-';
   -- SorZ
             <= '1';
   BorI
             <= "0110";
   ALUop
              <= '-';
   sv
   MF
             <= '0';
             <= '-';
             <= '-';
   HIorLO
             <= '0';
   DMorALU
   DMWT
             <= "---";
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";
NEorEQ <= '-';</pre>
               <= '-';
   -- RTZero
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';
when SLTRU =>
                <= '-';
   -- SorZ
             <= '1';
<= "0111";
   BorI
   ALUop
              <= '-';
   sv
              <= '0';
   MF
              <= '-';
   MT
              <= '-';
   HIOrLO
              <= '0';
   DMorALU
              <= "'---";
   DMWT
              <= '0';
   Link
   -- RorI
               <= '1';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
   -- RTZero
               <= '-';
   Jump <= '0';
   JumpPSD
              <= '-';
   TestMult
              <= '0';
when SLLR =>
   -- SorZ
                <= '-';
              <= '1';
   BorI
   ALUop
              <= "0000";
               <= '0';
   SV
              <= '0';
   MF
   MT
               <= '-';
               <= '0';
   HIorLO
               <= '0';
   DMorALU
```

```
<= "---";
   DMWT
   Link
   Link <= '0';
-- RorI <= '1';
BranchType <= "00";
   NEOrEQ <= '-';
              <= '-';
   -- RTZero
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SRLR =>
               <= '-';
   -- SorZ
             <= '1';
   BorI
             <= "0010";
   ALUop
             <= '0';
             <= '0';
   MF
   MT
             <= '-';
             <= '-';
   HIorLO
             <= '0';
   DMorALU
             <= "---";
   DMWT
Link
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";</pre>
   Jump <= '0';
JumpPSD <= '-';
   TestMult <= '0';</pre>
when SRAR =>
                <= '-';
   -- SorZ
            <= '1';
"0011
   BorI
             <= "0011";
   ALUop
             <= '0';
   sv
             <= '0';
   MF
   MT
             <= '-';
             <= '-';
   HIorLO
           <= '0';
<= "---";
   DMorALU
   DMWT
             <= '0';
   Link
   -- RorI
               <= '1';
   BranchType <= "00";</pre>
              <= '-';
   NEorEQ
   -- RTZero
              <= '-';
   Jump
              <= '0';
              <= '-';
   JumpPSD
   TestMult
              <= '0';
when SLLVR =>
   -- SorZ
                <= '-';
             <= '1';
   BorI
              <= "0000";
   ALUop
              <= '1';
   sv
              <= '0';
   MF
   MT
              <= '-';
             <= '0';
   HIorLO
           <= '0';
   DMorALU
              <= "---";
   DMWT
              <= '0';
   Link
   -- RorI <= '1';
   BranchType <= "00";</pre>
   NEOrEQ <= '-';
              <= '-';
   -- RTZero
```

```
Jump <= '0';
JumpPSD <= '-';
TestM:'1'
    TestMult <= '0';</pre>
when SRLVR =>
   -- Sorz <=
-- Sort <= '1';
-- "001(
               <= '-';
              <= "0010";
   ALUop
               <= '1';
   sv
              <= '0';
   MF
   MT
            <= '-';
<= '-';
   HIOrLO
              <= '0';
   DMorALU
              <= "'---";
   DMWT
Link
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";</pre>
   NEorEQ <= '-';
-- RTZero <= '-';
   Jump <= '0';
JumpPSD <= '-';
    TestMult <= '0';</pre>
when SRAVR =>
   -- SorZ
                 <= '-';
              <= '-';
<= '1';
<= "0011";
   BorI
   ALUop
   sv
              <= '1';
              <= '0';
   MF
   МТ
              <= '-';
<= '-';
   HIOrLO
   DMorALU <= '0';
DMWT <= "---";
   DMWT
   Link <= '0';
-- RorI <= '1';
   BranchType <= "00";
NEorEQ <= '-';</pre>
   <= '-';
    TestMult
               <= '0';
when JR =>
                  <= '-';
   -- SorZ
              <= '-';
   BorI
               <= "----";
   ALUop
               <= '-';
   SV
               <= '-';
   MF
               <= '-';
   MT
               <= '-';
   HIorLO
               <= '-';
   DMorALU
   DMWT
               <= "---";
   Link
               <= '-';
    -- RorI
                <= '-';
   BranchType <= "--";</pre>
   NEorEQ <= '-';
    -- RTZero
                <= '-';
    Jump
               <= '1';
               <= '0';
    JumpPSD
    TestMult
               <= '0';
when JALR =>
                 <= '-';
   -- SorZ
```

```
BorI
                                       <= '-';
                                     <= "----";
                           ALUop
                           sv
                                      <= '-';
                                      <= '-';
                           MF
                           MT
                                     <= '-';
                           HIOrLO <= '-';
                                     <= '-';
                           DMorALU
                           DMWT
Link
                                      <= "---";
                           Link <= '1';
-- RorI <= '1';
                           BranchType <= "--";</pre>
                           NEOrEQ <= '-';
                           -- RTZero <= '-';
                           Jump <= '1';
JumpPSD <= '0';
                           TestMult <= '0';</pre>
                       when others =>
                                        <= '-';
                           -- SorZ
                           BorI
                                     <= '-';
                                     <= "----";
                           ALUop
                                     <= '-';
                           SV
                           MF
MT
                                     <= '-';
                                     <= '-';
                                     <= '-';
                           HIorLO
                          DMorALU <= '-';
DMWT <= "--";
Link <= '-';
                                     <= '-';
                           -- RorI <= '-';
                           BranchType <= "--";
NEorEQ <= '-';</pre>
                                      <= '-';
                           -- RTZero
                           Jump <= '-';
JumpPSD <= '-';
                           TestMult <= '-';
                   end case;
               when others =>
                                <= '-';
                   -- SorZ
                             <= '-';
                   BorI
                              <= "----";
                   ALUop
                              <= '-';
                   sv
                              <= '-';
                   MF
                              <= '-';
                   MT
                              <= '-';
                   HIOrLO
                              <= '-';
                   DMorALU
                              <= "---";
                   DMWT
                   Link
                             <= '-';
                   -- RorI
                               <= '-';
                   BranchType <= "--";
                   NEorEQ <= '-';
                   -- RTZero
                               <= '-';
                   Jump <= '-';
JumpPSD <= '-';
                   TestMult
                              <= '-';
           end case;
       end if;
   end process;
end Behavioral;
```


Σύγχρονη ακολουθιακή μονάδα

Γενική περιγραφή


Η μονάδα αυτή είναι καθαρά συνδυαστική και περιλαμβάνει μια μηχανή πεπερασμένων καταστάσεων (FSM) τύπου Moore υλοποιημένη με 3 process. Στην πραγματικότητα έχουμε αφαιρέσει το τρίτο process για τον καθορισμό των εξόδων ανάλογα την κατάσταση και το έχουμε αντικαταστήσει με συνδυαστική λογική χωρίς process. Όλα αυτά είναι σύμφωνα με τα σωστά πρότυπα συγγραφής VHDL και συνιστούνται κατά τη συγγραφή μιας FSM τύπου Moore (ή και Mealy).

Το διάγραμμα καταστάσεων της FSM φαίνεται παρακάτω και δείχνει κατανοητά όλα τα στάδια τα οποία πρέπει να περάσει κάθε εντολή κατά τη διάρκεια της εκτέλεσης της. Τα πρώτα δύο στάδια (IF, ID) είναι κοινά για όλες τις εντολές οπότε και πρατηρούμε οτι δεν υπάρχει κάποια διακλάδωση σε αυτά.

Τέλος πρέπει να αναφέρουμε οτι μόνο για την εντολή MULT το πλήθος των καταστάσεων (άρα και των κύκλων ρολογιού) είναι μεταβλητό και εξαρτάται από την generic παράμετρο mult_pipe η οποία ορίζει αν ο πολλαπλασιαστής μας είναι υλοποιημένος με διοχέτευση όπως περιγράφτηκε στην αντίστοιχη ενότητα.



Block διάγραμμα



```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity control fsm is
    generic(mult pipe
                      : boolean := true);
                       : in std logic;
    port(
           clk
                       : in std logic;
            rst
                       : in std logic vector(5 downto 0);
            OPCODE
                       : in std logic vector (5 downto 0);
            FUNCT
                       : out std logic;
            PC write
                       : out std logic;
            IR write
            MAR write
                        : out std_logic;
            DMD read
                        : out std_logic;
            DMD write
                        : out std_logic;
            RF write
                        : out std logic;
            HILO write
                         : out std logic);
end control fsm;
architecture Behavioral of control fsm is
    -- state definition
    type control states is (S0, S1, S2A, S2B, S2C, S2D, S2E, S2F, S3, S4A, S4B,
S4C);
    signal current_state, next_state : control_states;
    -- OPCODE definition as constants
    constant RTYPE : std_logic_vector(5 downto 0) := "000000"; -- 0x00
    constant BLTZ : std_logic_vector(5 downto 0) := "000001"; -- 0x01
    --constant BGEZ : std_logic_vector(5 downto 0) := "000001"; -- 0x01
Don't need it because it has the same opcode
                   : std_logic_vector(5 downto 0) := "000010"; -- 0x02
    constant J
```

```
: std logic vector(5 downto 0) := "000011"; -- 0x03
    constant JAL
                   : std_logic_vector(5 downto 0) := "000100"; -- 0x04
    constant BEQ
                   : std_logic_vector(5 downto 0) := "000101"; -- 0x05
   constant BNE
    constant BLEZ : std_logic_vector(5 downto 0) := "000110"; -- 0x06
    constant BGTZ : std_logic_vector(5 downto 0) := "000111"; -- 0x07
   constant ADDI : std_logic_vector(5 downto 0) := "001000"; -- 0x08
   constant ADDIU : std_logic_vector(5 downto 0) := "001001"; -- 0x09
   constant SLTI : std logic vector(5 downto 0) := "001010"; -- 0x0A
   constant SLTIU : std_logic_vector(5 downto 0) := "001011"; -- 0x0B
   constant ANDI : std_logic_vector(5 downto 0) := "001100"; -- 0x0C
                   : std_logic_vector(5 downto 0) := "001101"; -- 0x0D
   constant ORI
   constant XORI : std_logic_vector(5 downto 0) := "001110"; -- 0x0E
   constant LUI : std logic vector(5 downto 0) := "001111"; -- 0x0F
                   : std logic vector(5 downto 0) := "100000"; -- 0x20
    constant LB
                  : std logic vector(5 downto 0) := "100001"; -- 0x21
    constant LH
                  : std logic vector(5 downto 0) := "100011"; -- 0x23
    constant LW
                  : std logic vector(5 downto 0) := "100100"; -- 0x24
    constant LBU
    constant LHU : std logic vector(5 downto 0) := "100101"; -- 0x25
   constant SB
                  : std logic vector(5 downto 0) := "101000"; -- 0x28
                   : std logic vector(5 downto 0) := "101001"; -- 0x29
   constant SH
                   : std logic vector(5 downto 0) := "101011"; -- 0x2B
   constant SW
   constant TEST : std logic vector(5 downto 0) := "110000"; -- 0x30
   -- FUNCT definition as constants
   constant SLLR : std logic vector(5 downto 0) := "0000000"; -- 0x00
                   : std logic vector (5 downto 0) := "000010"; -- 0x02
   constant SRLR
   constant SRAR : std logic vector(5 downto 0) := "000011"; -- 0x03
   constant SLLVR : std logic vector(5 downto 0) := "000100"; -- 0x04
   constant SRLVR : std_logic vector(5 downto 0) := "000110"; -- 0x06
   constant SRAVR : std_logic vector(5 downto 0) := "000111"; -- 0x07
                   : std_logic_vector(5 downto 0) := "001000"; -- 0x08
   constant JR
                   : std_logic_vector(5 downto 0) := "001001"; -- 0x09
   constant JALR
   constant MFHI : std logic vector(5 downto 0) := "010000"; -- 0x10
   constant MTHI : std logic vector(5 downto 0) := "010001"; -- 0x11
   constant MFLO : std_logic_vector(5 downto 0) := "010010"; -- 0x12
                   : std logic vector (5 downto 0) := "010011"; -- 0x13
   constant MTLO
   constant MULTR : std_logic vector(5 downto 0) := "011000"; -- 0x18
                   : std_logic_vector(5 downto 0) := "100000"; -- 0x20
   constant ADDR
   constant ADDRU : std_logic_vector(5 downto 0) := "100001"; -- 0x21
                   : std_logic_vector(5 downto 0) := "100010"; -- 0x22
   constant SUBR
    constant SUBRU : std_logic_vector(5 downto 0) := "100011"; -- 0x23
   constant ANDR : std_logic_vector(5 downto 0) := "100100"; -- 0x24
                   : std_logic_vector(5 downto 0) := "100101"; -- 0x25
    constant ORR
                   : std_logic_vector(5 downto 0) := "100110"; -- 0x26
    constant XORR
                  : std_logic_vector(5 downto 0) := "100111"; -- 0x27
    constant NORR
                   : std_logic_vector(5 downto 0) := "101010"; -- 0x2A
    constant SLTR
   constant SLTRU : std_logic vector(5 downto 0) := "101011"; -- 0x2B
   signal mult_counter : std_logic_vector(1 downto 0);
    signal mult_cycles : std_logic_vector(1 downto 0);
begin
   -- Multiplier cycles
   pipelined: if (mult pipe = true) generate
        -- Pipelined multiplier (4 clock cycles latency)
       mult cycles <= "11";</pre>
   end generate;
```

```
normal: if(mult pipe = false) generate
         -- Normal Multiplier (1 clock cycle latency)
         mult cycles <= "00";</pre>
   end generate;
    -- common synchronous process for all FSMs
   SYNCHR: process (clk, rst)
   begin
        if(rst = '1') then
            mult counter <= (others => '0');
            current state <= S0; -- initial state</pre>
        elsif(clk'event and clk = '1') then
            case current_state is
                when S0 =>
                               mult_counter <= (others => '0');
                when S2D =>
                                if(mult counter = mult cycles) then
                                    mult_counter <= (others => '0');
                                else
                                    mult counter <=
std logic vector (unsigned (mult counter) + 1);
                                end if;
                when others => null;
                end case;
            current state <= next state;</pre>
        end if;
   end process;
    -- asynchronous process to create output logic and next state logic
   ASYNCHR: process (current state, OPCODE, FUNCT, mult counter)
   begin
        -- Next state is by default the current state
       next state <= current state;</pre>
       case current state is
            when S0 => -- IF
                next state <= S1;</pre>
            when S1 => -- ID
                case OPCODE is
                    when BLTZ => next_state <= S2B;</pre>
                    -- when BGEZ => next state <= S2B;
                    when J => next_state <= S4C;</pre>
                    when JAL => next state <= S4A;</pre>
                    when BEQ => next state <= S2B;</pre>
                    when BNE
                               => next state <= S2B;
                    when BLEZ => next state <= S2B;</pre>
```

```
when BGTZ
                    => next_state <= S2B;
                   => next_state <= S2B;</pre>
        when ADDI
        when ADDIU => next_state <= S2B;</pre>
        when SLTI => next_state <= S2B;</pre>
        when SLTIU => next_state <= S2B;</pre>
        when ANDI => next state <= S2B;</pre>
        when ORI
                   => next state <= S2B;
        when XORI => next state <= S2B;</pre>
        when LUI => next state <= S2B;</pre>
        when LW
                   => next state <= S2A;
        when LH
                  => next state <= S2A;
        when LHU => next state <= S2A;</pre>
        when LB
                  => next state <= S2A;
        when LBU => next state <= S2A;</pre>
        when SW
                   => next state <= S2A;
        when SH
                   => next state <= S2A;
        when SB
                  => next state <= S2A;
        when TEST => next state <= S1;</pre>
        when RTYPE =>
            case FUNCT is
                when SLLR => next state <= S2B;</pre>
                when SRLR => next state <= S2B;</pre>
                when SRAR => next state <= S2B;</pre>
                when SLLVR => next state <= S2B;</pre>
                when SRLVR => next state <= S2B;</pre>
                when SRAVR => next state <= S2B;</pre>
                           => next state <= S4C;
                when JR
                when JALR => next state <= S4A;</pre>
                when MFHI => next state <= S4A;</pre>
                when MFLO => next state <= S4A;</pre>
                when MTHI => next state <= S2F;</pre>
                when MTLO => next state <= S2F;</pre>
                when MULTR => next state <= S2C;</pre>
                            => next state <= S2B;
                when ADDR
                when ADDRU => next state <= S2B;</pre>
                            => next state <= S2B;
                when SUBR
                when SUBRU => next_state <= S2B;</pre>
                           => next_state <= S2B;
                when ANDR
                           => next state <= S2B;
                when ORR
                            => next_state <= S2B;
                when XORR
                           => next state <= S2B;
                when NORR
                            => next_state <= S2B;
                when SLTR
                when SLTRU => next_state <= S2B;</pre>
                when others => next state <= S0;</pre>
            end case;
        when others => next_state <= S0;</pre>
    end case;
                -- EX (LW, LH, LHU, LB, LBU & SW, SH, SB)
when S2A =>
    case OPCODE is
        when LW =>
                       next_state <= S3;</pre>
        when LH =>
                       next state <= S3;
        when LHU =>
                      next state <= S3;
                      next_state <= S3;
        when LB =>
                      next_state <= S3;</pre>
        when LBU =>
        when SW =>
                       next state <= S4B;
```

```
when SH => next_state <= S4B;
when SB => next_state <= S4B;</pre>
                     when others => next state <= S0;</pre>
                 end case;
            when S2B =>
                          -- EX (Normal)
                 case OPCODE is
                     when BLTZ => next state <= S4C;</pre>
                     when BGEZ => next state <= S4C;
                     when BEQ => next state <= S4C;</pre>
                     when BNE
                                 => next state <= S4C;
                     when BLEZ => next state <= S4C;</pre>
                     when BGTZ => next state <= S4C;</pre>
                     when ADDI => next state <= S4A;</pre>
                     when ADDIU => next state <= S4A;</pre>
                     when SLTI => next state <= S4A;</pre>
                     when SLTIU => next state <= S4A;</pre>
                     when ANDI => next state <= S4A;</pre>
                                 => next state <= S4A;
                     when ORI
                     when XORI => next state <= S4A;</pre>
                     when LUI => next state <= S4A;</pre>
                     when RTYPE => next state <= S4A;</pre>
                     when others => next state <= S0;</pre>
                 end case;
            when S2C =>
                            next state <= S2D;
            when S2D =>
                           if (mult_counter = mult_cycles) then -- EX (MULT)
                                                                        -- 4 cycles
                                  next state <= S2E;</pre>
here for pipelined multiplier
                                                                        -- 1 cycle
                              else
here for normal multiplier
                                  next state <= S2D;
                              end if;
                             next state <= S0; -- EX & WB (MULT)
            when S2E =>
                             next state <= S0; -- EX & WB (MTHI, MTLO)
            when S2F =>
                             next state <= S4A; -- MEM (LW, LH, LHU, LB, LBU)
            when S3 =>
                          next_state <= S0; -- WB (Normal)
next_state <= S0; -- WB (SW, SH, SB)
next_state <= S0; -- WB (Jumps without link and</pre>
            when S4A =>
            when S4B =>
            when S4C =>
Branches)
             -- Other case not needed because we have a path for all the states
             -- when others => next state <= S0;
        end case;
    end process;
    -- combinational logic for outputs
                 <= '1' when current state = S0 else
    IR write
                     '0';
               <= '1' when current state = S2A else
    MAR write
```

```
<= '1' when current_state = S3 else
   DMD_read
                <= '1' when current state = S4B else
   DMD write
                    '0';
                <= '1' when current state = S4A else
   RF write
                    '0';
                <= '1' when current_state = S2E</pre>
   PC_write
                            or current_state = S2F
                            or current state = S4A
                            or current state = S4B
                            or current state = S4C else
                    '0';
   HILO_write
                  <= '1' when current_state = S2E</pre>
                           or current_state = S2F else
                    '0';
end Behavioral;
```

2.5 Τεχνική περιγραφή των μνημών

Μνήμη εντολών


Γενική περιγραφή

Η μνήμη εντολών είναι μια ROM η οποία έχει αποθηκευμένες όλες τις εντολές του προγράμματος που θέλουμε να εκτελέσει ο επεξεργαστής μας. Οι εντολές είναι μεγέθους 32 bits συνεπώς η μνήμη εντολών μας επιτρέπει την αποθήκευση ενός πλήθούς εντολών των 32 bits. Ο καλύτερος τρόπος για να αποθηκεύσουμε τις εντολές αυτές στο FPGA είναι με χρήση BRAMs. Επειδή το μέγιστο μέγεθος μιας BRAM είναι 16 (+ 2 parity) ή 32 (+ 4 parity) Kbits αυτό σημαίνει οτι μπορούμε να αποθηκεύσουμε το μέγιστο 512 ή 1024 εντολές. Για να αποφύγουμε αυτόν τον περιορισμό χρησιμοποιούμε μια δομή με 4 BRAMs των 16 Kbits για συνολική χωρητικότητα 64KBits. Αυτό μας επιτρέπει να αποθηκεύσουμε το μέγιστο 2048 εντολές που είναι αρκετά καλύτερο και επιτρέπει τη φόρτωση ενός μεγάλου πλήθούς προγραμμάτων. Η επιλογή της BRAM από την οποία θα φορτωθεί η εντολή γίνεται μέσω των 2 MSBs της διεύθυνσης των 11 Bits.

Επειδή η χειροκίνητη εισαγωγή των εντολών είναι αρκετά επίπονη, αναπτύξαμε εργαλείο software και Makefile για το εργαλείο make το οποίο τοποθετεί δημιουργεί τις εντολές (machine code) από το πρόγραμμα μας σε assembly και τις τοποθετεί μέσα στα αρχεία που κάνουν instantiation των BRAMs. Παράλληλα φροντίζει για την αυτόματη αφαίρεση των NOP εντολών που παράγουν οι περισσότεροι assemblers για τις MIPS αρχιτεκτονικές λόγω της (στάνταρ) ύπαρξης branch delay slot στις περισσότερες αυτές αρχιτετκτονικές. Η μετατροπή της assembly σε machine code έγινε χρησιμοποιόντας τα GNU Binutils (as, ld) μεταγλωτισμένα για την αρχιτεκτονική MIPS (crosscompiled).

Ολοκληρο το toolchain καθώς και τα προγράμματα δοκιμής μας βρίσκονται στο φάκελο software ενώ ολόκληρη αυτή η διαδικασία μπορεί να εκκινηθεί απλά γράφωντας "make all" στην κονσόλα του Unix λειτουργικού μας.

Block διάγραμμα



```
library ieee;
use ieee.std_logic_1164.all;
--- 2K X 32 RAM (serial concatenation of four 512x32 block RAMs)
entity im_bram_top is
   port( clk
                       : in std_logic;
            en
                        : in std_logic;
            address : in std_logic_vector(10 downto 0);
data_out : out std_logic_vector(31 downto 0));
end im bram top;
architecture Structural of im bram top is
    component im bram 512x32 0 is
                clk: in std logic;
        port(
                we : in std logic;
                en : in std logic;
                ssr : in std logic;
                a : in std logic vector(8 downto 0);
                di : in std logic vector(31 downto 0);
                do : out std logic vector(31 downto 0);
                dop : out std logic vector(3 downto 0));
    end component;
    component im bram 512x32 1 is
              clk : in std logic;
        port(
                we : in std logic;
                en : in std logic;
                ssr : in std logic;
                a : in std logic vector(8 downto 0);
                di : in std logic vector(31 downto 0);
                do : out std logic vector(31 downto 0);
                dop : out std_logic_vector(3 downto 0));
    end component;
    component im bram 512x32 2 is
                clk : in std logic;
        port(
                we : in std logic;
                en : in std logic;
                ssr : in std logic;
                a : in std logic_vector(8 downto 0);
                di : in std logic vector(31 downto 0);
                do : out std logic vector(31 downto 0);
                dop : out std logic vector(3 downto 0));
    end component;
    component im bram 512x32 3 is
              clk: in std logic;
        port(
                we : in std logic;
                we : in std_logic;
en : in std_logic;
ssr : in std_logic;
a : in std_logic_vector(8 downto 0);
di : in std_logic_vector(31 downto 0);
                do : out std_logic_vector(31 downto 0);
                dop : out std logic vector(3 downto 0));
    end component;
    type do_array_type is array (natural range<>) of std_logic_vector(31 downto
0);
    signal do internal : do_array_type(0 to 3);
    signal sl : std logic vector(3 downto 0);
```

```
begin
    -- This module uses 4 512x32 block RAMs
    IM 0 : im bram 512x32 0
    port map (
                clk => clk,
                we => '0',
                en => en,
                ssr \Rightarrow sl(0),
                a => address (8 downto 0),
                di => (others => '0'),
                do => do internal(0),
                dop => open);
    IM 1 : im bram 512x32 1
    port map (
                clk => clk,
                we => '0',
                en => en,
                ssr \Rightarrow sl(1),
                a => address (8 downto 0),
                di => (others => '0'),
                do => do internal(1),
                dop => open);
    IM 2 : im bram 512x32 2
    port map (
                clk => clk,
                we => '0',
                en => en,
                ssr \Rightarrow sl(2),
                a => address (8 downto 0),
                di => (others => '0'),
                do => do_internal(2),
                dop => open);
    IM 3 : im bram 512x32 3
    port map (
                clk => clk,
                we => '0',
                en => en,
                ssr \Rightarrow sl(3),
                    => address (8 downto 0),
                di => (others => '0'),
do => do_internal(3),
                dop => open);
    process (address)
    begin
        case address (10 downto 9) is
            when "00"
                       => s1 <= "1110";
            when others => s1 <= "1111";</pre>
        end case;
    end process;
    data out <= do_internal(0) or do_internal(1) or do_internal(2) or</pre>
do internal(3);
end Structural;
```

Μνήμη δεδομένων

Γενική περιγραφή

Η μνήμη δεδομένων είναι μια RAM η οποία αποτελεί τον βασικό αποθηκευτικό χώρος για τα δεδομένα του προγράμματος που θέλουμε να εκτελέσει ο επεξεργαστής μας. Οι λέξεις είναι μεγέθους 32 bits συνεπώς η μνήμη δεδομένων μας επιτρέπει την φόρτωση ή αποθήκευση ενός πλήθούς λέξεων των 32 bits. Ο καλύτερος τρόπος για να αποθηκεύσουμε τις λέξεις αυτές στο FPGA είναι με χρήση BRAMs. Επειδή το μέγιστο μέγεθος μιας BRAM είναι 16 (+ 2 parity) ή 32 (+ 4 parity) Kbits αυτό σημαίνει οτι μπορούμε να αποθηκεύσουμε το μέγιστο 512 ή 1024 λέξεις. Για να αποφύγουμε αυτόν τον περιορισμό χρησιμοποιούμε μια δομή με 4 BRAMs των 16 Kbits για συνολική χωρητικότητα 64KBits. Η διασύνδεση τους γίνεται παράλληλα και κάθε ένα από τα 4 bytes της λέξης φορτώνεται ή αποθηκεύεται σε μια από τις 4 BRAMs ανάλογα με τα 2 LSBs της διεύθυνσης που ζητάμε. Αυτό μας επιτρέπει να αποθηκεύσουμε το μέγιστο 2048 λέξεις που είναι αρκετά καλύτερο και μας δίνει μεγαλύτερη ελευθερία.


```
library ieee;
use ieee.std logic 1164.all;
--- 2K X 32 RAM (parallel concatenation of four 2Kx8 block RAMs)
entity dm bram top is
   port(
           clk
                       : in std logic;
                       : in std logic vector(3 downto 0);
           en
           we
                       : in std logic vector(3 downto 0);
                       : in std logic vector(3 downto 0);
           ssr
                       : in std logic vector(10 downto 0);
           address
                       : in std logic vector(31 downto 0);
           data in
           data out
                      : out std logic vector(31 downto 0));
end dm bram top;
```

```
architecture Structural of dm bram top is
    component dm_bram_2Kx8 is
                clk : in std_logic;
we : in std_logic;
        port(
                 en : in std_logic;
                 ssr : in std_logic;
                 dop : out std_logic_vector(0 downto 0);
                 a : in std_logic_vector(10 downto 0);
                 di : in std_logic_vector (7 downto 0);
                 do : out std logic vector(7 downto 0));
    end component;
begin
    GenDM : for I in 0 to 3 generate
             DM : dm bram 2Kx8
             port map (
                          clk => clk,
                          we \Rightarrow we(I),
                          en \Rightarrow en(I),
                          ssr => ssr(I),
                          a => address,
                          di \Rightarrow data in(((8*I)+7) downto (8*I)),
                          do \Rightarrow data out(((8*I)+7) downto (8*I)),
                          dop => open);
    end generate GenDM;
end Structural;
```


2.6 Τεχνική περιγραφή όλου του επεξεργαστή (processor)

Γενική περιγραφή

Η μονάδα της διόδου δεδομένων περιλαμβάνει όλες τις μονάδες που αναλύσαμε στις προηγούμενες ενότητες. Πιο συγκεκριμένα περιλαμβάνει τις δύο μνήμες εντολών και δεδομένων, τη μονάδα ελέγχου (ακολουθιακό και συνδυαστικό κομμάτι) και τη δίοδο δεδομένων. Η διασύνδεση τους γίνεται με περιγραφή δομής και ακολουθεί κατά ένα μεγάλο μέρος τη διασύνδεση που προτείνεται στις σημειώσεις του μαθήματος.

Ολόκληρος ο επεξεργαστής κανονικά θα έπρεπε να έχει εισόδους μόνο τα σήματα ρολογιού (clk) και αρχικοποίησης (rst) και καθόλου εξόδους μιας και οι μνήμες εντολών και δεδομένων περιλαμβάνονται μέσα του. Αυτό όμως για λόγους αποσφαλμάτωσης δε συμβαίνει και έχουμε σαν έξοδο αρκετές αρτηρίες (32bit buses) και σήματα που θα θέλαμε γρήγορα να παρατηρήσουμε κατά τη διάρκεια της προσομοίωσης χωρίς κόπο. Αυτές οι debug αρτηρίες και σήματα εξόδου είναι οι εξής:

| Όνομα | Περιγραφή |
|-----------|--|
| • | |
| IR | Εντολή που εκτελείται |
| PC | Μετρητής προγράμματος |
| DMADDR | Διεύθυνση μνήμης δεδομένων |
| DMWE | Σήμα ενεργοποίησης εγγραφής (4 bit για κάθε ένα Byte της λέξης δεδμένων) |
| DMREAD | Δεδομένα ανάγνωσης από τη μνήμη δεδομένων |
| DMWRITE | Δεδομένα εγγραφής προς τη μνήμη δεδομένων |
| DMERROR | Αν η πρόσβαση από ή πρός τη μνήμη δεδομένων ήταν μη ευθυγραμμισμενη |
| RFWRITE | Δεδομένα εγγραφής προς το αρχείο καταχωρητών |
| ALU | Αποτέλεσμα πράξης της ΑLU |
| HI | Αποτέλεσμα πολλαπλασιαστή (32 MSBs) |
| LO | Αποτέλεσμα πολλαπλασιαστή (32 LSBs) |
| ZERO | Αν το αποτέλεσμα της πράξης της ΑLU είναι μηδέν |
| NEGATIVE | Αν το αποτέλεσμα της πράξης της ΑLU είναι αρνητικό |
| OVERFLOW | Αν η πράξη της ΑLU οδήγησε σε υπερχείλιση |
| BISTSTART | Αν η ενσωματωμένη αυτοδοκιμή του πολλαπλασιαστή ξεκίνησε |
| BISTDONE | Αν η ενσωματωμένη αυτοδοκιμή του πολλαπλασιαστή ολοκληρώθηκε |
| BIST FAIL | Αν η ενσωματωμένη αυτοδοκιμή του πολλαπλασιαστή ανίχνευσε λάθος |
| | |



```
library ieee;
use ieee.std logic 1164.all;
entity mips cpu top is
    generic(mult_pipe
                        : boolean := true);
    port ( clk
                        : in std_logic;
            rst
                        : in std_logic;
            IR
                        : out std_logic_vector(31 downto 0);
            РC
                        : out std_logic_vector(31 downto 0);
                        : out std_logic_vector(31 downto 0);
            DMA
            DMDR
                        : out std_logic_vector(31 downto 0);
            DMDW
                        : out std_logic_vector(31 downto 0);
            W
                        : out std_logic_vector(31 downto 0);
            ALU
                        : out std_logic_vector(31 downto 0);
            ΗI
                        : out std_logic_vector(31 downto 0);
            LO
                        : out std_logic_vector(31 downto 0);
                        : out std_logic;
            ZE
            NE
                        : out std_logic;
            \nabla \nabla
                        : out std_logic;
            FL
                        : out std_logic;
            ER
                        : out std logic);
end mips cpu top;
architecture Structural of mips cpu top is
```

```
component im bram top is
            clk
                     : in std logic;
    port(
            en
                        : in std_logic;
            address
                       : in std_logic_vector(10 downto 0);
            data out
                       : out std logic vector(31 downto 0));
end component;
component dm bram top is
            clk : in std logic;
    port(
                        : in std_logic_vector(3 downto 0);
            en
                        : in std logic vector(3 downto 0);
            we
                        : in std_logic vector(3 downto 0);
            ssr
            address : in std_logic_vector(10 downto 0);
data_in : in std_logic_vector(31 downto 0);
data_out : out std_logic_vector(31 downto 0));
end component;
component control comb is
    generic(mult_pipe : boolean := true);
                        : in std logic;
    port(
            clk
                        : in std logic;
            rst
                       : in std logic vector(5 downto 0);
            OPCODE
                        : in std logic vector(5 downto 0);
            FUNCT
                        : in std logic vector(4 downto 0);
                        : out std logic;
            SorZ
                        : out std logic;
            BorI
                        : out std logic vector(3 downto 0);
            ALUop
                        : out std logic;
                        : out std logic;
            MF
                        : out std logic;
            МТ
            HIorLO
DMorALU
                        : out std logic;
                        : out std logic;
                        : out std logic vector(2 downto 0);
            DMWT
                        : out std logic;
            Link
                        : out std logic;
            RorT
            BranchType : out std logic vector(1 downto 0);
                        : out std logic;
            NEorEQ
                        : out std logic;
            RTZero
                        : out std logic;
            Jump
            JumpPSD
            TestMult
                        : out std logic;
                        : out std logic);
end component;
component control fsm is
    generic(mult_pipe : boolean := true);
                        : in std_logic;
: in std_logic;
: in std_logic_vector(5 downto 0);
: in std_logic_vector(5 downto 0);
           clk
    port(
            rst
            OPCODE
            FUNCT
            PC_write : out std_logic;
            IR write
                        : out std logic;
            MAR write : out std logic;
            DMD read
                        : out std logic;
            DMD_write : out std_logic;
            RF write : out std_logic;
            HILO write : out std logic);
end component;
component datapath top is
    generic(mult_pipe : boolean := true);
    port(
            clk
                            : in std logic;
                             : in std logic;
            rst
```

```
PC_write : in std_logic;
                             : in std_logic;
             RF write
             MAR write
                             : in std_logic;
             DMD read
                             : in std logic;
             DMD write
                             : in std logic;
             HILO write
                             : in std logic;
             RorI
                             : in std logic;
             SorZ
                             : in std logic;
             BorT
                             : in std logic;
                             : in std logic;
             SV
             MF
                             : in std logic;
             MT
                             : in std logic;
             HIOrLO
                             : in std logic;
             Jump
                             : in std logic;
             JumpPSD
                             : in std logic;
             BranchType
                             : in std logic vector(1 downto 0);
             NEorEQ
                             : in std logic;
             RTZero
                             : in std logic;
             Link
                             : in std logic;
                             : in std logic;
             DMorALU
                             : in std logic vector(2 downto 0);
                            : in std_logic;
             TestMult
                             : in std logic vector(3 downto 0);
             ALUop
                             : in std logic vector(31 downto 0);
             Bus IRin
                             : in std logic vector(31 downto 0);
             Bus DMDin
                             : out std logic vector (5 downto 0);
             opcode
                             : out std logic vector (5 downto 0);
             funct
                             : out std logic vector(4 downto 0);
             rt
             Bus_FLAGSout : out std_logic_vector(4 downto 0);
Bus_PCout : out std_logic_vector(31 downto 0);
Bus_ALUout : out std_logic_vector(31 downto 0);
                             : out std logic vector(31 downto 0);
             Bus HIout
                             : out std_logic_vector(31 downto 0);
             Bus LOout
             Bus Wout
                             : out std logic vector(31 downto 0);
             Bus_DMWEout : out std_logic_vector(3 downto 0);
Bus_DMAout : out std_logic_vector(31 downto 0);
Bus_DMDout : out std_logic_vector(31 downto 0));
end component;
                  : std_logic;
signal PC write
                     : std logic;
signal IR write
signal RF write
                     : std logic;
signal MAR_write
signal DMD_read
signal DMD_write
                     : std logic;
                     : std logic;
                     : std_logic;
signal HILO_write : std_logic;
signal RorI
                     : std_logic;
signal SorZ
                     : std_logic;
signal BorI
                    : std_logic;
signal sv
                     : std_logic;
signal MF
                     : std logic;
signal MT
                    : std_logic;
signal HIOrLO
                    : std logic;
signal Jump
signal JumpPSD : std_logic;
std_logic;
signal BranchType : std logic vector(1 downto 0);
signal NEorEQ : std_logic;
signal RTZero
                     : std_logic;
signal Link
                    : std logic;
signal DMorALU : std_logic;
signal DMWT : std_logic_vector(2 downto 0);
signal TestMult : std_logic;
signal ALUop : std_logic_vector(3 downto 0);
```

```
signal funct
                 : std_logic_vector(5 downto 0);
signal Bus_DMWE
signal Bus_DMA
                 : std logic vector(3 downto 0);
                 : std logic vector(31 downto 0);
signal Bus DMDin : std logic vector(31 downto 0);
signal Bus DMDout : std logic vector(31 downto 0);
signal dm enable : std logic vector(3 downto 0);
begin
dm enable <= (others => DMD read or DMD write);
INSTMEM : im bram top
port map (
          clk
                      => clk,
                     => IR write,
                     => Bus PCout(12 downto 2),
           address
           data_out
                     => Bus_IRin);
DATAMEM : dm bram top
                     => clk,
port map(
          clk
                     => dm enable,
           en
                     => Bus DMWE,
           we
           ssr
                    => "00<u>0</u>0",
                    => Bus DMA(12 downto 2),
           address
           data in => Bus DMDin,
           data out => Bus DMDout);
CONTROLCOMB : control comb
generic map(mult pipe => mult pipe)
                     => clk,
port map (
          clk
                     => rst,
           rst
           OPCODE
                     => opcode,
                     => funct,
           FUNCT
                     => rt,
           RТ
                     => SorZ,
           SorZ
                     => BorI,
           BorI
           ALUop
                     => ALUop,
                     => sv,
                     => MF,
           MF
           TM
                     => MT,
           HIOrLO
                     => HIOTLO,
           DMorALU
                     => DMorALU,
           DMWT
                     => DMWT,
           Link
                     => Link,
           RorI
                     => RorI,
           BranchType => BranchType,
           NEorEQ
                     => NEorEQ,
           RTZero
                     => RTZero,
           Jump
                     => Jump,
           JumpPSD
                     => JumpPSD,
           TestMult
                     => TestMult);
CONTROLFSM : control_fsm
generic map(mult pipe => mult pipe)
                     => clk,
port map (
          clk
           rst
                     => rst,
           OPCODE
                     => opcode,
           FUNCT
                     => funct,
           PC write
                     => PC write,
           IR write
                     => IR write,
```

```
MAR_write
                           => MAR write,
                          => DMD read,
               DMD read
               DMD write => DMD write,
               RF write => RF write,
               HILO write => HILO write);
   DATAPATH : datapath top
   generic map(mult pipe
                              => mult pipe)
                              => clk,
   port map(
               clk
                             => rst,
               rst
               PC_write
                             => PC write,
               RF write
                             => RF write,
                             => MAR write,
               MAR write
               DMD read
                             => DMD read,
               DMD write
                             => DMD write,
               HILO write
                             => HILO write,
                             => RorI,
               SorZ
                              => SorZ,
               BorI
                             => BorI,
                              => sv,
                              => MF,
                              => MT,
                             => HIorLO,
               HIOrLO
               Jump
                             => Jump,
               JumpPSD
                             => JumpPSD,
               BranchType
                             => BranchType,
                             => NEorEQ,
               NEorEQ
               RTZero
                             => RTZero,
                             => Link,
               Link
                             => DMorALU,
               DMorALU
                             => DMWT,
               DMWT
                             => ALUop,
               ALUop
                             => TestMult,
               TestMult
                             => Bus IRin,
               Bus IRin
               Bus DMDin
                             => Bus DMDout,
                              => opcode,
               opcode
                              => funct,
               funct
                              => rt,
                              => Bus_PCout,
               Bus PCout
               Bus ALUout
                              => ALU,
               Bus HIout
                              => HI,
               Bus LOout
                              => LO,
               Bus FLAGSout
                              => Bus Flags,
               Bus Wout
                              => W,
               Bus DMWEout
                              => Bus DMWE,
               Bus DMAout
                              => Bus DMA,
               Bus DMDout
                              => Bus DMDin);
           <= Bus_IRin;
   IR
   РC
           <= Bus_PCout;</pre>
           <= Bus DMA;
   DMA
           <= Bus DMDout;
   DMDR
           <= Bus DMDin;
   DMDW
           <= Bus_Flags(0);</pre>
   ZE
           <= Bus_Flags(1);</pre>
   NE
   OV
           <= Bus Flags(2);
   FL
           <= Bus Flags(3);
   ER
           <= Bus Flags(4);
end Structural;
```

3. Προσομοίωση

3.1 Μεθοδολογία προσομοίωσης (Behavioral & PAR)

Για την επαλήθευση της ορθής λειτουργίας όλων τον μονάδων αλλά και του επεξεργαστή συνολικά δημιουργήσαμε test-benches τα οποία και φορτώσαμε στον προσομοιωτή Isim που είναι ενσωματωμένος στο πακέτο ISE 14.5 της Xilinx.


Μέσα στο φάκελο ./src/sim/ υπάρχουν όλα τα test-bench που δημιουργήσαμε. Όλες ανεξαιρέτως οι μονάδες έχουν το δικό τους test-bench και γενικότερα ο φάκελος αυτός ακολουθεί πιστά τη δομή του φακέλου ./src/rtl/ που περιέχει την RTL περιγραφή του επεξεργαστή ώστε να μπορεί κάποιος να βρεί το αντίστοιχο test-bench εύκολα και γρήγορα.

Αρχικά προσομοιώσαμε κάθε μονάδα ξεχωριστά ακριβώς μετά απο την ολοκλήρωση της συγγραφής της RTL περιγραφής της. Ανάλογα την πολυπλοκότητα της κάθε μονάδας το αντίστοιχο test-bench είναι μικρό και απλό ή μεγαλύτερο και πιο εξαντλητικό ώστε να καλύψει όλα τα δυνατά σενάρια λειτουργίας της μονάδας. Για παράδειγμα το test-bench μιας απλής μονάδας που περιέχει έναν πολυπλέκτη 4 προς 1 είναι πολύ απλό και δοκιμάζει μόνο 4 διαφορετικές εισόδους ώστε να επαληθευτεί οτι ανάλογα τον επιλογέα του πολυπλέκτη βγαίνει στην έξοδο η σωστή είσοδος. Εν αντιθέση μια πολύπλοκη μονάδα όπως η ALU ή το Register File έχει πολύ μεγαλύτερες απαιτήσεις για την επαλήθευση της ορθής λειτουργίας της με όλα τα δυνατά σενάρια εισόδων.

Στο τέλος και αφού ολοκληρώσαμε ολόκληρο το σχέδιο του επεξεργαστή δοκιμάσαμε να εκτελέσουμε timing (par) προσομοιώσεις κυρίως για ολόκληρο τον επεξεργαστή. Η επαλήθευση ορθής λειτουργίας ακόμα και με αυτόν τον τρόπο προσομοίωσης έγινε άμεσα με μοναδική αλλαγή σε μια γραμμή κώδικα. Αυτό δεν οφείλεται σε απλή τύχη αλλά σίγουρα είναι αποτέλεσμα των σωστών πρακτικών που ακολουθήσαμε κατα τη δημιουργία των RTL περιγραφών της κάθε μονάδας που υλοποιήσαμε.

3.2 Προσομοίωση των επιμέρους πιο σημαντικών entities

Instruction Memory




Data Memory

| Name | Value | 0 ns | 20 ns | 40 ns | 60 ns | 80 ns | 100 ns | 120 ns |
|----------------|----------|------|---------|----------|-------------|-------------|-------------|--------|
| 퉪 clk | 0 | | | | | | | |
| en[3:0] | 1111 | 0000 | | | | | | |
| we[3:0] | 1111 | 0000 | | | | | | 111 |
| ssr[3:0] | 0000 | | | | | | | |
| address[10:0] | 009 | 00 | 0 | 001 | 002 | 003 | 004 | 005 |
| data_in[31:0] | 00000009 | 0000 | 0000 | 00000001 | 00000002 | 00000003 | 00000004 | 00000 |
| data_out[31:0] | 80000000 | | 0000000 | ∕ 0000 | 0001 / 0000 | 0002 / 0000 | 0003 × 0000 | 0004 |
| le clk_period | 20000 ps | | | | | | | |

Control Combinational

| Name | Value | | | 100 ns | | 200 ns | | 300 ns | 1 | 400 ns | | 500 ns | [6 |
|------------------------|----------|--------|----------------------|----------|------|--------|-------|--------|-------|----------|--------|--------|-------------|
| V₀ clk | 1 | | ПП | | | | | | | | | | |
| 🎚 rst | 0 | | | | | | | | | | | | |
| ▶ 🎇 opcode[5:0] | 001101 | 000000 | $\equiv X \subseteq$ | 000001 | 0000 | 0 \ 00 | 00011 | 000100 | (000 | 101 | 000110 | 00 | 00111 |
| funct[5:0] | 000000 | | | | | | | | | | | | |
| ▶ 🎇 rt[4:0] | 00000 | | | | | | | | | | | | |
| le sorz | 0 | | | | | | | | | | | | |
| 🖟 bori | 0 | | | | | | | | | | | | |
| | 1101 | 0000 | X_ | 1010 | Х | | X | | | 10 | 10 | | X |
| V₀ sv | - | | | | | | | | | | | | |
| Ū₀ mf | 0 | | | | | | | | | | | | |
| ₩ mt | - | ! | | | | | | | | | | | |
| la hiorlo | - | | | | | | | | | | | | |
| dmoralu | 0 | | | | | | | | | | | | |
| link | 0 | | | | | | | | | | | | |
| la rori | 0 | | <u> </u> | | | | | | 0.7 | \vdash | | 10 | |
| ▶ 🎇 branchtype[1:0] | 00 | 00 | X | 11 | | | | | 01 | = | | 10 | <u> </u> |
| l neoreq | _ | ! | | | | | | | | | | | |
| le jump | 0 | | | | | | | | | | | | |
| l jumppsd | - | ! | | | | | | | | | | | |
| testmult | 0 | | | | | | | | | | | | |
| mult_cycles_total[3:0] | | | | | | | | | | | | | |
| clk_period | 20000 ps | | | | | | | | | | | | |
| 🖟 mult_pipe | TRUE | | | | | | | | | | | | |

Control FSM



ALU

| Name | Value | 0 ns | 2 | 20 ns | | 40 ns | | 60 ns | | 80 ns | 100 ns | | 120 ns |
|--------------------------------|----------|------|---|-------|------|-------|-------|-------|-------|--------------|------------|-------|--------|
| Ū₀ cik | 1 | | | | | | | | | | | | |
| Ū₀ rst | 0 | | | | | | | | | | | | |
| Ū₀ sv | 0 | | | | | | | | | | | | |
| To testmult | 0 | | | | | | | | | | | | |
| Va mt | 0 | | | | | | | | | | | | |
| la hiorlo | 0 | | | | | | | | | | | | |
| ▶ 🌃 aluop[3:0] | 1001 | | | | 00 | 00 | | | | \leftarrow | | | |
| shamt[4:0] | 00000 | | | | | | | | | | | | |
| ▶ 🌃 bus_a[31:0] | 00000000 | | | | | | | 000 | 00000 | | | | |
| ▶ 🌃 bus_b[31:0] | 00000000 | | | | | 000 | 00000 | | | | 000 | Offff | X |
| la zero | 1 | | | | | | | | | | | | |
| Ū₀ ov | 0 | | | | | | | | | | | | |
| la bist_done | 0 | | | | | | | | | | | | |
| bist_fail | 0 | | | | | | | | | | | | |
| ▶ 🌉 bus_s[31:0] | 00000000 | | | | | 000 | 00000 | | | | 000 | Offff | 8000 |
| Sus_mult_hi[31:0] | | | | UUUUL | JUUU | | | Ж | XXXX | XXXX | Х | | 00000 |
| ▶ 🌉 bus_mult_lo[31:0] | | | | UUUUL | JUUU | | | Ж | XXXX | XXXX | X | | 00000 |
| le clk_period | 20000 ps | | | | | | | | | | | | |
| 🖟 mult_pipe | TRUE | | | | | | | | | | | | |


ALU Multiplier Control

| Name | Value | 0 ns | 100 ns | 200 ns | 300 ns | 400 ns | 500 ns | 600 ns | 700 ns | 800 ns | 900 ns | 1,00 |
|------------------------|----------|------|--------|---------|--------|--------|--------|--------|--------|--------|--------|------|
| Ū₀ clk | 1 | | | | | | | | | | | |
| ₹ rst | 0 | | | | | | | | | | | |
| la bist_init | 1 | | | | | | | | | | | |
| bist_finish[2:0] | 111 | | 000 | 001 011 | 1 \ | | | | | | | |
| la bist_done | 1 | | | | | | | | | | | |
| To bist_check | 0 | | | | | | | | | | | |
| ▶ Sist_mode[1:0] | 00 | UU | 00 | ж | 01 | X | | 10 | | | 11 | |
| bist_enable[2:0] | 000 | | 000 | X | 001 | X | | 010 | X | 1 | 00 | |
| ▶ ■ Ifsr_seed_hi[31:0] | 01234567 | | | | | | | | | | | |
| ▶ ■ Ifsr_seed_lo[31:0] | 89abcdef | | | | | | | | | | | |
| le clk_period | 20000 ps | | | | | | | | | | | |


ALU Multiplier Unit

| Name | Value | 0 ns | 50 ns | 100 ns 150 | ns | 200 ns | 250 ns | 300 ns | 350 ns |
|----------------|----------|----------|----------|------------|----|----------|--------|--------|----------|
| Ū₀ clk | 1 | | | | | | | | |
| ▶ 🌃 x[31:0] | 99999999 | 00 \ 1 | 1111111 | 2222222 | X | 33333333 | X 4444 | 4444 | 5555555 |
| ▶ ■ y[31:0] | aaaaaaaa | 00 2 | 2222222 | 33333333 | X | 4444444 | 5555 | 5555 | 66666666 |
| ▶ ■ p_hi[31:0] | 2222222 | UUUUUUUU | 00000000 | 02468acf | X | 06d3a06d | Oda7 | 40da 📉 | 16c16c16 |
| ▶ ■ p_lo[31:0] | 9999999a | UUUUUUUU | 00000000 | 0eca8642 | X | 2c5f92c6 | | 258c X | 93e93e94 |
| 🕼 clk_period | 20000 ps | | | | | | | | |
| ी mult_pipe | TRUE | | | | | | | | |


Register File



DM Control Read



DM Control Write



NPC Selector

| Name | Value | 0 ns | | 50 ns | 100 ns | | 150 ns | 200 | 0 ns | 250 ns | | 300 ns | | 350 |) ns |
|---------------------|-------|------|-------------|---------|-------------------|---|--------|-----|------|--------|----|--------|----|-----|------|
| 🎼 jump | 1 | | | | | | | 4 | | | | | | _ | |
| Te jumppsd | 1 | | | | | | | | | | | | | + | |
| ▶ ■ branchtype[1:0] | | 00 | $X \subset$ | 01 | \longrightarrow | | | 10 | | | Х | 1 | 1 | | < |
| To neoreg | - | | | | | | | | | | | | | | L |
| la zero | - | | - | | | | | | | | L | | | | |
| le negative | - | | | | | | | | | | | | | | |
| jumpselect[1:0] | 11 | 00 | X | 00 × 01 | 00 | 0 | 1 (00 | _\ | 1 0 | 0 | 01 | 00 | 01 | 00 | 10 |


3.3 Προσομοίωση ολόκληρου του επεξεργαστή


Στην ενότητα αυτή παρουσιάζομε την προσομοίωση ολόκληρου του επεξεργαστή χρησιμοποιώντας μερικά από τα προγράμματα assembly που αναπτύξαμε.

full.s

Το πρόγραμμα αυτό εκτελεί όλες τις εντολές που υποστηρίζει ο επεξεργαστής και για κάθε μια αποθηκεύει το αποτέλεσμα της σε συγκεκριμένη θέση μνήμης. Στο τέλος και αφού ολοκληρωθούν όλες οι κανονικές εντολές ξεκινάει, με την εντολή TEST, τις μεθόδους ενσωματωμένης αυτοδοκιμής του πολλαπλασιαστή (BIST). Αυτές εκτελούνται με τη σειρά η καθεμία (LFSR, Deterministic Counter, ATPG) και αν ανιχνευτεί το οποιοδήποτε πρόβλημα και άρα λάθος αποτέλεσμα, ενεργοποιείται το σήμα BISTFAIL. Προφανώς στο ελεγχόμενο και ιδανικό περιβάλλον της προσομοίωσης δε πρόκειται ποτέ να παρατηρήσουμε κάποιο πρόβλημα στο κύκλωμα όπως είναι π.χ ένα stack at 0 or 1 bit το οποίο θα οδηγούσε γρήγορα σε λάθος αποτελέσματα.


Σε κάθε περίπτωση η έναρξη και η λήξη της ενσωματωμένης αυυτοδοκιμής είναι ορατή στο χρήστη από τα σήματα BISTSTART και BISTDONE αντίστοιχα.





simple.s

Το απλό αυτό πρόγραμμα εκτελεί μερικές από τις εντολές που υποστηρίζονται και αναπτύχθηκε στα πολύ αρχικά στάδια ανάπτυξης ώστε να δοκιμαστεί ο επεξεργαστής με ένα μικρό υποσύνολο εντολών. Παρόλη την απλότητα του είναι αρκετά χρήσιμο για να παρατηρήσει ο χρήστης την ορθή αλλαγή ροής του προγράμματος μιας και στο δεύτερο κομμάτι του εκτελεί αρκετές εντολές branch και jump οι οποίες χρησιμοποιούνται για την εκτέλεση loops ή και function calls.




matrix.s

Το τελευταίο πρόγραμμα που παρουσιάζουμε στην ενότητα αυτή είναι ένα κλασικό πρόγραμμα πολλαπλασιασμού πινάκων. Υπολογίζει τον πίνακα $P = A \times B$ ο οποίος έχει τόσες γραμμές όσες ο πίνακας A και τόσες στήλες όσο ο πίνακας B. Από τις ιδιότητες του πολλαπλασιασμού πινάκων είναι απαραίτητο ο αριθμός των στηλών του A να είναι ίσος με τον αριθμό των γραμμών του B. Δηλαδή $P(M \times N) = A(M \times R) \times B(R \times N)$.

fibonacci.s

Το συγκεκριμένο πρόγραμμα μας δώθηκε έτοιμο και όπως είναι προφανές εκτελεί την εύρεση των αριθμών fibonacci. Τερματίζει όταν υπολογίσει τους πρώτους 40 αριθμούς fibonacci.



4. Αποτελέσματα Υλοποίησης

Ακολουθούν τα στατιστικά στοιχεία που υπολογίζει το εργαλείο ISE 14.5 της Xilinx ύστερα από μόνο την επιτυχή σύνθεση του επεξεργαστή και ύστερα από την επιτυχή σύνθεση και μετέπειτα την "υλοποίηση" του επεξεργαστή πάνω στο επιλεγμένο FPGA της οικογένειας Spartan-3 της Xilinx (xc3s1000-5fg676). Στή δεύτερη περίπτωση η "υλοποίηση" περιλαμβάνει όλες τις υπο-διεργασίες όπως είναι η translate, ή map και η place and route. Η τελική μέγιστη συχνότητα του επεξεργαστή είναι τα 80 MHz με περίοδο 12.490 ns και κρίσιμο μονοπάτι που φαίνεται στην επόμενη ενότητα.

4.1 Στατιστικά στοιχεία

Στατιστικά σύνθεσης

| | 1 |
|---------------------------------|-----|
| HDL Synthesis Report: | |
| Macro Statistics | |
| # RAMs | 2 |
| 32x32-bit dual-port RAM | 2 |
| # ROMs | 4 |
| 128x32-bit ROM | 2 |
| 4x2-bit ROM | 1 |
| 4x3-bit ROM | 1 |
| # Multipliers | 1 |
| 32x32-bit multiplier | 1 |
| # Adders/Subtractors | 10 |
| 2-bit adder | 1 |
| 3-bit adder | 1 |
| 32-bit adder | 2 |
| 33-bit adder | 2 |
| 33-bit subtractor | 2 |
| 7-bit adder | 1 |
| 8-bit adder | 1 |
| # Counters | 2 |
| 2-bit up counter | 1 |
| 3-bit up counter | 1 |
| # Registers | 117 |
| 1-bit register | 85 |
| 2-bit register | 3 |
| 3-bit register | 3 |
| 32-bit register | 16 |
| 4-bit register | 1 |
| 5-bit register | 2 |
| 64-bit register | 5 |
| 7-bit register | 1 |
| 8-bit register | 1 |
| # Comparators | 1 |
| 64-bit comparator equal | 1 |
| # Multiplexers | 15 |
| 1-bit 4-to-1 multiplexer | 3 |
| 32-bit 4-to-1 multiplexer | 12 |
| # Logic shifters | 3 |
| 32-bit shifter arithmetic right | 1 |

| 32-bit shifter logical left | 1 |
|------------------------------|---|
| 32-bit shifter logical right | 1 |
| # Decoders | 1 |
| 1-of-4 decoder | 1 |
| # Xors | 7 |
| 1-bit xor2 | 3 |
| 1-bit xor4 | 2 |
| 32-bit xor2 | 1 |
| 64-bit xor2 | 1 |

| Device utilization summary: | |
|---------------------------------|-----------------------|
| | |
| Selected Device: | 3s1000fg676-5 |
| Number of Slices: | 1754 out of 7680 22% |
| Number of Slice Flip Flops: | 1382 out of 15360 8% |
| Number of 4 input LUTs: | 3432 out of 15360 22% |
| Number used as logic: | 3114 |
| Number used as Shift registers: | 62 |
| Number used as RAMs: | 256 |
| Number of IOs: | 301 |
| Number of bonded IOBs: | 301 out of 391 76% |
| IOB Flip Flops: | 1 |
| Number of BRAMs: | 10 out of 24 41% |
| Number of GCLKs: | 1 out of 8 12% |

Timing Summary:

Minimum period: 13.899ns (Maximum Frequency: 71.950MHz) Minimum input arrival time before clock: 9.864ns Maximum output required time after clock: 19.403ns Maximum combinational path delay: No path found

Στατιστικά PAR

| Device utilization | summary: | | |
|--|----------|-----------|-------------|
| | | | |
| Logic Utilization | Used | Available | Utilization |
| Number of Slice Flip Flops: | 1,382 | 15,360 | 8% |
| Number of 4 input LUTs: | 3,368 | 15,360 | 21% |
| Number of occupied slices: | 1,845 | 7,680 | 24% |
| Number of slices containing only related | 1,845 | 1,845 | 100% |
| logic | | | |
| Number of containing unrelated logic | 0 | 1,845 | 0% |
| Total Number of 4 input LUTs: | 3,491 | 15,360 | 22% |
| Number used as logic | 3,050 | | |
| Number used route-thru | 123 | | |
| Number used for Dual Port Rams | 256 | | |
| Number used as Shift Registers | 62 | | |
| Number of bonded IOBs: | 301 | 391 | 76% |
| IOB Flip Flops: | 1 | | |
| Number of BRAM16s: | 10 | 24 | 41% |
| Number of BUFGMUXs: | 1 | 8 | 12% |
| | | | |
| Anerage Fanout Non-Clock Nets | 3,27 | | |

Timing summary:

Timing errors: 0 Score: 0 (Setup/Max: 0, Hold: 0)

Constraints cover 1836113 paths, 0 nets, and 13396 connections

Minimum period: 12.490ns{1} (Maximum frequency: 80.064MHz)

4.2 Προσδιορισμός του critical path

To critical path όπως υπολογίστηκε από το εργαλείο static timing είναι το εξής:

| Slack (setup path): | 0.010ns (requirement - (data path - clock path skew + uncertainty)) |
|---------------------------|---|
| Source: | DATAPATH/I/data_out_16 (FF) |
| Destination: | DATAPATH/ALUOUT/data_out_26 (FF) |
| Requirement: | 12.500ns |
| Data Path Delay: | 12.490ns (Levels of Logic = 5) |
| Clock Path Skew: | 0.000ns |
| Source Clock: | clk_BUFGP rising at 0.000ns |
| Destination Clock: | clk_BUFGP rising at 12.500ns |
| Clock Uncertainty: | 0.000ns |

| Maximum Data Path: DATAPATH/I/data out 16 to DATAPATH/ALUOUT/data out 26 | | | |
|--|-----------------|-----------|---------------------------------|
| Location | Delay type | Delay(ns) | Physical Resource |
| | | | Logical Resource(s) |
| | | | |
| SLICE_X27Y33.XQ | Tcko | 0.626 | DATAPATH/I/data_out<16> |
| | | | DATAPATH/I/data_out_16 |
| SLICE_X27Y19.G1 | net (fanout=99) | 2.987 | DATAPATH/I/data_out<16> |
| SLICE_X27Y19.Y | Tilo | 0.479 | DATAPATH/ALU/Sh24320 |
| | | | DATAPATH/ALUMUX/dataB_out<31>1 |
| SLICE_X38Y16.G3 | net (fanout=36) | 1.506 | DATAPATH/Bus_ALUMUXB<31> |
| SLICE_X38Y16.Y | Tilo | 0.529 | DATAPATH/ALU/Sh254 |
| | | | DATAPATH/ALU/Sh2221 |
| SLICE_X29Y15.G4 | net (fanout=7) | 1.104 | DATAPATH/ALU/Sh222 |
| SLICE_X29Y15.X | Tif5x | 0.793 | DATAPATH/ALU/Sh250 |
| | | | DATAPATH/ALU/Sh250_F |
| | | | DATAPATH/ALU/Sh250 |
| SLICE_X31Y13.F1 | net (fanout=2) | 0.799 | DATAPATH/ALU/Sh250 |
| SLICE_X31Y13.X | Tif5x | 0.793 | DATAPATH/ALU/Mmux_Bus_S136223 |
| | | | DATAPATH/ALU/Mmux_Bus_S136223_G |
| | | | DATAPATH/ALU/Mmux_Bus_S136223 |
| SLICE_X35Y12.G1 | net (fanout=1) | 0.893 | DATAPATH/MAR/data_out<26> |
| SLICE_X35Y12.X | Tif5x | 0.793 | DATAPATH/ALU/Mmux_Bus_S136313_F |
| | | | DATAPATH/ALU/Mmux_Bus_S136223 |
| | | | DATAPATH/ALU/Mmux_Bus_S136313 |
| SLICE_X37Y25.BY | net (fanout=2) | 0.961 | ALU_26_OBUF |
| SLICE_X37Y25.CLK | Tdick | 0.227 | DATAPATH/ALUOUT/data_out<27> |
| | | | DATAPATH/ALUOUT/data_out_26 |
| | | | |
| Total | | 12.490ns | (4.240ns logic, 8.250ns route) |
| | | | (33.9% logic, 66.1% route) |

Μελέτη δυνατότητας πιθανής βελτιστοποίησης (area, speed)

Η βελτισοποίηση του επεξεργαστή μας μπορεί να έχει δύο διαφορετικούς στόχους οι οποίοι συνήθως (αλλά οχι πάντα) είναι αντίθετοι μεταξύ τους. Αυτοί οι δύο είνα η βελτιστοποίηση της επιφάνειας και η βελτιστοποίηση της ταχύτητας. Είναι πού λογικό να θέλουμε να βελτιώσουμε και τα δύο, όμως σε κάθε περίπτωση θα πρέπει να βάλουμε προτεραιότητα στον ένα από τους δύο στόχους ανάλογα με τις προδιαγραφές και το περιβάλλον στο οποίο θα λειτουργήσει τελικά ο επεξεργαστής μας. Από τη μεριά μας γνωρίζαμε εκ των προτέρων το FPGA στο οποίο στοχεύαμε να είναι λειτουργικό το σχέδιο. Αυτο είναι το Spartan 3 xc3s1000-5fg676 το οποίο είναι ένα σχετικά μεγάλο FPGA για τις ανάγκες της υλοποίησης ενός MIPS R2000 επεξεργαστή. Συνεπώς επειδή δεν υπήρχε σε καμία περίπτωση περιορισμός επιφάνειας, οι όποιες βελτιστοποιήσεις μας είχαν σα πρωταρχικό στόχο την ταχύτητα του επεξεργαστή.

Κατά τη σχεδίαση και την υλοποίηση έγινε προσπάθεια και για τη βελτιστοποίηση της επιφάνειας όμως αυτή πάντα ερχόταν σε δεύτερη μοίρα σε σχέση με την ταχύτητα. Παρόλα αυτά μπορούμε να πούμε οτι τα καταφέραμε αρκετά καλά και σε αυτόν τον τομέα καθώς το σχέδιο μας χρησιμοποιεί μόλις το 24% των slices που διαθέτει το FPGA κάτι που είναι αρκετά εντυπωσιακό, τόσο επειδή σε μόλις τόσα slices υλοποιείται ένας ολόκληρος MIPS R2000 επεξεργαστής με ένα ρεπερτόριο 48 εντολών, όσο και επειδή ο πρωταρχικός μας στόχος όπως αναφέραμε ήταν η ταχύτητα και όχι η επιφάνεια κάλυψης. Οι βελτιστοποιήσεις επιφάνειας είχαν έμφαση στην ελαχιστοποίηση της απαραίτητς λογικής όπου αυτό χρειαζόταν. Αυτό έγινε κυρίως στις FSM του σχεδίου όπου προσπαθήσαμε το σχέδιο μας να έχει τις ελάχιστες δυνατές καταστάσεις. Επίσης όλα τα σήματα ελέγχου μελετήθηκαν προσεχτικά και αξιολογήθηκε η αναγκαιότητα του καθενώς από αυτά. Όσα δεν ήταν απαραίτητα αφαιρέθηκαν η προστέθηκε λογική "don't care".

Όσον αφορά τη βελτιστοποίηση της ταχύτητας, κάναμε σχεδόν ότι ήταν δυνατό για να επιτύχουμε αυτό το στόχο με βάση τους περιορισμούς που είχαμε και τις γνώσεις που διαθέτουμε πάνω στο αντικείμενο. Επίσης πρέπει να επαναλάβουμε οτι τις όποιες βελτιστοποιήσεις της ταχύτητας της εκτελέσαμε μόνο αφού είμασταν βέβαιοι πως το σχέδιο μέχρι εκείνο το σημειο ήταν λειτουργικό και παρήγαγε ορθά αποτελέσματα κατά τη σύνθεση τόσο σε επίπεδο συμπεριφοράς όσο και κατά την timing (par) μελέτη και προσομοίωση.

Η βελτιστοποίηση ταχύτητας έγινε μελετώντας κυρίως τις καθυστερήσεις διάδοσης (κρίσιμα μονοπάτια) μεταξύ των συνεδεμένων μονάδων αλλά και της κάθε μονάδας ξεχωριστά. Αφού μελετήσαμε την καθυστέρηση διάδοσης μεταξύ των καταχωρητών του κάθε σταδίου εκτέλεσης της εντολής, προσθέσαμε ενδιάμεσους προσωρινος καταχωρητές όπου αυτό ήταν απαραίτητο και φυσικά είχε νόημα, δίνωντας μας μικρότρα κρίσιμα μονοπάτια, μικρότερη ελάχιστη περίοδο και άρα μεγαλύτερη μέγιστη συχνότητα λειτουργίας. Ανδιαφησβήτιτα η αναφορά static timing που παράγει το εργαλείο ISE 14.5 της Xilinx μετά τη διαδικασία PAR ήταν ο μεγαλύτερος μας σύμμαχος στην επίτευξη αυτού του στόχου. Οι βελτιστοποιήσεις που τελικά κρατήσαμε στο τελικό πλήρως επιβεβαιωμένο σχέδιο είναι οι εξής:

Control Comb Registers

Προστέθηκαν registers σε όλες τις εξόδους της μονάδας control_comb εκτός από αυτές οι οποίες χρειάζονται σε μονάδες που λειτουργούν κατά τη διάρκεια της δεύτερης φάσης (ID) όπως είναι το αρχείο καταχωρητών και η μονάδα επέκτασης προσήμου/μηδενός (SorZ, RorI, RTZero).

Control FSM States

Όλες οι καταστάσεις της μονάδας control_fsm είναι προσεγμένες ώστε να υπάρχουν μόνο οι ελάχιστες δυνατές.

Pipelined Multiplier

Υπάρχε επιλογή για χρήση pipelined (default) ή κανονικού πολλαπλασιαστής. Ο pipelined πολλαπλασιαστής ολοκληρώνει την πράξη του πολλαπλασιασμού σε 4 κύκλους ρολογιού ενώ ο κανονικός σε 1. Η επιλογή του τύπου του πολλαπλασιαστή γίνεται από το χρήστη μέσω μιας generic παραμέτρου.

Register File using Distributed RAM

Το αρχείο καταχωρητών είναι υλοποιημένο με κατανεμημένη μνήμη αντί γα BRAM. Αυτό επιτρέπει στις εξόδους διαβάσματος να είναι ασύγχρονες

ALU Mult Multiplexer Register

Τοποθετήθηκε καταχωρητής στην έξοδο του πολυπλέκτη της μονάδας του πολλαπλασιαστή. Ο πολυπλέκτης αυτός χρησιμοποιείται για να επιλεγεί η είσοδος του πολλαπλασιαστή μεταξύ της κανονικής λειτουργίας (εντολή MULT) και της λειτουργίας ενσωματωμένης αυτοδοκιμής με τις τρείς διαφορετικούς μεθόδους (εντολή TEST). Η τοποθέτηση καταχωρητή σε αυτό το σημείο αυξάνει τον αριθμό κύκλων του πολλαπλασιασμού (όπως και ο pipelined πολλαπλασιαστής) όμως πιστέυουμε πως αυτό δεν είναι πρόβλημα σε μια εντολή / πράξη που θεωρείται γενικά «ακριβή».

NPC Selector Multiplexer

Δώθηκε προσοχή στην ελαχιστοποίηση των σημάτων ελέγχου που καταλήγουν σε αυτή τη μονάδα ώστε να μειωθεί το συνδυαστικό control. Λόγω των λιγότερων σημάτων η μονάδα αυτή έπρεπε να υλοποιηθεί με μεγαλύτερη δυσκολία και έξυπνο κώδικα περιγραφής RTL. Το αποτέλσμα είναι ο πολυπλέκτης (μια ακριβή μονάδα στα FPGA ειδικά αν είναι πολλών εισόδων) που περιλαμβάνει να έχει 4 εισόδους αντί για αρκετές περισσότερες (τουλάχιστον 7).

Τέλος να αναφέρουμε οτι θα θέλαμε αλλά δυστυχώς δε μας επιτράπηκε να κάνουμε το όλο σχέδιο pipelined ώστε η κάθε εντολή να μη περιμένει την εκτέλεση όλων των κύκλων της προηγούμενης. Το επόμενο στάδιο θα ήταν και η εκμετάλευση της περισευούμενης επιφάνειας με την επανάληψη μερικών μονάδων ιδιαίτερα αυτών της φάσης εκτέλεσης (execution) όπως είναι η ΑLU ώστε το σχέδιο μας να γίνει superscalar και να μπορεί να εκτελεί όπου αυτό είναι δυνατό πάνω από μια εντολές ταυτόγχρονα. Οι δύο αυτές τεχνικές εφαρμόζονται σε όλους τους σύγχρονους επεξεργαστές και ανεβάζουν κατακόρυφα το επίπεδο της απόδοσης (IPC) του επεξεργαστή στον οποίο υλοποιούνται. Μπορούν επίσης να βελτιώσουν την κατανάλωση του συστήματος καθώς σε αυτές τις περιπτώσεις το σύστημα ολοκληρώνει τις εντολές πιο γρήγορα και μπορεί επίσης δυναμικά να κλείσει προσωρινά τις μονάδες που δε χρησιμοποιεί (π.χ clock gating). Η υλοποίηση τους επίσης εμπεριέχει σημαντικές προκλήσεις που αναγκάζουν τον σχεδιαστή να σκεφτεί τα πάντα πολύ διεξοδικά και έτσι να βελτιωθεί ο ίδιος και το επίπεδο γνώσεων του. Το μειονέκτημα τους βέβαια, όπως είναι φυσικό, είναι οτι ανεβάζουν επίσης κατακόρυφα το επίπεδο δυσκολίας σε σημείο μη εφικτό για ένα μάθημα εξαμήνου.

4.3 Συμπεράσματα για τις διάφορες τεχνικές BIST/SBIST που υλοποιήθηκαν

Συμπερασματικά για τις τρείς τεχνικές αυτοδοκιμής που υλοποιήθηκαν μπορούμε να πούμε πως μας επέτρεψαν να εξοικοιωθούμε με αυτές τις τεχνικές που δε τις είχαμε ξανασυναντήσει. Αν και η φύση των λαθών που ανιχνεύουν δε μας επέτρεψε να τις δούμε πραγματικά σε δράση, συνειδητοποιήσαμε πόσο σημαντικό είναι για ένα πολύπλοκο σχέδιο όπως είναι μια επεξεργαστική

μονάδα το να μπορεί να ανιχνεύει λάθη στο υλικό και να ειδοποιεί άμεσα το χρήστη για αυτά ώστε να επέμβει άμεσα πριν να είναι πολύ αργά.

Τέτοιες μέθοδοι κάνουν πιο αξιόπιστα τα συστήματα που αναπτύσουμε και είναι μονόδρομος για εφαρμογές υψηλού κινδύνου ή / και ρίσκου όπως είναι τα συστήματα αεροπλάνων, δορυφόρων, νοσοκομείων και γενικότερα οποιοδήποτε ηλεκτρονικό σύστημα λειτουργεί στους κλάδους των μεταφορών, του στρατού και της υγείας.