BM222 Sayısal Tasarım (2022 Bahar Dönemi)

Arş. Gör. Metehan GÜZEL

Plan

- Modelsim
- Verilog HDL
- . . .
- (TBC)

Modelsim


Simülasyon Ortamı

• Bu dönem derse dair simülasyonlar Modelsim 17.1'da yapacağız.



Modelsim Download

• Google'dan



ModelSim Download


- Google'dan gelinen sitede
 - "Download ModelSim*-Intel® FPGA edition software"
- Gelen sayfada
 - "Intel® Quartus® Prime Lite Edition Design Software
 Version 17.1 for Windows"
 - İşletim sistemini kendi tercihinize göre seçebilirsiniz. Ben Windows üzerinden gideceğim.

ModelSim Download


Access to additional search results is restricted. Please sign in or register to view			
Title	ID	Date	Version
ਬਾ Intel® Quartus® Prime Lite Edition Design Software Version 17.1 for Windows	669444	01/19/18	17.1
ଅ Intel® Quartus® Prime Standard Edition Design Software Version 17.1 for Windows	669393	12/05/17	17.1

ModelSim Download


Downloads-Individual Files sekmesinden ModelSim'i indiriyoruz.




Next




- Starter Edition seçili
 - Next




- I accept the agreement seçili
 - Next



- Kurulum adresini belirtin
 - Next




- Kurulum özeti
 - Next



ModelSim Kurulum - Kurulum

• Kurulum süreci



- Kurulum tamamland1.
 - 1-2 dakika sonunda kurulum biter.
 - Finish



15

- Plan
 - Genel Bilgiler
 - o Örnek Modül
 - Açıklamalar
 - Değişken İsimlendirme
 - Değerler ve Sayılar
 - Veri Elemanları
 - Wire ve Registerlar
 - Vektörler
 - Assignment İşlemleri

- Plan (cont)
 - Mantıksal, Bitsel, İndirgenmiş Operatörler
 - Kaydırma Operatörleri
 - Birleştirme Operatörleri
 - İlişki Operatörleri
 - Eşitlik Operatörleri
 - Şartlar
 - Aritmetik Operatörler
 - UDP'ler
 - Modellemeler (Tasarım Türleri)

- Plan (cont)
 - o If-Else
 - o Case
 - Döngüler (for, forever, while ve repeat)
 - Modellemeler (Tasarım Türleri)
 - Yapısal Modelleme (Structural, Gate-Level)
 - Akışsal Modelleme (Data-Flow)
 - Davranışsal Modelleme (Behavioral)
 - Olaylar ve Hassasiyet Listeleri
 - Gecikmeler, Clock kullanımı ve Edge'ler

Verilog HDL - Genel Bilgiler

- HDL -> Hardware Description Language
- Verilog HDL
 - basit kapıların, devrelerden karmaşık mikroişlemcilere kadar bilgisayar elemanlarının tasarlanmasında ve simüle edilmesinde kullanılır. (Sayısal)
 - Aynı zamanda, yakın gerçek zamanlı sinyal işleme işlemlerinde kullanılır. (Analog)
- Bu ders (Sayısal Tasarım) kapsamında bilgisayar bileşenlerinin tasarlanması, kodlanması ve simüle edilmesinde kullanılacak.

Verilog HDL - Örnek Modül

- Verilog'da modüller kullanılır.
 - Keywords
 - **■** module
 - **■** endmodule
 - input
 - output
 - inout
 - Portlar
 - Kapılar

Verilog HDL - Açıklamalar

- Açıklamalar (Comments)
 - Tek Satır Açıklama
 - **-** //
 - Çok Satır Açıklama
 - **/* */**

```
Ln#
     module demo(a,b,c,d,e);
       input a,b;
       output c,d,e;
       or (c,a,b);
      and (d,a,b);
      xor (e,a,b);
       // Aciklama Satiri
     □ /* Çok Satirli
      Aciklama
10
     endmodule
```

Verilog HDL - Değişken İsimlendirme

- Dikkat edilecek noktalar
 - {[A-Z], [a-z], [0-9], _, \$} karakterleri kullanılabilir.
 - \$ veya [0-9] karakterleri ile değişken ismi başlayamaz.
 - o Büyük küçük harf duyarlılığı vardır.

- Değerler
 - 0 -> Düşük, False, elektrik yok durumu
 - 1 -> Yüksek, True, elektrik var durumu
 - X -> Bilinmeyen durum
 - Z -> Okunamayan durum

- Sayı Tanımlanması<boyut>'<taban> <değer>
- Örnek
 - o 1'b1

- Boyut ve Değer sayısal tanımlanan değerlerdir.
- Taban

```
    İkili Taban, Binary
    Sekizlik Taban, Octal
    Onluk Taban, Decimal
    Onaltılık Taban, Hexadecimal
    H, h
```

- Örnek, aşağıda verilen tanımlamaların hepsi aynıdır.
 - o 4'b 1011
 - o 4'b 10_11
 - o 4'o 13
 - o 4'd 11
 - o 4'h b

Verilog HDL - Wire ve Registerlar

- Wire ve Register tekil veri depolaması(!) için kullanılır.
 - Wire girişlerin fonksiyonudur.
 - Dolayısıyla değeri girişlere göre anlık değişir. Kablo gibi düşünebilirsiniz. (Net)
 - Register veri saklama birimidir.
 - Yüklenen değer üstüne veri yazılmadıkça değişmeden kalır. (Variable)
 - Girişlerin değişimlerinden bağımsız olarak.

Verilog HDL - Wire ve Registerlar


- Wire ve Register atamasına dair örnek kod.
 - Registerlara atama
 - **=** =
 - Wire'lara atama
 - assign

```
Ln#
     module wl reg(a,w,r,clock);
 3
       input clock;
       output reg a;
       output reg r;
       output wire w;
 8
       assign w = a \mid \mid 1'b0;
 9
10
       initial
11
                begin
12
                         a = 1'b0;
13
                        r = a | | 1'b0;
14
                end
15
16
       always @ (clock)
17
                begin
18
                         a = ~a;
19
                end
20
21
      endmodule
22
```


- Register ve Wire serileridir.
 - Tanımlamalarda range önemlidir.
 - wire [4:0] a;
 - reg [1:5] b;
 - reg [1:0] c;

```
Ln#
     module vecs();
       wire [4:0] a;
       reg [1:5] b;
       reg [1:0] c;
       assign a = 5'b11100;
       initial
10
               begin
11
                        #100
12
                        c = a;
13
                        #100
14
15
                        c = a[2:1];
16
17
                        #100
18
                        b = a;
19
                end
20
21
22
       endmodule
23
```

- Operasyonlar
 - o assign a = 5'b11100;
 - a[4] <- 1
 - a[3] <- 1
 - a[2] <- 1
 - a[1] <- 0
 - a[0] <- 0



- Operasyonlar
 - o assign a = 4'b1111;
 - a[3] <- 1
 - a[2] <- 1
 - a[1] <- 1
 - a[0] <- 1
 - a[4]'a 0 değeri yüklenir. Default



- Operasyonlar
 - wire [0:4] a;
 - o assign a = 4'b1111;
 - a[4] <- 1
 - a[3] <- 1
 - a[2] <- 1
 - a[1] <- 1
 - a[0]'a 0 değeri yüklenir. Default



- Operasyonlar
 - o c = a; (c ve a aynı yönde)
 - c[1] <- a[1]
 - c[0] <- a[0]
 - o c = a; (c ve a zīt yönde)
 - c[1] <- a[0]
 - c[0] <-a[1]

```
C:/Users/Mete/Desktop/Projects/Hafta 1/w1_vecs.v (/vecs)
Ln#
     module vecs();
      wire [4:0] a;
      reg [0:1] c;
      assign a = 5'b111110;
 9
      initial
10
              begin
11
                     #100
12
                     c = a;
13
                     #100
14
15
                     c = a[2:1];
16
17
                     #100
18
                     b = a;
19
              end
21
22
      endmodule
23
24
```

- Operasyonlar
 - c = a; (c ve a aynı yönde)
 - c[1] <-a[1]
 - c[0] <- a[0]
 - c = a; (c ve a zit yönde)
 - c[1] <- a[0]
 - c[0] <-a[1]



- Operasyonlar
 - o wire [4:0] a;
 - o reg [1:0] c;
 - o c = a[2:1]; (c ve a aynı yönde)


```
Ln#
     module vecs();
       wire [4:0] a;
       reg [1:5] b;
       reg [0:1] c;
       assign a = 5'b10101;
       initial
10
               begin
11
                        #100
12
                        c = a;
13
14
                        #100
15
                        c = a[2:1];
16
17
                        #100
18
                        b = a;
19
               end
20
21
22
       endmodule
23
24
```

Verilog HDL - Vektörler

Operasyonlar

$$\circ$$
 c = a[2:1];

- c[1] <- a[2]
- c[0] <- a[1]



Verilog HDL - Vektörler

- Operasyonlar
 - o wire [4:0] a;
 - o reg [1:5] b;
 - \circ b = a


```
1
Ln#
     module vecs();
       wire [4:0] a;
       reg [1:5] b;
       reg [0:1] c;
       assign a = 5'b10111;
 9
       initial
10
               begin
11
                        //#100
12
                        //c = a;
13
                        //#100
14
15
                        //c = a[2:1];
16
17
                        #100
18
                        b = a;
19
               end
20
21
       endmodule
```

Verilog HDL - Vektörler

Operasyonlar

$$\circ$$
 b = a


- b[1] <- a[4]
- b[2] <- a[3]
- b[3] <- a[2]
- b[4] <- a[1]
- b[5] <- a[0]




Verilog HDL - Assignment İşlemleri


- [Kritik] İki tür assignment kullanılır.
 - Blocking Assignment
 - = operatörü kullanılır.
 - Sıralı çalışır.
 - Non-Blocking Assignment
 - <= operatörü kullanılır.
 - Paralel çalışır.


Verilog HDL - Blocking Assignment





Verilog HDL - Non-Blocking Assignment





Verilog HDL - Mantıksal Operatörler

- Mantıksal Operatörler
 - Operatörler
 - && -> AND
 - || -> OR
 - ! -> NOT
 - o Operandlar ve Sonuçlar 1 Bit

Verilog HDL - Bitsel Operatörler

- Bitsel Operatörler
 - Operatörler
 - & -> Bitsel AND
 - | -> Bitsel OR
 - ~ -> Bitsel NOT
 - ^ -> Bitsel XOR
 - Bit bit işlem yapar

Verilog HDL - İndirgenmiş Operatörler

- Bitsel Operatörler
 - Operatörler
 - & -> İndirgenmiş AND
 - | -> İndirgenmiş OR
 - ^ -> İndirgenmiş XOR
 - Çok bitlik operandı tek bitlik sonuca çevirir.

Verilog HDL - Birleştirme Operatörü


- {} Birleştirme için kullanılır.
- Assume,

Verilog HDL - Kaydırma Operatörü

- Shift Operatörleri
 - o Sağa kaydır >>
 - Sola kaydır <<
- Boşlukla sıfırla doldurulur.
- Örnek

```
o a = 4'b1010;
    b = a >> 2;    // b = 0010
    c = a << 1;    // c = 0100</pre>
```

Verilog HDL - Kaydırma Operatörü



Verilog HDL - İlişki Operatörleri

- İlişki Operatörleri
 - > **->** Büyüktür
 - < **->** Küçüktür
 - >= **->** Büyük eşittir
 - <= -> Küçük eşittir
- Sonuç bir bitliktir.
 - o 1 > 0 -> 1
 - o 1 < 0 -> 0
 - \circ 'bx > 0 -> x
 - 'bx <= 0 -> ~x

Verilog HDL - Eşitlik Operatörleri

- İlişki Operatörleri
 - == **->** Mantıksal (Logic) Eşitlik
 - != -> Mantıksal Eşitsizlik
 - === **->** Durum (State) Eşitliği
 - !== → Durum (State) Eşitsizliği
- Sonuçlar
 - Mantıksal eşitlik **->** 0,1,x döndürür
 - Durum eşitliği -> 0,1 döndürür

Verilog HDL - Eşitlik Operatörleri

• Örnek

- \circ 4'b 1z0x == 4'b 1z0x -> x
- 0 4'b 1z0x != 4'b 1z0x -> x
- 0 4'b 1z0x === 4'b 1z0x -> 1
- 0 4'b 1z0x !== 4'b 1z0x -> 0


Verilog HDL - Şart Operatörü

condition_expr ? true_expr : false_expr

- Örnek I
 - Tek giriş (in) ve tek çıkış (out) olan bir devre düşünelim.
 - o out = (in) 0 : 1

Verilog HDL - Şart Operatörü

ornek II, 2x1 Multiplexer
o f = x ? I0 : I1



Verilog HDL - Aritmetik Operatörler

```
    Operatörler
```

```
    Toplama -> +
    Çıkarma -> -
    Çarpma -> *
    Bölme -> /
    Mod -> %
```

Herhangi bir operand x olursa sonuç x olur.

Verilog HDL - User Defined Primitives


- UDP
- Düşük bellek gerektirir ve hızlıdır.

```
primitive mux prim (mux out, select, a, b)
             output mux out;
             input select, a, b;
             table
             //
                          select
                                                                                            mux out
             endtable
endprimitive
```

Verilog HDL - If/Else

- Klasik if/else kullanımı
 - o if (expr1)
 - true_res_1;
 - o else if(expr2)
 - true_res_2;
 - else
 - def_res

Verilog HDL - If/Else




```
module mux4 1(out, in, sel);
output out;
input [3:0] in;
input [1:0] sel;
reg out;
wire [3:0] in;
wire [1:0] sel;
always @(in or sel)
       if (sel == 0)
               out = in[0];
       else if (sel == 1)
               out = in[1];
       else if (sel == 2)
               out = in[2];
       else
               out = in[3];
endmodule
```

Verilog HDL - Case

```
case (exp)
item_1 : op_1;
item_2 : op_2;
item_3 : op_3;
item_4 : op_4;
...
```

Verilog HDL - Case



```
module mux4 1(out, in, sel);
output out;
input [3:0] in;
input [1:0] sel;
reg out;
wire [3:0] in;
wire [1:0] sel;
always @(in or sel)
       case (sel)
       0: out = in[0];
       1: out = in[1];
       2: out = in[2];
       3: out = in[3];
       endcase
endmodule
```

Verilog HDL - For

```
for (cond_init; cond; op_step)
                                          module count(Y, start);
    statement
                                          output [3:0] Y;
                                          input start;
                                          reg [3:0] Y;
                                          wire start;
                                          integer i;
                                          initial
                                                 Y = 0;
                                          always @(posedge start)
                                                 for (i = 0; i < 3; i = i + 1)
                                                        #10 Y = Y + 1;
                                          endmodule
```

Verilog HDL - While

- while (cond)
 - o statement

```
module count(Y, start);
output [3:0] Y;
input start;
reg [3:0] Y;
wire start;
integer i;
initial
       Y = 0;
always @(posedge start) begin
       i = 0;
       while (i < 3) begin
               #10 Y = Y + 1;
               i = i + 1;
               end
       end
endmodule
```

Verilog HDL - Repeat

```
module count(Y, start);
                            output [3:0] Y;
                            input start;
repeat (times) statement;
                            req [3:0] Y;
                            wire start;
                            initial
                                    Y = 0;
                            always @(posedge start)
                                    repeat (4) #10 Y = Y + 1;
                            endmodule
```

Verilog HDL - Forever

• forever statement;


```
module test;
reg clk;
initial begin
       clk = 0;
       forever #10 clk = ~clk;
        end
other module1 o1(clk, ..);
other module2 o2(.., clk, ..);
endmodule
```

Verilog HDL - Modellemeler

- Verilog dilince modüller 3 farklı tarzda modellenebilir.
 - Yapısal (Structural)
 - Akışsal (Data Flow)
 - Davranışsal (Behavioral)

Verilog HDL - Full Adder

- Full Adder 3 Biti toplar.
 - Girişler
 - A
 - B
 - Cin
 - Çıkışlar
 - S
 - Cout



Verilog HDL - Modellemeler, Yapısal

Primitif kapılar kullanılarak modelleme yapılır.

```
module fulladder_structural(a,b,c_in, s, c_out);
input a,b,c_in;
output s, c_out;
wire x1, x2, x3;
xor (x1, a, b);
and (x2, a, b);
and (x3, x1, c_in);
or (c_out, x2, x3);
xor (s, x1, c_in);
endmodule.
```

Verilog HDL - Modellemeler, Akışsal

 Akışsal modellemede çıkış sinyalleri giriş sinyallerinin bir fonksiyonu olarak ifade edilir ve assign ifadesi, = operatörü kullanılır.

```
module fulladder_dataflow(a,b,c_in, s, c_out);
input a,b,c_in;
output s, c_out;
assign {c_out, s} = a + b + c_in;
endmodule
```

- Davranışsal modellemede always ve initial blokları kullanılarak modül modellenir.
 - Event bazlı işlemler için gereklidir.
 - o Initial bloğu bir kez çalışır.
 - Always bloğu, her event gerçekleştiğinde çalışır.

Davranışsal modelleme

```
module changing_signal(signal, clock);
output reg signal, clock;
initial
   begin
      signal <= 0;
   end
always @ (clock)
   begin
      signal = ~signal;
   end
endmodule.
```

- Always Bloğu
 - Sensivity List, bloğun içerisindeki kodun çalışması için trigger görevini görür.
 - Elements, always bloğu çalıştırıldığında uygulanacak işlemlerdir.
 - o Always bloğu içerisinde reg'lere atama yapılabilir.

```
always @ ( ... sensivity list ... )

□ begin

... elements ...

end
```

- Sensivity List
 - < <none> clock
 - Sinyaldeki her değişimde trigger oluşturur.
 - posedge clock
 - 0'dan 1'e geçişte trigger oluşturur.
 - negedge clock
 - 1'den 0'a geçişte trigger oluşturur.

Blocking Assignment, = operatörü, sıralı çalışır.

```
module assignment_blocking(a,b,c,d,_clock);
output reg a,b,c,d,_clock;
initial
    begin
    end
always @ (_clock)
    begin
    end
endmodule.
```

Non-Blocking Assignment, <= operatörü, paralel çalışır.

```
module assignment_non_blocking(a,b,c,d,_clock);
output reg a,b,c,d,_clock;
initial
   begin
   end
always @ (_clock)
   begin
      b <= a:
      c <= b;
      d <= c:
      a <= d:
   end
endmodule.
```

Full Adder, davranışsal modelleme.

```
module fulladder_behavioral_0(a,b,c_in, s, c_out);
input wire a,b,c_in;
output reg s, c_out;
always @(a or b or c_in)
    begin
    {c_out, s} = a + b + c_in;
end
endmodule
```

- Davranışsal modellemede üst düzey kodlama fonksiyonları kullanılabilir.
 - Case
 - o If/Else
 - Döngüler

- Full Adder
 - Davranışsal
 - Case

```
module fulladder_behavioral_1(a,b,c_in, s, c_out);
input wire a,b,c_in;
output reg s, c_out;
always @(a or b or c_in)
   begin
      case ({a,b,c_in})
         3'b000: begin s = 0; c_out = 0; end
         3'b001: begin s = 1; c_out = 0; end
         3'b010: begin s = 1; c_out = 0; end
         3'b011: begin s = 0; c_out = 1; end
         3'b100: begin s = 1; c_out = 0; end
         3'b101: begin s = 0; c_out = 1; end
         3'b110: begin s = 0; c_out = 1; end
         3'b111: begin s = 1; c_out = 1; end
      endcase
   end
endmodule.
```

▶ Full Adder, Davranışsal, If/Else

```
module fulladder_behavioral_2(a,b,c_in, s, c_out);
input wire a,b,c_in;
output reg s, c_out;
always @(a or b or c_in)
   begin
      if(a==0 && b==0 && c_in==0)
         begin
            S=0;
            c_out=0:
         end
      else if(a==0 && b==0 && c_in==1)
         begin
            S=1;
            c_out=0;
         end
      else if(a==0 && b==1 && c in==0)
         begin
            S=1:
            c_out=0:
         end
```

```
else if(a==0 && b==1 && c_in==1)
         begin
            S=0;
            c_out=1;
      else if (a==1 && b==0 && c_in==0)
         begin
            S=1;
            c_out=0;
      else if(a==1 && b==0 && c_in==1)
         begin
            S=0:
            c_out=1;
         end
      else if(a==1 && b==1 && c_in==0)
         begin
            s=0;
            c_out=1;
         end
      else if(a==1 && b==1 && c_in==1)
         begin
            S=1;
            c_out=1;
         end
   end
endmodule.
```

