Sayısal Sistemler Laboratuvarı Kombinasyonel Devreler1-H4CD1

Dr. Meriç Çetin versiyon131020


Deney föyü

T. C

PAMUKKALE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ

ELEKTRÍK - ELEKTRONÍK MŰHENDÍSLÍĞÍ BÖLÜMÜ

LOJİK DEVRELER LABORATUVARI DENEY KILAVUZU




Hazırlayanlar:

Doç. Dr. Mustafa TEMİZ

Doc. Dr. Rafig SAMEDOV

Deney 8

Yarı Toplayıcı Devre



Yarı Toplayıcı Devre

I. Yarı Toplayıcı-Tam Toplayıcı

A. Teorik bilgi

İki bitin toplanması işlemi Yarı Toplayıcı ile, üç bitin toplanması işlemi ise Tam Toplayıcı ile gerçekleştirilir. Bir Tam Toplayıcı iki adet Yarı Toplayıcı ve bir OR kapısından meydana gelmektedir. Dolayısıyla ilk olarak bir Yarı Toplayıcı tasarlanacak ve sonra Tam Toplayıcı kurulacaktır. Aşağıda bir Yarı Toplayıcının tasarım yolu ile gerçekleştirilmesi görülmektedir.


a) Yarı Toplayıcı (Half Adder)

1. Matematik modeli

$$S=\overline{A} \bullet B + A \bullet \overline{B} = A \oplus B$$

Cout=A .B


2. Fonksiyonel şeması




3. Doğruluk tablosu

INPUTS		OUTPUTS		
A	В	S	C	
L	L	L	L	
L	H	Н	L	
Н	L	Н	L	
Н	H	L	H	

4. Prensip şeması




5. Uygulama prensip şeması



Deney 9

Tam Toplayıcı Devre



Tam Toplayıcı Devre

b) Tam Toplayıcı (Full Adder)

Tam Toplayıcıda ise girişler; toplanacak iki biti ve bir önceki düşük değerlikli bitlerin toplamından gelen elde bitini gösterir. Çıkışlar ise bir toplam ve bir elde bitinden oluşur.

1. Matematik modeli


 $S=(A \oplus B) \oplus C_{in}$

 $C_{ont} = A \circ B + C_{in} \circ (A \oplus B)$

3. Doğruluk tahlosu

	and production of the last	and the state of the state of	O IS DE		
INPUTS			OUTPUTS		1
A	В	Cin	S	Cout	1
L	L	L	L	L	P
L	L	H	H	L	140
L	H	L	H	L	
L	H	H	L	H	1
H	L_	L	H	L	+
H	L	H	L	H	
H	H	L.	L	H	+
H	H	H	H	H	*

2. Fonksiyonel şeması




B. Deneyin yapılışı

1. Deney için gereken malzemeler:

1 Adet 74XX86, 1 Adet 74XX08, 1 Adet 74XX32, 4 Adet LED, 4 adet 0,3 k Ω 'luk direnç, 1 adet 100 nF'lık d.k. kondansatör ve yeterli sayıda atlama teli.

2. Uygulama prensip şeması



14