

# 精密信号链设计中 实现最佳噪声性能

构建精密数据采集系统的信号链解决方案时,优化信号的极大 量化器级. 最后一级为量化器级, 其噪声带宽受限于奈奎 斯特频率。不同于之前各级的一阶或二阶滤波器、此级带 有的砖墙滤波器滤波器的噪声谱密度相对较高,一般而言 高于10nV/rtHz。

挑战是管理信号链之间噪声的平衡所带来的挑战。增益级的增 益大小、增益级能否直接驱动模数转换单元、SNR与增益的关 系、数字滤波在信号链中的作用等问题都是设计工程师在构建 数据采集信号链时经常考虑的问题、本文将从噪声权衡角度方 面对这些问题进行阐述。

#### 信号链构成单元简述

数据采集系统中典型信号链通常由传感器级、增益级、缓冲级 和量化器级组成,而各个模块间的带宽、噪声频谱密度和噪声 相互影响,相互牵制。图1对数据采集系统中的信号链构成单元 进行了概述。




图1. 信号链构成单元示例

- ▶ 传感器级:这一级的噪声带宽通常较低,同时噪声谱密度
- ▶ 增益级. 受信号频率的限制, 这一级的噪声带宽相当低, 噪声谱密度大约为1.5nV/rtHz, 这是一个相对较低的数值。传 感器级信号乘以该级增益后进入滤波器,此处滤波器的使 用很有必要, 主要用来限制噪声带宽.
- ▶ 缓冲级:此级的增益为1。缓冲级噪声带宽较高,此带宽受 限于ADC转换速率而非信号频率、噪声谱密度在1.5nV~5nV/rtHz 之间、取决于使用的是开放式FDA还是单端到差分转换FDA。 输出端的噪声谱密度通常会折叠到下一级模块的输入端:




图2. 信号链构成单元噪声示例

图2示例了信号链中各级模块的噪声谱密度幅值和带宽大小, 其中蓝色部分为增益级、橙色为ADC、绿色为缓冲级。所有模拟 前端的噪声谱密度均会折合到ADC输入端,出于示例目的,将增 益级的噪声谱密度被限制为信号频率的四倍以实现通带内较大 的平坦度。与ADC噪声谱密度相比,缓冲级噪声谱密度较低但带 宽明显更宽,通常达到了ADC噪声频率的10倍或15倍。如下篇幅 也将说明为何将缓冲器带宽设置较宽的原因。

#### 缓冲器带宽在信号链中的作用

#### 一、缓冲器带宽的确定

缓冲器输出的信号首先进入滤波器、经过滤波后由ADC进行信号 采样,图3中R<sub>LPF</sub>和C<sub>LPF</sub>组成低通滤波器。ADC进行采样时缓冲器上 会有如下几个工作参数:











图3. 信号采集时缓冲器工作参数简述

- 1. 毛刺幅值:  $\Delta V_{LPF} \sim \frac{c_{ADC}}{c_{ADC}+C_{LPF}}$ , 低通滤波器上的电压正比于 ADC电容和低通滤波器电容的并联值。若ADC采样发生在开关 闭合之前,则反冲电压会降低较多,因此很多ADC都带有数 字或模拟预充电功能。
- 2. 采样误差:  $V\varepsilon = \Delta V_{LPF} e^{-T_{ACQ}/\tau_{LPF}}$ ,  $\tau_{LPF} \cong R_{LPF}(C_{LPF} + C_{ADC})$ , 任意反冲误差都将以指数级时间建立,一旦采样周期结束又将以指数形式进行衰减。采样周期是采集时间对带宽的函数,一般带宽取决于较低缓冲期的低通滤波器,这样也可以得到缓冲器的频率。
- 3. 滤波器带宽:  $f_{BUF} \ge \frac{(N-M_{err})\ln{(2)}}{2\pi T_{ACQ}} \ge 75 \text{MHz}$ , 对于20位ADC, 反冲决定因子为 $2^3$ 或 $3^3$ , 其中N=20, $M_{err}$ =3,采样时间T\_ACQ=25ns,因此,该滤波器带宽超过75M。随着估值因子和采集时间的增加,带宽也会越来越低。因此,选择ADC时不仅要看SNR,还要看它产生多大的反冲量,具有多长的采集时间。有些ADC噪声非常小但难以驱动,这样会使驱动器产生大量噪声。

#### 二、缓冲器带宽大小的选择

以20位ADC为例,它的估值因子是2<sup>3</sup>,这将使得缓冲频率约为奈奎斯特频率的九倍。若使用一阶滤波器,占空比为40%,那么缓冲器以9.3倍奈奎斯特频率上升到14.7倍奈奎斯特频率时,缓冲器的噪声带宽是ADC噪声带宽的15倍。假如将采样占空比由40%降低至20%或25%,噪声将与滤波器的带宽成正比。尽管缓冲器噪声谱密度很低,但它的频带比较宽,采样时向下折叠到ADC带宽内,使得所有噪声都从零折叠到奈奎斯特频率。如果信号链中有来自电源或信号链中的任何外部干扰,这些杂散频率较高且会再次折叠,因此从毛刺幅值角度或电源干扰抑制角度来看,努力减少缓冲带宽显得极为重要,毕竟缓冲级在信号链中具有较宽的带宽。

有些低端应用中ADC运行速度较慢,比如时钟频率为5MSPS而非 更高,在此速度下会有更多时间稳定反冲,因此可以减少缓冲 滤波器的带宽。



对于有些应用需要增加缓冲滤波器带宽,一般有两种方法,一是增加电阻,一是增加电容,二者各有其优缺点:1、增大电容,增大电容可以将幅值降低,缓冲器会以更线性的方式运行但不大可能进行大信号采样。当然,较小的电容会在另一端产生较低的滤波器噪声,增加交流负载和功耗,也有可能导致驱动器不稳定。2、增大电阻,若电阻增大五倍就会导致失真直接增加,因为ADC产生的所有非线性电流都按电阻值缩放。但有利的一面是增大电阻可以减少缓冲器的负载,这样不仅延长驱动器寿命还会降低交流功耗。

#### 信号链构成单元应用参数示例

图4为信号链构成单元参数示例,以LTC2387-18(2级AFE)为例,这是一款15MSPS精密SAR转换器,带有缓冲级和数字滤波器。传感器级的信号频率为1MHz,幅值为IV,8.2倍的增益将输入端信号由IV放大到8.2V峰峰值。增益级的噪声带宽为4MHz\*π/2,RTI噪声谱密度为2.3nV/rtHz,RTI噪声谱密度为19nV/rtHz。缓冲级噪声带宽为70MHz\*π/2,噪声谱密度为2nV/rtHz,转到ADC奈奎斯特频率给出的噪声带宽为7.5MHz,噪声谱密度为16.8nV/rtHz。



图4. 信号链构成单元参数示例

图5左部为噪声谱密度,可以看出增益级的噪声谱密度较高但噪声带宽较窄;相对于增益级,ADC的噪声谱密度较低但带宽较宽;缓冲器的噪声谱密度相当低但具有较宽的带宽。右部饼图显示了噪声占比,蓝色是增益级噪声,绿色是缓冲级边缘噪声,约为24uV,橙色是ADC噪声,大概为46uV。总体而言,增益级和缓冲级得到了很好的平衡,总噪声为68uV<sub>RMS</sub>,整个信号链的SNR为92.6dB,此值是较为理想的SNR。




图5. 信号链中带宽及噪声示例

#### 移除缓冲级对信号链的影响

信号链设计中可能会出现如下图6所示案例, 即取消信号链中的缓冲级, 通过增益级直接驱动ADC, 这种设计是可取还是需要避免呢?




图6. 信号链设计中移除缓冲级

若移除缓冲级,则增益级滤波器噪声折合到ADC输入端,如图6 右部所示。增益级噪声具有高噪声谱密度,并且增益级会将所 有信号由小幅度放大至大幅度,这样极大的扩展了放大器的噪 声谱密度。带宽较低时增益级噪声本身已起主导作用,更不用 说增益级带宽被提高到更高频率。增益级噪声谱密度相对于ADC 而言占主导地位,移除缓冲级后极大的增加了噪声谱密度。




图7. 缓冲级移除前后参数对比

相对于图7左部,右部设计取消了缓冲级。仍以LTC2387-18为设计实例,频率为1MHz的信号通过8.2倍的增益由1V放大至8.2V。若取消缓冲级,则增益级滤波器的带宽必须从信号频率的四倍增加到缓冲带宽,这是采样时需要建立反冲而必须具备的带宽,因此增益级噪声带宽由4MHz\*π/2扩展为75MHz\*π/2,增加约19倍。

由噪声谱图可以直观的看出增益级噪声起决定作用,总有效噪声是207μV<sub>RMS</sub>,总SNR为82.9dB。由饼图看出,移除缓冲级后SNR降低10dB。

因此,从噪声和SNR角度而言,不建议工程师在实际设计中移除 缓冲级。




图8. 移除缓冲级后的噪声分析

#### SNR与增益的关系

信号链设计中,尤其是小信号设计时增益级提供的增益值是我们需要考虑的。图9给出了SNR与输入信号幅度之间的关系。





图9. SNR与输入信号的关系

若一个100mV到3.5V可变幅度的信号按比例放大到ADC满量程,可以得到几个结论:

- ▶ 当信号幅度为100mV时SNR接近77dB;
- ▶ 增益级SNR在77~105dB之间变化,随着信号的增大SNR会上升, 上升大小取决于信号幅度:
- ▶ 噪声和信号以相同的系数放大,因此增益级输出端的SNR与增益系数无关,也就是说增益为2还是10会获得几乎相同的SNR:

▶ 图9右部是15MSPS LTC2387-18转换器示例,虚线ADC SNR为96dB, 蓝色为AFE SNR,橙色为整个信号链SNR。由图示看出900mV以 下SNR由AFE主导,超出该幅值时由ADC主导。






图10. 实际应用SNR的影响因素

图10示例中的信号幅值为200mV, 带宽为1MHz, 增益级噪声谱密度大约为2nV/rtHz, 噪声为5uV<sub>PMS</sub>。蓝色总SNR呈指数增长, 最终收敛于83dB, 大约是9倍增益, AFE噪声大概是ADC噪声的2~3倍。理论上可以获得更高的增益, 但实际仅限于此, 这通常是由放大器带宽决定。

若要产生更大增益,如4或42倍增益,则可能需要多个增益级。增加增益级,一方面会增加功耗,一方面有可能引入失真。闭环增益越高,失真则越大。为避免失真,这也是为何不放置过多增益的原因。另外,大信号摆幅也会产生放大器失真,因此即使放大器增益相当低但输出信号摆幅过大也会对信号造成额外的失真。

通常而言,ADC采用中需要将信号放大到最佳工作点,实现理想 线性度,同时具有最佳的失真,-1dB是推荐的最有效点。

#### 数字滤波器在信号链中的作用

数字滤波器具有较陡的滚降和而较为平坦的带宽,适用于混叠后的驱动器噪声。数字滤波受到大部分工程师的关注和青睐,但是是否数字滤波器也有局限性呢?

信号带宽之外的大量噪声属于干扰噪声,整体噪声可通过数字滤波加以改善。假如我们有一个数字低通滤波器能滤除Nyquist/2之外的噪声,这相当于X/n滤波器,可以消除一半的ADC和驱动器噪声,这部分噪声在整体噪声中占有较大比例。若采用更激进的数字滤波器,假设低通拾取频率是Nyquist/16,这样80%的增益级噪声以及87%的ADC和驱动器噪声均可以被去除。上述示例中信号噪声被保留而超出信号带宽的所有噪声都被消除,但已经折叠在驱动器里的噪声不能如我们希望那样被消除。




图11. 数字滤波器作用示意

若要降低奈奎斯特频率以外的噪声,数字滤波在消除带外噪声 这方面的作用是有限的。若将增益级带宽限制为二倍奈奎斯特 频率,由于信号的折叠作用,一半的频率低于两倍奈奎斯特频率,一半的频率高于两倍奈奎斯特频率,这样无法消除大部分 增益级噪声,最终只能消除大约一半的噪声。

此外,硬件限制也会难以实现良好的数字滤波,比如与过样本 无关的应用、较慢的处理速度,较低的输出速率场景等均会影响。纵然数字滤波是不错的手段但也并非适用所有场景。

#### 总结

信号链设计中,增益、带宽、噪声以及数字滤波彼此间既有关系也有牵制,使用者可以根据应用场景和器件特点对参数进行最佳的设计和选取,最终获得极优信噪比和较高SNR。

## ADI智库

- 站式电子技术宝库

ADI智库是ADI公司面向中国工程师打造的一站式资源分享平台,除了汇聚ADI官网的海量技术资料、视频外,还有大量首发



关注ADI智库

的、免费的培训课程、视频直播等。九大 领域、十项技术,加入ADI智库,您可以尽 情的浏览收藏、下载相关资源。此外,您 还可一键报名线上线下会议活动,更有参 会提醒等贴心服务。

#### 在线支持社区

### **► ADI Engineer**Zone<sup>™</sup>

访问ADI在线支持社区, 中文技术论坛与ADI技术专家互动。提出您的棘手设计问题、浏览常见问题解答,或参与讨论。

请访问ez.analog.com/cn



