

# Documentatie proiect generator de semnal PWM

Cismaru Adrian, Gomboş Eliza, Halanduț Alexandru

Noiembrie 2025

## 1 Implementare `spi_bridge.v`

### 1.1 Mod general de funcționare

- Modulul `spi_bridge` implementează un SPI slave simplificat care permite comunicarea între un master SPI și logica internă a sistemului.
- Funcționează conform protocolului SPI Mode 0 (CPOL=0, CPHA=0): datele MOSI sunt eșantionate pe frontul crescător al `sclk`, iar datele MISO sunt transmise pe frontul descrescător.
- Transferul de date este MSB-first, atât la recepție cât și la transmisie.
- La recepția fiecărui byte complet, este generat un impuls de un ciclu `clk` pe semnalul `byte_sync`, indicând faptul că `data_in` este valid.
- Sunt suportate transferuri consecutive pe durata unui `cs_n` activ, fără pierdere de date.

### 1.2 De ce am ales această implementare

- Separarea clară a domeniilor de ceas: `sclk` pentru logica SPI și `clk` pentru perifericul intern.
- Utilizarea unui buffer dedicat (`data_buffer`) pentru stabilitatea datelor receptioane.
- Generarea robustă a semnalului `byte_sync` prin sincronizare între domenii de ceas folosind un mecanism de toggle.
- Permite transferuri SPI continue, păstrând simplitatea implementării.

### 1.3 Explicația implementării pas cu pas

#### Regiștri interni

- `shift_in [7:0]`: regisztru de shift utilizat pentru recepția bițiilor de pe linia MOSI.

- **data\_buffer [7:0]**: buffer care reține un byte complet recepționat, asigurând stabilitatea semnalului **data\_in**.
- **shift\_out [7:0]**: registru de shift pentru transmiterea datelor pe MISO.
- **bit\_cnt [2:0]**: contor de biți pentru recepția unui byte complet.
- **byte\_tgl**: semnal care togglează la fiecare byte recepționat complet.
- **t\_s1, t\_s2**: registre de sincronizare ale semnalului **byte\_tgl** în domeniul **clk**.
- **cs\_q**: registru utilizat pentru detectarea frontului descrescător al semnalului **cs\_n**.

### **Recepția datelor de pe MOSI**

- Pe fiecare front crescător al semnalului **sclk**, bitul prezent pe MOSI este shiftat în registrul **shift\_in**.
- Contorul **bit\_cnt** este incrementat pentru fiecare bit recepționat.
- Când **bit\_cnt** ajunge la valoarea 7, un byte complet a fost recepționat.
- Byte-ul complet este copiat în **data\_buffer**, iar semnalul **byte\_tgl** este inversat (toggle).
- Dacă **cs\_n** devine inactiv, contorul de biți este resetat.

### **Transmiterea datelor pe MISO**

- Frontul descrescător al semnalului **cs\_n** este detectat folosind registrul **cs\_q**.
- La începutul fiecărui cadru SPI, registrul **shift\_out** este încărcat cu valoarea **data\_out**.
- Pe fiecare front descrescător al **sclk**, registrul **shift\_out** este shiftat, iar bitul MSB este transmis pe MISO.
- Această metodă respectă cerințele SPI Mode 0 pentru transmiterea datelor.

### **Generarea semnalului byte\_sync**

- Semnalul **byte\_tgl** este generat în domeniul **sclk** la finalul fiecărui byte recepționat.
- Acesta este sincronizat în domeniul **clk** prin două registre consecutive (**t\_s1, t\_s2**).
- Semnalul **byte\_sync** este obținut prin operația XOR dintre **t\_s1** și **t\_s2**.
- Rezultatul este un impuls de un ciclu **clk**, generat la fiecare byte recepționat complet.

### **Gestionarea semnalului `cs_n` și resetarea**

- Resetul asincron inițializează toate registrele interne.
- Când `cs_n` este inactiv, contorul de biți este resetat, iar transferul SPI este considerat încheiat.
- La următoarea activare a lui `cs_n`, modulul este pregătit pentru un nou transfer.

## **2 Implementare `instr_dcd.v`**

### **2.1 Mod general de funcționare**

- Modulul `instr_dcd` realizează decodarea comenziilor SPI primite de la un master și interacționează cu un registru periferic.
- Datele sunt transmise în pachete de 8 biți, primul bit indicând tipul comenzi (read sau write), iar restul de 6 biți reprezentând adresa registrului.
- Pentru comenziile de tip write, modulul așteaptă un payload ulterior pentru a-l scrie în registru.
- Pentru comenziile de tip read, modulul pulsează semnalul de read și pună pe `data_out` conținutul registrului citit.
- Funcția este realizată printr-o mașina de stări finite (FSM) cu trei stări: IDLE, WAIT\_FOR\_DATA și SEND\_READ\_BYTEx.

### **2.2 De ce am ales această implementare**

- Am ales o implementare bazată pe FSM pentru a avea control clar asupra fluxului de date și pentru a sincroniza corect semnalele de read/write cu semnalul `byte_sync`.
- Dezactivarea implicită a pulsurilor `read` și `write` în fiecare ciclu evită generarea de semnale false.
- Separarea logicii secvențiale de cea combinațională asigură predictibilitate în schimbarea stării și respectarea sincronizării cu ceasul.
- Implementarea permite o extensibilitate ușoară pentru comenzi suplimentare sau protocoale SPI mai complexe.

## 2.3 Explicație implementare pas cu pas

### Regiștri interni

- `cmd_is_write`: indică dacă comanda curentă este write (1) sau read (0).
- `addr_reg [5:0]`: stochează adresa registrului ținta.
- `data_write_reg [7:0]`: reține payload-ul pentru operațiunea write.
- `out_reg [7:0]`: reține datele ce vor fi transmise către master.
- `read_reg și write_reg`: semnale de puls pentru read și write generate pe un ciclu de ceas.

### Recepționarea datelor de la master

- În starea IDLE, la detectarea semnalului `byte_sync`, se preia primul byte.
- Bitul 7 indică tipul comenzi, iar biții [5:0] reprezintă adresa.
- Pentru comenzi read, se pulsează `read_reg` și se trece în starea SEND\_READ\_BYTE.
- Pentru comenzi write, se trece în starea WAIT\_FOR\_DATA pentru a aștepta payload-ul.

### Preluarea payload-ului pentru write

- În starea WAIT\_FOR\_DATA, la următorul `byte_sync`, se stochează payload-ul în `data_write_reg`.
- Se pulsează `write_reg` pentru un ciclu pentru a scrie datele în registru.
- După scriere, FSM-ul revine în starea IDLE.

### Transmiterea datelor pentru read

- În starea SEND\_READ\_BYTE, la `byte_sync` se plasează conținutul registrului citit (`data_read`) în `out_reg`.
- Datele sunt astfel puse pe `data_out` pentru master.
- După transmitere, FSM-ul revine în starea IDLE.

### Generarea pulsurilor de control

- Semnalele `read_reg` și `write_reg` sunt activate doar un ciclu de ceas.
- Această abordare previne blocarea semnalelor și asigură sincronizarea corectă cu masterul.

### Logica FSM combinațională

- Determină următoarea stare pe baza stării curente și a semnalului `byte_sync`.
- Asigură tranzitii corecte pentru comenziile read și write.

## 3 Implementare regs.v

### 3.1 Mod general de functionare

- Modulul `regs` ofera o interfata intre software (prin adrese de registri) si module hardware precum counter si PWM.
- Permite citirea si scrierea de registre prin semnalele `read`, `write`, `addr`, `data_write`, `data_read`.
- Gestioneaza si actualizeaza valori interne precum: `period`, `compare1`, `compare2`, `prescale`, `en`, `count_reset`, `upnotdown`, `pwm_en`, `functions`.
- Sustine scrierea secventiala (pe clk) si citirea combinatorie (asynchronous).
- Suporta resetarea hardware completa (`rst_n`) sau reset temporar (`count_reset`) pentru contor.

### 3.2 Adresare si harta de registre

- 0x00, 0x01: perioada (low si high)
- 0x02: activare contor
- 0x03, 0x04: compare1 (low si high)
- 0x05, 0x06: compare2 (low si high)
- 0x07: reset temporar pentru contor (scriere cu 1)
- 0x08, 0x09: valoarea curenta a contorului (doar citire)
- 0x0A: prescaler
- 0x0B: directie de numarare (up/down)
- 0x0C: activare semnal PWM
- 0x0D: functii suplimentare (doar bitii [1:0])

### 3.3 Logica de scriere

- Se actualizeaza registrele interne doar cand `write` este activ.
- Fiecare adresa are un efect specific: de exemplu, `ADDR_PERIOD_L` scrie partea joasa a perioadei.
- Semnalul `count_reset` este generat doar pentru un singur ciclu, daca se scrie 1 in adresa 0x07.
- La reset hardware (`!rst_n`), toate registrele revin la 0.

### 3.4 Logica de citire

- In functie de adresa primita, se trimite valoarea corespunzatoare pe `data_read`.
- Valorile de iesire sunt actuale si combinate: nu sunt intarziate.
- Daca se cere o adresa invalida, se returneaza 0x00.

### 3.5 Utilizare in sistem

- Modulul poate fi controlat din software prin scrierea de date in registre specifice.
- Permite citirea in timp real a valorii contorului pentru monitorizare sau sincronizare.
- Ofera flexibilitate pentru configurarea PWM-ului, fara interventie hardware.

## 4 Implementare counter.v

### 4.1 Mod general de functionare

- Genereaza o **baza de timp** incrementand/decrementand un contor pe 16 biti.
- Viteza de avans este controlata de **prescaler**: avans la fiecare  $2^{prescale}$  cicluri de `clk`.
- Se opreste/porneste cu `en`, se reseteaza cu `count_reset` (doar contorul) sau cu `rst_n` (reset hardware).
- Cand ajunge la capat, face **wrap** controlat de `period`:
  - **UP**:  $0, 1, \dots, period \rightarrow 0 \rightarrow \dots, 0, 1, \dots, period \rightarrow 0 \rightarrow \dots$
  - **DOWN**:  $period, \dots, 1, 0 \rightarrow period \rightarrow \dots period, \dots, 1, 0 \rightarrow period \rightarrow \dots$

### 4.2 De ce am ales aceasta implementare

- **Prescaler pe puteri ale lui 2**: nu e costisitor din punct de vedere hardware (registru + comparatie cu  $2^N - 1$ ), este stabil si usor de temporizat.
- **Wrap sincron pe period**: deoarece comparatia se evalueaza pe frontul lui `clk` comportamentul este determinist, fara glitch-uri.
- **Doua tipuri de reset**: `rst_n` (hardware) readuce imediat in starea initiala; `count_reset` realiniaza doar contorul/prescalerul, fara a atinge alte registre.

- **Freeze cu en=0:** opreste numararea si permite schimbari sigure din software; apoi repornire.

### 4.3 Explicatie implementare pas cu pas

#### Registri interni

- `cnt_r[15:0]`: valoarea curenta a contorului (iese pe `count_val`).
- `ps_cnt[8:0]`: prescalerul (numara pana la limita).

#### Limita prescalerului (`ps_lim`)

- Calculam  $2^{prescale} - 1$ .
- Cand `prescale = 0`  $\Rightarrow$  `ps_lim = 0` (tick la fiecare `clk`).
- Pentru valori  $\geq 8$ , facem *clamp* la 255 (divide by 256) ca sa nu depasim latimea prescalerului.

#### Generarea “tick”-ului

- Cat timp `en = 1`, `ps_cnt` urca de la 0 la `ps_lim`.
- Cand `ps_cnt == ps_lim`  $\Rightarrow$  `tick = 1` un ciclu; apoi `ps_cnt` revine la 0.

#### Avansul contorului (`cnt_r`)

- Se face **doar** la `tick`.
- Daca `upnotdown = 1` (UP):
  - Daca `cnt_r ≥ period`  $\Rightarrow$  wrap la 0.
  - Altfel `cnt_r ← cnt_r + 1`.
- Daca `upnotdown = 0` (DOWN):
  - Daca `cnt_r = 0`  $\Rightarrow$  wrap la `period`.
  - Altfel `cnt_r ← cnt_r - 1`.

#### Reseturi

- `!rst_n` sau `count_reset` pun `cnt_r = 0` si `ps_cnt = 0` (realiniere cu-rata).

#### Enable

- `en = 0`  $\Rightarrow$  nu se mai numara; `ps_cnt` si `cnt_r` raman neschimbate.

## 5 Implementare pwm\_gen.v

### 5.1 Mod general de funcționare

- Modulul `pwm_gen` generează un semnal PWM pe baza valorii externe `count_val`, a perioadei programabile `period` și a pragurilor `compare1` / `compare2`.
- Logica PWM utilizează direct valoarea contorului, fără a introduce o fază internă separată.
- Modul de funcționare este selectat prin `functions[1:0]`:
  - **Aliniat** (`functions[1] = 0`):
    - \* **stânga** (`functions[0] = 0`): PWM activ de la `count_val=0` până la `compare1`;
    - \* **dreapta** (`functions[0] = 1`): PWM activ de la `compare1` până la `period`.
  - **Interval** (`functions = 2'b10`): PWM activ în intervalul [`compare1`, `compare2`), dacă `compare1 < compare2`.
- Modificările de configurație sunt aplicate doar în condiții sigure, pentru a evita glitch-uri pe ieșire.
- Semnalul `pwm_en` controlează actualizarea ieșirii PWM; când este 0, ieșirea rămâne în ultima stare.

### 5.2 De ce am ales aceasta implementare

- **Snapshot al configurației:** parametrii activi sunt copiați în registre interne doar la început de ciclu, la oprirea contorului sau când PWM este dezactivat.
- **Compatibilitate cu contoare externe:** logica PWM funcționează direct pe `count_val`, fără presupuneri despre direcția sau tipul contorului.
- **Validare praguri:** valorile `compare1` și `compare2` sunt limitate la `period`.
- **Separare clară între configurație și ieșire:** `pwm_en` permite modificarea sigură a configurației fără efecte tranzitorii pe ieșire.

### 5.3 Explicația implementării pas cu pas

#### Regiștri interni

- `period_act`: copie activă a perioadei PWM.
- `c1_act`, `c2_act`: copii active ale pragurilor `compare1` și `compare2`, limitate la `period`.

- `func_act[1:0]`: copierea activă a modului de funcționare selectat.
- `prev_count_val`: valoarea anterioară a contorului, utilizată pentru detectarea opririi acestuia.
- `pwm_q`: registrul care reține starea ieșirii PWM.

#### Detectarea condițiilor de actualizare

- `start_of_cycle` este activ când `count_val` este 0, indicând începutul unui ciclu PWM.
- `counter_stopped` este adevărat când valoarea contorului nu se modifică între două cicluri consecutive de ceas.
- `cfg_update` este adevărat dacă:

$$\neg \text{pwm\_en} \vee \text{start\_of\_cycle} \vee \text{counter\_stopped}.$$

#### Actualizarea configurației active

- Când `cfg_update` este activ, registrele interne sunt actualizate cu valorile de intrare.
- Pragurile `compare1` și `compare2` sunt limitate la `period` pentru a preveni comparații invalide.

#### Ferestre PWM (logică combinațională)

- **Aliniat stânga:** PWM este activ pentru  $\text{count\_val} \leq \text{compare1}$ , cu excepția cazului  $\text{compare1} = 0$ , când ieșirea este forțată la 0.
- **Aliniat dreapta:** PWM este activ pentru  $\text{count\_val} \geq \text{compare1}$ .
- **Interval:** PWM este activ dacă  $\text{compare1} < \text{count\_val} < \text{compare2}$

$$\text{compare1} \leq \text{count\_val} < \text{compare2}.$$

#### Calcul final și control ieșire

- Dacă  $\text{compare1} = \text{compare2}$ , ieșirea PWM este forțată la 0, indiferent de modul selectat.
- `pwm_calc` reprezintă rezultatul combinational al ferestrei PWM.
- Pe frontul pozitiv al lui `clk`, dacă `pwm_en` este activ, `pwm_q` este actualizat cu `pwm_calc`.
- Când `pwm_en` este 0, `pwm_q` își păstrează valoarea anterioară.
- Ieșirea `pwm_out` este conectată direct la `pwm_q`.

## 6 Modificare top.v

- La sectiunea pentru `spi_bridge` am inversat numele porturilor `mosi/miso` deoarece, in varianta initiala, perifericul nu primea MOSI corect si nu furniza MISO corect, fapt pentru care am avut probleme la trecerea testelor din testbench.