Modélisation Transactionnelle des Systèmes sur Puces en SystemC Ensimag 3A — filière SLE Grenoble-INP

Introduction du cours

Matthieu Moy (transparents originaux : Jérôme Cornet)

Matthieu.Moy@imag.fr

2015-2016



Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 1 / 80 >

Organisation concrète

EnsiWiki :

http://ensiwiki.ensimag.fr/index.php/TLM

Supports de cours sur GitHub :

http://github.com/moy/cours-tlm

- ▶ git clone (une fois, en début de cours)
 - git pull (régulièrement)
 - ► Possibilité de travailler à plusieurs sur les squelettes de code (cf. EnsiWiki)
- Contenu de l'archive Git :

 - Transparents (*.pdf)
 Exemples de code (code/*/*.cpp), à regarder en complément du cours
 - Squelettes de code pour les TPs (TPs/)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

Sommaire

- Systèmes sur Puce (SoC)
- Modélisation au niveau transactionnel

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 5 / 80 >

Quelques exemples

Lecteurs MP3



Besoins techniques

- Mini ordinateur (interface utilisateur)
- Codecs (décodage/encodage) audio (MP3, etc.)
- Pilotage de disque dur
- Périphériques (USB, IEEE 1394...)
- Autonomie

Objectifs et place du cours dans SLE

Cours lié

 Conception et exploration d'architectures, multi-coeurs, réseaux sur puces (F. Pétrot, S. Mancini)

Objectifs

- Une vue sur le haut du flot de conception
- Différents niveaux d'abstractions
- Exemple concret : modélisation transactionnelle (TLM)
- Pratique sur un outil utilisé par les industriels : SystemC
- Objectif détourné : culture générale sur les SoCs, révisions de concepts connus (cross-compilation, logiciel embarqué)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 2 / 80 >

Planning approximatif des séances

- 1 Introduction : les systèmes sur puce
- Introduction : modélisation au niveau transactionnel (TLM)
- Introduction au C++
- Présentation de SystemC, éléments de base
- Ommunications haut-niveau en SystemC
- Modélisation TLM en SystemC
- TP1: Première plateforme SystemC/TLM
- Utilisations des plateformes TLM
- TP2 (1/2): Utilisation de modules existants (affichage)
- TP2 (2/2): Utilisation de modules existants (affichage)
- Notions Avancé en SystemC/TLM
- TP3 (1/3): Intégration du logiciel embarqué
- TP3 (2/3): Intégration du logiciel embarqué
- TP3 (3/3) : Intégration du logiciel embarqué
- 6 05/01 : Intervenant extérieur : Jérôme Cornet
- Perspectives et conclusion

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016

< 4/80 >

Évolution des besoins du grand public









Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 7 / 80 >

Quelques exemples

Téléphones portables



Besoins techniques

- Mini ordinateur (interface utilisateur, applications embarquées)
- Traitement de Signal (technologie de transmission)
- Périphériques (USB, Capteur CCD)
- Autonomie

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

Quelques exemples

- Télévision numérique
 - ► Lecteurs/Enregistreurs DVD
 - ► Démodulateurs Satellite, Décodeurs TNT (set-top boxes)
 - ► Télévision Haute-définition (HD-TV, UHD...)

Besoins techniques

- Mini ordinateur (interface utilisateur)
- Pilotage de disque dur, lecteur/graveur DVD
- * Fonctions graphiques (compositions, zoom, curseur...)
- Encodage/décodage vidéo (MPEG2, MPEG2 HD, MPEG 4, H264, HEVC...)
- Encodage/décodage audio (PCM, AC3, AAC, MP3...)
- Périphériques (IEEE 1394, S/PDIF, HDMI...)

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 10 / 80 >





Définition

System-on-Chip (Système sur puce)

Puce regroupant tous les éléments électroniques (micro-processeur, composants spécifiques...) nécessaires à la réalisation d'un système (produit) complet.


Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 14 / 80 >






Quelques utilisations des SoC

 Matthieu Moy (Matthieu.Moy@imag.fr)
 Modélisation TLM
 2015-2016
 < 15 / 80 >



S5PC110 (Samsung Galaxy S Smartphone)



Source: http://www.samsung.com/global/business/semiconductor/productInfo.do?fmly_id= 834@partnum=S5PC110

Modélisation TLM

2015-2016 < 18 / 80 >

Composants des SoC (non exhaustif)

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Mémoires

- ROM, RAM, Flash...
 - ► Souvent hors du SoC
- Dans la puce :

Matthieu Moy (Matthieu.Moy@imag.fr)

- ► Contrôleur(s) mémoires
- ► Petites mémoires internes
- ► Mémoires caches, « fifo » (tampons/files d'attente)
- Fonctions
 - ► Stockage temporaire (RAM)
 - ► Programme interne (ROM), possibilité de mise à jour (Flash)
 - ► Stockage (Flash)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 22 / 80 >

2015-2016


< 20 / 80 >

Composants utilitaires

- DMA (Direct Memory Access)
 - ► Transferts mémoires/mémoires, mémoires/périphériques
 - ► Décharge le CPU (pas d'attente liée aux transferts)
- Timer, RTC (Real-Time Clock)
 - ► Mesure de l'écoulement du temps
 - ▶ Utilisations :

 - * Contrôle du nb d'images par secondes Programmation de délais d'expiration
 Utilisation par OS Temps Réel
- Contrôleur d'interruptions (ITC)
 - Centralisation de tous les signaux d'interruptions
 - ▶ Informations sur l'émetteur de l'interruption

Brique lego NXT



Source: http://iar.com/website1/1.0.1.0/1518/1/

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 19 / 80 >


Microprocesseurs


- CPU (Central Processing Unit) : processeur généraux
 - ► Fonctions : contrôle, interface utilisateur, traitements légers
 - ► Exemples : ARM9, ST20, SH4, Leon mais pas Intel core i7 !...
- DSP (Digital Signal Processor)
 - ► Fonctions : Traitement du signal, calculs complexes ► Exemples : Ti TMS320C55x, etc.
- Processeurs VLIW (Very Long Instruction Word)
 - ► Fonctions : traitement multimédia
 - ► Exemples : ST210, Kalray...
- Supports de la partie logicielle du système

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 21 / 80 >

Exemple: PDA GPS

SoC : Atlas-M (Centrality)





Exemple: STi5518 - CPU, Mémoires, Utilitaires Smart Cards, UART, ... Digital Video Out YUV, S-Video Analog Video

Entrées/Sorties (2/2)

Modélisation TLM

2015-2016

< 26 / 80 >


- Pilotage de bus de périphériques
 - ► IDE/ATA...
 - ★ Disque dur interne★ DVD

 - ▶ USB

Matthieu Moy (Matthieu.Moy@imag.fr)

- * Host : branchement de périphériques externes
- * Peripheral : branchement à un ordinateur
- ► IEEE 1394 aka FireWire (camescopes numériques, ...)
 - ★ Camescopes numériques★ Liaisons haute vitesse
- Composants RF
 - Bluetooth
 - ► GPS
 - ► GSM...

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016



Exemple: STi5518 - Composants dédiés Digital Video Out Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 32 / 80 >

Entrées/Sorties (1/2)

- GPIO (General Purpose Inputs/Outputs)

 - programmation/lectures de broches du circuit
 Utilisation : lectures de boutons, clavier simple
- Composants ports série
 - ► UART (Universal Asynchronous Receiver/Transmitter) : port
 - SSP (Synchronous Serial Port) : port série haute vitesse
 - Utilisation: branchement de composants externes, debuggage
- Contrôleurs LCD (numérique)

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

< 27 / 80 >

Parties analogiques

- Générations d'horloges, reset...
- ADC, DAC (Analog/Digital Converter): entrées/sorties analogiques
 - Audio
 - ▶ Vidéo
 - Commandes d'actionneurs
 - ► Capteurs

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016

Composants dédiés

- Accélération d'une fonction particulière
 - ► Serail irop
 ► Compromis Serait trop lent en logiciel!
 - - * Complexité
 - Accélération
 - ★ Consommation★ Flexibilité
- Plusieurs possibilités de réalisation :
 - ► 100% matérielle
 - * ex : Décodeurs Vidéos « câblés »
 - ► Semi-matérielle
 - * Utilisation d'un cœur de processeur pour simplifier le

 - * ex : Décodeurs audios, traitements plus difficiles à câbler

Modélisation TLM

2015-2016 < 31 / 80 >

Réseau d'interconnection (interconnect)


- Principal moyen de communication entre composants
- Bus partagés

Matthieu Moy (Matthieu.Moy@imag.fr)

- ► Communications par plages mémoires
- Arbitrage des communications
 Un peu analogue aux bus « PC » actuels mais
 - ★ Pas de connectique★ Basse consommation
- Paramètres : vitesse, largeur...exemple : AmbaBus (ARM) AHB, APB, AXI...
- Networks-on-Chip (NoC)
 - Réseau complexe construit en fonction des besoins du SoC
 - ► exemple : STBus, Kalray MPPA, Tilera, ...

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 33 / 80 >

Exemple de structure logicielle (set-top-box)



Source : doc STi5518

 Matthieu Moy (Matthieu.Moy@imag.fr)
 Modélisation TLM
 2015-2016
 < 36 / 80 >



Problèmes de conception

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 38 / 80 >

Complexité croissante de conception

• Circuits à assembler énormes

Matthieu Moy (Matthieu.Moy@imag.fr)

- Multiples éléments complexes : processeurs, réseau d'interconnection...
- Parfois plusieurs mini-SoC dans le SoC (sous-ensembles simples CPU+DMA+Mémoire)
- Évolution possible vers le massivement multiprocesseur
- VHDL/Verilog suffisent difficilement...
- \bullet Pas de révolution type « niveau porte $\to RTL$ » pour l'instant

Modélisation TLM

2015-2016


< 40 / 80 >

Le logiciel (embarqué)

- Plusieurs logiciels sur architectures différentes
 - ► Mélange SH4, ARM, ST...
 - Endianess différentes
 - ► Problèmes techniques d'ordre de boot
 - ▶ Problèmes de synchronisations
- Communications de base : accès au bus et interruptions
- Partie génie logiciel
 - Utilisation d'OS multitâche/temps réel : Linux, OS/20, Windows Embedded
 - Windows Embedded...
 ► Factorisation du code bas niveau dans des pilotes (drivers)
 - ► Couche supplémentaire au dessus de l'OS : le middleware

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 35 / 80 >

Exemple de structure logicielle (Android)



Source: http://en.wikipedia.org/wiki/File: Android-System-Architecture.svg


Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 37 / 80 >

Complexité croissante de conception

- Nombre de transistors : + 50% par an (Moore)
- Productivité en conception : + 30% par an
 ⇒ « Design Gap »
- Besoin incessant de nouvelles techniques de conception

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 39 / 80 >

Hardware/Software Design Flow



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 41 / 80 >

Durée du cycle de développement

- Évolution rapide
- Dates à ne pas manquer (Noël, nouvel an chinois, Consumer Electronics Show...)
- vendable!
- $\bullet \ \Rightarrow \mbox{Le}$ « Time to market » est aussi important que la main d'œuvre totale.

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 42 / 80 >

Coût d'une erreur

Bug dans le matériel (suite)

- Circuit déjà fabriqué : recherche d'un contournement (workaround)
- Valable en technologie ASIC
- SoC FPGA
 - ARM Excalibur: ARM 922 (200 MHz) + FPGA APEX 20KE
 - Xilinx Virtex 4 : PowerPC 405 (450 MHz) + FPGA + Ethernet MAC
 - Là encore, mise à jour limitée

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TI M

2015-2016 < 44 / 80 >

Problèmes d'intégration

- Fonctionnelle
 - ► Développement séparé des composants, réutilisation
 - Aucune garantie de fonctionnement
 - Problèmes de compatibilité plus complexes qu'électroniques
- Performances
 - ► Adéquation d'un ensemble de composants pour réaliser
 - une tâche dans un temps donné
 Dépendences non fonctionnelles complexes

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM


2015-2016 < 46 / 80 >

2015-2016

< 49 / 80 >

Retour sur le flot de conception

• Bas du flot de conception (vu en 2A) 3 principaux niveaux d'abstraction



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Coût d'une erreur

Bug dans le logiciel

- Mise à jour du firmware
- Pas forcément acceptable partout... (difficulté pour l'utilisateur, systèmes critiques)

Bug dans le matériel

- Fabrication de nouveaux masques
- Exemple de coût :

Finesse de gravure	0.25 μm	0.13 μm	65 <i>nm</i>
Coût masque 1 couche	10 000 \$	30 000 \$	75 000 \$
Nb de couches	12	25	40
Coût total	120 000 \$	750 000 \$	3 M\$
			source FFTimes

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 43 / 80 >

Problèmes de conception

- Vitesse de simulation
 - ▶ Simulation du SoC niveau RTL : plusieurs heures, voire iours...
 - ex : Encodage et décodage d'une image en MPEG 4 = 1 h en simulation RTL
 - ► Impossibilité de tester le(s) logiciel(s) embarqué(s) à ce
 - Moins de temps disponible pour valider le système...
 Développement séparé des différents blocs
 Quelques solutions couramment pratiquées :

 - - ★ Cosimulation
 - * Émulation matérielle

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 45 / 80 >

Problèmes de validation

- Conformité du système à la spécification ?
- Spécification de plus en plus complexes
 - ► Normes MPEG x, H264, HEVC . . .
 - ► Formats informatiques divers
 - Interprétation parfois erronée
- Volumes de données de plus en plus gros (vidéo HD, FHD, 4K, bientôt 8K)
- Format de la spécification?


Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

 $2015\text{-}2016 \qquad < 47\,/\,80 >$

Niveau supérieur : Cycle Accurate (1/2)

- Objectif : simulation rapide
- Caractéristiques
 - ► Précis au cycle d'horloge près Précis au niveau données
 - (bit true) ▶ Écriture libre du modèle interne des composants (C, C++...)





Matthieu Moy (Matthieu.Moy@imag.fr)


Modélisation TLM

2015-2016

< 50 / 80 >









Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 55 / 80 > Objectif développement du logiciel embarqué


Contrat entre logiciel embarqué et matériel ■ Logiciel correct en simulation TLM ⇒ logiciel correct en simulation RTL et sur puce

- Nécessite tous les éléments matériels « visibles » par le logiciel
- ⇒ Modéliser tout ce qui est nécessaire au logiciel embarqué, mais seulement cela

Niveau supérieur : Cycle Accurate (2/2) Utilisation Modèles de remplacement pour simulations RTL ► Ex : modèles de processeurs... Inconvénients RTI ► Non synthétisable (référence = RTL) Gate level ► Effort de modélisation important Layout Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 52 / 80 >







Éléments nécessaires

- Possibilité d'actions lectures/écritures
- Plages d'adresses
- Mémoires
- Bancs de registres
- Interruptions

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM

2015-2016 < 59 / 80 >

2015-2016

< 61 / 80 N

Ex: lectures successives sur bus AHB RTL TLM Abstraction des communications sur bus

Ports de communication (transactions)

Modélisation TI M

- Deux types de ports (de façon générale)
 Initiateurs (initiator, master)


 - « Émetteurs » des transactions

 - ► Cible (target, slave)

 ★ « Répondent » aux transactions


 - Partie passive d'un composant
 Association port cible ↔ plage d'adresse
- Analogie avec le réseau
 - initiateur \approx client
 - $\text{cible} \approx \text{serveur}$
 - ► ⚠ Rien à voir avec la distinction lecture/écriture !
- Exemple :

Matthieu Moy (Matthieu.Moy@imag.fr)



Protocole (2/2)

- Protocoles non bloquants
 - ► Ne bloquent pas l'initiateur
 - ► Deux canaux de communication : requête et réponse



Idée principale

- Actions de lectures/écritures = transactions sur le réseau d'interconnexion
- Correspondance avec les opérations logiques effectuées sur le bus

Informations minimales contenues dans une transaction

- Type : lecture ou écriture
- Adresse de base
- Données
- Taille (nb de données)
- État : OK, Erreur, Temps dépassé...
- Implicite : taille d'une donnée élémentaire, taille d'une adresse

Matthieu Moy (Matthieu.Moy@imag.fr)


Modélisation TLM

2015-2016

< 60 / 80 >


Composants

- Séparation en fonction des communications
 - Fusion de composants communiquant en dehors du réseau d'interconnection
 - ► Règle non absolue (fonction des besoins et des types de communications disponibles)
- Possibilité de hiérarchie
- Simulation indépendante de chaque composant :
 - → concurrence



Protocole (1/2)

- Ensemble des actions possibles au niveau des ports (lecture, écriture, ...)
- Protocoles bloquants



Canal de communication (1/2)

- Abstrait les différents éléments du bus
 - Décodage
 - Multiplexage
 - ► Signaux...
- Fonctionnalité principale : routage des transactions
- Connaissance des plages d'adresses des composants
- Ports de communications spéciaux

(cible: plusieurs-vers-un, initiateur: un-vers-plusieurs)

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 66 / 80 >

Canal de communication (2/2) Plages d'adresses - port 1 0x2FFFFF В D Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 67 / 80 >

Interruptions (2/2) Modélisation non standardisée... • Une solution : signaux booléens (RTL) Sensibilité sur fronts (montants, descendants) ► Entrées, sorties de signaux (idem RTL) Connections point à point ▶ Principal moyen de synchronisation pour les cibles

Exemple de bancs de registres (DMAC ARM)

Modélisation TI M

2015-2016

2015-2016

< 73 / 80 >

Name	Address (base+)	Туре	Type Reset value	Description		
DMACIntStatus	0x000	RO	0x00	See Interrupt Status Register on page 3-10		
DMACIntTCStatus	0x004	RO	0x00	See Interrupt Terminal Count Status Register on page 3-10		
DMACIntTCClear	0x008	WO	-	See Interrupt Terminal Count Clear Register on page 3-11		
DMACIntErrorStatus	0x00C	RO	0x00	See Interrupt Error Status Register on page 3-11		
DMACIntErrClr	0x010	WO	-	See Interrupt Error Clear Register on page 3-12		
DMACRawIntTCStatus	0x014	RO	-	See Raw Interrupt Terminal Count Status Register on page 3-13		
DMACRawIntErrorStatus	0x018	RO	-	See Raw Error Interrupt Status Register on page 3-12		
DMACEnbldChns	0x01C	RO	0x00	See Enabled Channel Register on page 3-14		
DMACSoftBReq	0x020	R/W	0x0000	See Software Burst Request Register on page 3-14		
DMACSoftSReq	0x024	R/W	0x0000	See Software Single Request Register on page 3-15		

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 71 / 80 >

Insertion du logiciel embarqué (1/2)

- « Emballage » autour du code (wrapper)
- Interface

Matthieu Moy (Matthieu.Moy@imag.fr)

- Accès mémoire via un bus de données
- → port initiateur
- ► Entrée(s) interruptions
- ► Dépendant du modèle de processeur...
- $\bullet \ \ \text{Mise en correspondance interruptions} \leftrightarrow \text{code de}$ traitement

Interruptions (1/2)

- Qu'est-ce que c'est?
 - Connection directe entre composants par un fil
 - Unidirectionnel



- À quoi ça sert?
 - Processeurs
 - * Déclenchement immédiat de routines en cours d'exécution du code normal
 - ex : Interruption Souris, traitement terminé par un autre composant..
 - * Économies d'énergies (HLT sur x86, ...)
 - ► Autres composants matériels
 - * Synchronisation
 - * « Arrêt d'urgence » d'un composant

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 68 / 80 >

Modélisation interne d'un composant

• Liberté de codage... mais respect du niveau d'abstraction!

Partie « initiateur »

- Transactions générées réalistes
 - Mêmes adresses
 - Données précises

Partie « cible »

- Mémoires
 - Respect de la taille du données
 - Endianess
- Bancs de registres
 - Adresses relatives des différents registres

 - $\begin{array}{l} \text{Actions associ\'ees} \\ \rightarrow \text{Contrat d'utilisation du composant} \end{array}$

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TI M 2015-2016 < 70 / 80 >

Exemple de mode d'emploi de registre (DMAC ARM)

3.4.10 Software Single Request Register

The read/write DMACSoftSReq Register, with address offset of $\theta x \theta 24$, enables DMA single requests to be generated by software. You can generate a DMA request for each source by writing a 1 to the corresponding register bit. A register bit is cleared when the transaction has completed. Writing 0 to this register has no effect. Reading the register indicates the sources that are requesting single DMA transfers. You can generate a request from either a peripheral or the software request register. Figure 3-10 shows the bit assignments for this register.



Figure 3-10 DMACSoftSReq Register bit assignments


Table 3-11 lists the bit assignments for this register.

Table 3-11 DMACSoftSReq Register bit assigni


Bits	Name	Function		
[31:16] -		Read undefined. Write as zero.		
[15:0]	SoftSReq	Software single request.		

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM $2015\text{-}2016 \qquad < 72\,/\,80 >$

Insertion du logiciel embarqué (2/2)



Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 74 / 80 >



Comparaison avec les autres niveaux (2/2) TLM vs. Cycle accurate Vitesse de simulation Écriture libre de l'intérieur du composant Communications abstraites Comportement asynchrone Dépend de l'implémentation! • Précision des données Modélisation facile : réutilisation du code de niveau AL 2015-2016 Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM

Apports de TLM

- Écriture du code embarqué possible en avance de phase!
 - ► Vitesse de simulation
 - ► Facilité de modélisation
- Debuggage de l'intégration des composants
- Nouveau niveau de référence
 - Moyen de communications entre monde du hard et monde
 - ► Référence disponible en avance de phase
- Analyse d'architecture

Matthieu Moy (Matthieu.Moy@imag.fr)

Modélisation TLM


2015-2016 < 79 / 80 >

Comparaison avec les autres niveaux (1/2)

TLM vs. Algorithmique

- Découpage de l'algorithme en blocs indépendants
- Validation du fonctionnement en parallèle
- Aspect composant
 - Réutilisation
- Hiérarchie de composants
- Partitionnement

Matthieu Moy (Matthieu.Moy@imag.fr) Modélisation TLM 2015-2016 < 76 / 80 >



Synthèse

- Synthèse comportementale : peu en industrie
 - Quelques essais : MathLab/Simulink → RTL, C → RTL, ...
 Nécessité d'un niveau d'abstraction bien défini
- TLM

Matthieu Moy (Matthieu.Moy@imag.fr)

- ► Précision des communications uniquement
- ► Intérieur du composant : aucune règle (pointeurs, bibliothèque, etc.)
- ► Synthèse éventuelle :
 - ★ Partie connection au bus
 - Réseau d'interconnexion
 - Portions de code avec algorithmique simple

⇒ en général, RTL et TLM sont écrits à la main et indépendemment.

Modélisation TLM

2015-2016 < 80 / 80 >