

Controlador de Micropasos Basado en FPGA para un Brazo Robótico con Mini Gripper de Rigidez Variable mediante Tiny Tapeout

Elkin Felipe Leguizamón Martínez
Ingeniería Electrónica

Universidad Pedagógica y Tecnológica de Colombia (UPTC) Universidad Pedagógica y Tecnológica de Colombia (UPTC)
Tunja, Boyacá, Colombia
elkin.leguizamon01@uptc.edu.co

Juan Pablo Briceño
Ingeniería Electrónica

Tunja, Boyacá, Colombia
juan.briceno@uptc.edu.co

Resumen—Este artículo presenta el diseño y validación de un sistema digital para el control de un mini gripper de rigidez variable, desarrollado siguiendo el flujo de diseño digital abordado en el curso de Electiva II de Ingeniería Electrónica. El sistema fue descrito en Verilog HDL y verificado mediante simulaciones funcionales, así como mediante pruebas de validación física utilizando una FPGA como plataforma de prototipado.

La propuesta busca proporcionar un mecanismo de control capaz de ajustar los niveles de rigidez del gripper, permitiendo adaptar la fuerza de agarre de acuerdo con las características del objeto manipulado. Para ello, se desarrolló una arquitectura digital orientada a la generación de señales de control y a la gestión de diferentes estados de operación del sistema. El diseño fue implementado siguiendo un flujo de desarrollo compatible con tecnologías ASIC, empleando herramientas EDA de código abierto para las etapas de síntesis lógica, colocación y enrutamiento.

Asimismo, se realizaron verificaciones de Reglas de Diseño (DRC) y Esquemático versus Layout (LVS), obteniendo resultados satisfactorios que demuestran la viabilidad técnica de la propuesta. Actualmente, el proyecto se encuentra en fase de validación y optimización previa a fabricación. Como trabajo futuro, se contempla la integración del diseño dentro del flujo de fabricación de Tiny Tapeout utilizando la tecnología SkyWater SKY130 de 130 nm, con el objetivo de obtener una implementación física en silicio.

Los resultados obtenidos evidencian la factibilidad de emplear metodologías de diseño digital y prototipado en FPGA para el desarrollo de sistemas de control destinados a dispositivos robóticos de bajo costo con capacidad de adaptación mecánica.

Index Terms—FPGA, controlador de micropasos, Tiny Tapeout, SKY130, herramientas EDA, Verilog HDL, motor paso a paso, brazo robótico, gripper de rigidez variable, DRC, LVS, OpenLane.

““latex

I. INTRODUCCIÓN

La formación moderna en Ingeniería Electrónica requiere que los estudiantes desarrollen competencias tanto en diseño digital como en la implementación física de sistemas electrónicos. En este contexto, las metodologías de diseño de circuitos integrados de aplicación específica (ASIC) permiten

recorrer todas las etapas del desarrollo de hardware, desde la descripción funcional hasta la generación del diseño físico listo para fabricación.

Durante los últimos años, iniciativas abiertas como Tiny Tapeout han facilitado el acceso académico al diseño de circuitos integrados, permitiendo que estudiantes e investigadores implementen sus proyectos utilizando flujos de diseño industriales basados en herramientas de código abierto y tecnologías de fabricación reales como SkyWater SKY130. Estas iniciativas han contribuido significativamente a la democratización del diseño ASIC y al fortalecimiento de la formación práctica en diseño de hardware.

Dentro del campo de la robótica, los sistemas de agarre representan un elemento fundamental para la manipulación segura y eficiente de objetos. En particular, los Mini Grippers de Rigidez Variable ofrecen la capacidad de adaptar sus características mecánicas a diferentes condiciones de operación, permitiendo ajustar la firmeza del agarre según las propiedades del objeto manipulado. Para lograr esta funcionalidad, es necesario disponer de sistemas de control digitales capaces de gestionar diferentes estados de operación de manera confiable y eficiente.

En este trabajo se presenta el diseño de un sistema digital para el control de un Mini Gripper de Rigidez Variable, desarrollado siguiendo el flujo completo de diseño digital estudiado durante el curso de Electiva II. El sistema fue descrito utilizando Verilog HDL, validado mediante simulaciones funcionales y posteriormente implementado en una FPGA con fines de prototipado y verificación experimental.

Adicionalmente, el proyecto fue llevado a través de las etapas de síntesis lógica, análisis temporal, floorplanning, placement, síntesis del árbol de reloj, enrutamiento y verificación física utilizando herramientas EDA de código abierto compatibles con el flujo OpenLane y el PDK SkyWater SKY130. Como resultado, se obtuvo el diseño físico completo del circuito integrado y los archivos necesarios para evaluar su factibilidad de fabricación.

Las principales contribuciones de este trabajo son:

- Diseño modular en Verilog HDL para el control de un Mini Gripper de Rigidez Variable.
- Verificación funcional mediante simulaciones RTL y testbenches dedicados.
- Implementación y validación experimental del sistema utilizando una FPGA como plataforma de prototipado.
- Desarrollo del flujo completo de diseño ASIC utilizando herramientas EDA de código abierto, incluyendo síntesis, STA, floorplanning, placement, CTS y routing.
- Generación y verificación del diseño físico del chip mediante análisis DRC y LVS.
- Preparación del diseño para una futura fabricación mediante el programa Tiny Tapeout utilizando la tecnología SkyWater SKY130.

De esta manera, el proyecto demuestra la aplicación práctica de metodologías modernas de diseño digital y ASIC en el desarrollo de sistemas robóticos inteligentes, integrando las etapas de modelado, verificación, prototipado y diseño físico dentro de una única experiencia académica. ““

““latex

II. ANTECEDENTES Y TRABAJOS RELACIONADOS

II-A. Herramientas EDA de Código Abierto y Tiny Tapeout

La disponibilidad de herramientas EDA (*Electronic Design Automation*) de código abierto ha permitido que estudiantes e investigadores accedan a flujos completos de diseño de circuitos integrados sin depender de herramientas comerciales. Un hito importante en esta área fue la liberación del PDK (*Process Design Kit*) SKY130 por parte de SkyWater Technology y Google, permitiendo el desarrollo de diseños ASIC mediante herramientas abiertas.

Sobre esta base surgió OpenLane, un flujo automatizado que integra herramientas como Yosys para síntesis lógica, OpenROAD para implementación física y Magic y Netgen para las verificaciones DRC y LVS. Este ecosistema ha facilitado la enseñanza del diseño digital avanzado y la exploración de arquitecturas ASIC dentro del ámbito académico.

Adicionalmente, iniciativas como Tiny Tapeout permiten integrar múltiples diseños en una misma corrida de fabricación (*Multi-Project Wafer, MPW*), reduciendo significativamente los costos asociados a la fabricación de circuitos integrados y promoviendo la participación de estudiantes en proyectos de diseño de chips.

II-B. Prototipado en FPGA y Diseño Digital

Las FPGA (*Field Programmable Gate Arrays*) constituyen una plataforma ampliamente utilizada para la validación de sistemas digitales antes de su implementación definitiva en ASIC. Gracias a su capacidad de reconfiguración, permiten verificar el funcionamiento de arquitecturas digitales complejas y detectar errores de diseño en etapas tempranas del desarrollo.

El uso combinado de simulación funcional, síntesis lógica e implementación en FPGA representa una metodología ampliamente aceptada en el diseño moderno de hardware, ya

que reduce riesgos y facilita la transición hacia tecnologías de fabricación en silicio.

II-C. Mini Grippers de Rigidez Variable

Los sistemas de agarre robótico son componentes fundamentales en aplicaciones de automatización, manipulación industrial y robótica educativa. Entre ellos, los grippers de rigidez variable han despertado un interés creciente debido a su capacidad para adaptar sus propiedades mecánicas a diferentes condiciones de operación.

La posibilidad de modificar el nivel de rigidez permite manipular objetos con distintas características geométricas y mecánicas, reduciendo el riesgo de daño y mejorando la estabilidad del agarre. Esta capacidad resulta especialmente útil en aplicaciones donde se requiere una interacción segura con elementos frágiles o de geometría irregular.

Para lograr dicha adaptabilidad, es necesario desarrollar sistemas de control capaces de gestionar diferentes modos de operación y niveles de rigidez de manera precisa y confiable.

II-D. Diseño Digital Aplicado a Sistemas Robóticos

La incorporación de arquitecturas digitales en sistemas robóticos ha permitido aumentar la flexibilidad, escalabilidad y capacidad de procesamiento de los controladores modernos. El empleo de lenguajes de descripción de hardware como Verilog HDL facilita la implementación de soluciones especializadas capaces de operar en tiempo real y adaptarse a diferentes requerimientos funcionales.

En este contexto, el desarrollo de sistemas digitales para el control de dispositivos robóticos constituye una aplicación relevante para la enseñanza de diseño digital, ya que integra conceptos de modelado hardware, verificación funcional, implementación física y validación experimental dentro de un único flujo de trabajo. ““

III. METODOLOGÍA DE DESARROLLO

El desarrollo del proyecto se realizó siguiendo una metodología basada en paquetes de trabajo (*Work Packages, WP*), ampliamente utilizada en proyectos de ingeniería e investigación. Esta metodología permitió organizar el trabajo desde la definición de requisitos hasta la validación física del sistema y la preparación para una futura fabricación ASIC.

El caso de estudio seleccionado fue el desarrollo de un sistema digital para el control de un Mini Gripper de Rigidez Variable, implementado mediante herramientas de diseño digital y validado utilizando FPGA como plataforma de prototipado.

III-A. WP1 – Definición de Requisitos y Arquitectura del Sistema

Durante esta etapa se establecieron los objetivos funcionales y las especificaciones técnicas del sistema. Se definieron los modos de operación del Mini Gripper de Rigidez Variable, los requerimientos de control y la arquitectura general del diseño digital.

Entregables:

- Documento de requisitos.

- Arquitectura funcional del sistema.
- Diagramas de bloques.

III-B. WP2 – Diseño RTL en Verilog HDL

Se desarrolló la descripción hardware utilizando Verilog HDL. El diseño fue estructurado de manera modular para facilitar su comprensión, reutilización y verificación.

Los módulos implementados incluyeron la lógica de control, la gestión de estados de operación y la generación de señales necesarias para el funcionamiento del sistema.

Entregables:

- Código fuente en Verilog HDL.
- Diagramas RTL.
- Documentación de módulos.

III-C. WP3 – Verificación Funcional

Una vez completado el diseño RTL, se realizaron simulaciones funcionales para validar el comportamiento esperado del sistema. Para ello se desarrollaron *testbenches* específicos que permitieron verificar la correcta operación de cada módulo y de la integración completa del diseño.

Entregables:

- Testbenches.
- Resultados de simulación.
- Reportes de validación funcional.

III-D. WP4 – Síntesis y Análisis Temporal

Después de validar el diseño RTL, se ejecutó la síntesis lógica para obtener una representación a nivel de compuertas. Posteriormente se realizó el análisis temporal estático (*Static Timing Analysis, STA*) para verificar el cumplimiento de restricciones de temporización y detectar posibles rutas críticas.

Entregables:

- Netlist sintetizada.
- Reportes de utilización.
- Reportes de temporización.

III-E. WP5 – Diseño Físico del Chip ASIC

El diseño sintetizado fue implementado utilizando el flujo ASIC basado en herramientas EDA de código abierto y el PDK SkyWater SKY130.

Durante esta etapa se realizaron los procesos de *floorplanning*, *placement*, *clock tree synthesis* (CTS) y *routing*, obteniendo la representación física completa del circuito integrado.

Como resultado se generó el *layout* del chip y los archivos necesarios para una eventual fabricación mediante el programa Tiny Tapeout.

Entregables:

- Layout físico del chip.
- Archivo GDSII.
- Reportes de área.
- Reportes de potencia.
- Reportes posteriores al enrutamiento.

III-F. WP6 – Verificación Física y Manufacturabilidad

El diseño físico obtenido fue sometido a procesos de verificación para garantizar su consistencia y viabilidad tecnológica.

Se realizaron verificaciones de Reglas de Diseño (*Design Rule Check, DRC*) y Esquemático versus Layout (*Layout Versus Schematic, LVS*), evaluando la correspondencia entre el diseño lógico y su implementación física.

Los resultados permitieron determinar que el diseño cumple con los requisitos necesarios para una futura fabricación en tecnología SKY130.

Entregables:

- Reportes DRC.
- Reportes LVS.
- Evaluación de manufacturabilidad.

III-G. WP7 – Implementación y Validación en FPGA

Con el objetivo de validar experimentalmente el diseño, el sistema fue implementado en una FPGA utilizada como plataforma de prototipado.

Esta etapa permitió verificar el correcto funcionamiento del hardware descrito en Verilog antes de una posible implementación física en silicio.

Entregables:

- Bitstream de programación.
- Configuración FPGA.
- Resultados experimentales.
- Validación funcional en hardware.

III-H. WP8 – Documentación y Presentación del Proyecto

Finalmente, se consolidó toda la documentación técnica generada durante el desarrollo del proyecto. Se organizó el repositorio GitHub, se documentó el flujo de diseño seguido y se elaboró el artículo técnico utilizando el formato IEEE requerido por el curso.

Entregables:

- Repositorio GitHub documentado.
- Artículo IEEE.
- Presentación final del proyecto.

III-I. Requisitos del Sistema

El sistema fue diseñado para controlar un Mini Gripper de Rigidez Variable mediante una arquitectura digital desarrollada en Verilog HDL. Los requisitos principales incluyeron la selección de diferentes niveles de rigidez, la gestión de estados de operación mediante una Máquina de Estados Finitos (FSM), la verificación funcional completa mediante simulación y la compatibilidad con plataformas FPGA para validación física.

Adicionalmente, el diseño debía ser compatible con un flujo de implementación ASIC basado en herramientas EDA de código abierto, permitiendo la generación de un layout físico verificable mediante DRC y LVS y apto para una futura fabricación utilizando la tecnología SkyWater SKY130 dentro del programa Tiny Tapeout. ““

““latex

IV. DISEÑO RTL Y VERIFICACIÓN

IV-A. Arquitectura Modular

El sistema fue desarrollado utilizando Verilog HDL siguiendo una arquitectura modular orientada a facilitar la verificación funcional, la reutilización de componentes y la posterior implementación como circuito integrado de aplicación específica (ASIC).

La arquitectura propuesta está compuesta por los siguientes bloques funcionales:

- **Módulo de Control de Rigidez:** Responsable de gestionar los diferentes niveles de rigidez configurables del Mini Gripper de Rigidez Variable.
- **Máquina de Estados Finitos (FSM):** Coordina la secuencia de operación del sistema, gestionando los estados de inicialización, configuración, operación y reposo.
- **Módulo de Generación de Señales de Control:** Produce las señales digitales necesarias para la activación de los elementos externos asociados al mecanismo de agarre.
- **Interfaz de Configuración:** Permite la selección de parámetros operativos y modos de funcionamiento mediante entradas digitales.
- **Módulo Top-Level:** Integra todos los bloques funcionales y administra las señales globales de reloj, reinicio y comunicación entre módulos.

El diseño fue desarrollado considerando restricciones de área, consumo y temporización compatibles con una futura implementación ASIC utilizando la tecnología SkyWater SKY130.

IV-B. Verificación Funcional

La validación funcional del sistema se realizó mediante simulaciones RTL utilizando Icarus Verilog y GTKWave.

Se desarrollaron testbenches individuales para cada módulo y un entorno de simulación integrado para verificar el comportamiento completo del sistema.

Las pruebas realizadas incluyeron:

- Verificación de transiciones de estado de la FSM.
- Validación de los diferentes niveles de rigidez configurables.
- Comprobación de señales de entrada y salida.
- Respuesta ante eventos de reinicio.
- Integración funcional de todos los módulos.
- Verificación de casos límite y condiciones excepcionales.

Los resultados obtenidos demostraron el correcto funcionamiento del diseño antes de iniciar las etapas de síntesis e implementación física.

““latex

V. FLUJO DE IMPLEMENTACIÓN ASIC

Una vez validado el diseño RTL mediante simulación funcional, se procedió a ejecutar el flujo completo de implementación ASIC utilizando herramientas EDA de código abierto compatibles con el PDK SkyWater SKY130. El objetivo de esta etapa fue transformar la descripción hardware desarrollada en Verilog HDL en una representación física manufacturable,

siguiendo un flujo equivalente al utilizado en la industria de semiconductores.

V-A. Síntesis Lógica y Análisis Temporal

La síntesis lógica se realizó utilizando la herramienta Yosys junto con la biblioteca de celdas estándar correspondiente a la tecnología SKY130. Durante esta etapa, la descripción RTL fue transformada en una netlist estructural compuesta por compuertas lógicas y elementos secuenciales compatibles con el proceso de fabricación seleccionado.

Posteriormente, se ejecutó el Análisis Temporal Estático (STA) mediante OpenSTA con el fin de verificar el cumplimiento de las restricciones de temporización establecidas para el diseño. Este análisis permitió identificar rutas críticas, evaluar tiempos de propagación y comprobar el cumplimiento de los requisitos de *setup* y *hold*.

Los resultados obtenidos indicaron que el diseño cumple los requerimientos temporales definidos para la frecuencia objetivo de operación.

Cuadro I
RESULTADOS DE SÍNTESIS Y STA

Parámetro	Valor
Número total de celdas	[Completar]
Área estimada (μm^2)	[Completar]
Frecuencia objetivo (MHz)	[Completar]
Worst Negative Slack (ns)	[Completar]
Total Negative Slack (ns)	[Completar]

V-B. Floorplanning y Placement

La implementación física fue desarrollada utilizando OpenLane y OpenROAD. Inicialmente se realizó el proceso de *floorplanning*, donde se definió el área del núcleo (*core area*), la ubicación de los pines de entrada y salida, y la distribución general de los recursos físicos del circuito.

Posteriormente, se ejecutó el proceso de *placement*, encargado de posicionar automáticamente las celdas estándar dentro del área disponible del chip. Durante esta etapa se analizaron métricas relacionadas con utilización de área, congestión de rutas y distribución de recursos.

Los resultados obtenidos permitieron verificar una utilización eficiente del área disponible y una distribución adecuada de los bloques funcionales.

V-C. Clock Tree Synthesis y Routing

Una vez finalizado el placement, se realizó la etapa de *Clock Tree Synthesis* (CTS), cuyo propósito fue construir una red de distribución de reloj capaz de minimizar los efectos de *clock skew* y latencia.

Posteriormente se ejecutó el proceso de *routing*, tanto global como detallado, utilizando las herramientas integradas dentro del flujo OpenLane. Esta etapa permitió establecer todas las conexiones físicas necesarias entre las diferentes celdas del diseño.

Al finalizar el enrutamiento se generó el layout físico completo del circuito integrado y los archivos intermedios requeridos para las etapas posteriores de verificación física.

V-D. Verificación Física

La validación física del diseño se realizó mediante las herramientas Magic VLSI y Netgen.

En primer lugar, se ejecutó el proceso de *Design Rule Check* (DRC), encargado de verificar el cumplimiento de las reglas tecnológicas definidas por el proceso SKY130. Estas verificaciones incluyen restricciones relacionadas con dimensiones mínimas, espaciamentos, superposiciones y densidad de capas.

Posteriormente se realizó el proceso de *Layout Versus Schematic* (LVS), cuyo objetivo fue comparar la netlist extraída desde el layout con la netlist obtenida durante la síntesis lógica, garantizando la equivalencia funcional entre ambas representaciones.

Cuadro II
RESUMEN DE VERIFICACIÓN FÍSICA

Verificación	Herramienta	Resultado
DRC	Magic VLSI	[Completar]
LVS	Netgen	[Completar]
STA	OpenSTA	[Completar]

V-E. Generación del Layout y Archivos de Fabricación

Como resultado final del flujo RTL-a-GDSII se obtuvo el layout físico completo del circuito integrado junto con los archivos necesarios para una futura fabricación.

Entre los archivos generados se encuentran:

- Netlist sintetizada.
- Archivo DEF.
- Archivo LEF.
- Layout GDSII.
- Reportes STA.
- Reportes DRC.
- Reportes LVS.

Actualmente, el diseño ha completado satisfactoriamente todas las etapas de implementación y verificación requeridas dentro del flujo académico de diseño ASIC. Sin embargo, aún no ha sido enviado a fabricación mediante Tiny Tapeout. Como trabajo futuro, se plantea optimizar el diseño y evaluar su participación en una futura corrida MPW utilizando la tecnología SkyWater SKY130 de 130 nm. “

VI. FLUJO DE IMPLEMENTACIÓN DIGITAL

VI-A. Síntesis y Análisis de Temporización Estático

Yosys sintetizó el RTL en una netlist de nivel de compuertas apuntando a la biblioteca de celdas estándar SKY130. Se analizaron la utilización de recursos y el margen de temporización para confirmar que el diseño cumple la frecuencia de reloj objetivo. El Análisis de Temporización Estático (STA) verificó los tiempos de setup y hold en todas las rutas de registros, logrando el cierre de temporización antes de la implementación física.

““latex

VII. FLUJO DE IMPLEMENTACIÓN ASIC

VII-A. Síntesis Lógica y Análisis Temporal

Una vez completada la verificación funcional del diseño RTL, se procedió a ejecutar el flujo de síntesis lógica utilizando la herramienta Yosys junto con las bibliotecas estándar asociadas al proceso SkyWater SKY130.

Durante esta etapa, la descripción hardware desarrollada en Verilog HDL fue transformada en una netlist estructural compuesta por compuertas lógicas y elementos secuenciales compatibles con la tecnología objetivo. Asimismo, se analizaron métricas relacionadas con utilización de recursos, complejidad del diseño y área estimada.

Posteriormente se realizó el Análisis Temporal Estático (STA) mediante OpenSTA con el propósito de verificar el cumplimiento de las restricciones de temporización establecidas para el sistema. Este análisis permitió identificar posibles rutas críticas y evaluar los tiempos de propagación de las señales dentro del circuito.

Los resultados obtenidos indicaron que el diseño cumple los requisitos temporales definidos para su funcionamiento esperado.

VII-B. Floorplanning, Placement y Routing

La implementación física fue desarrollada utilizando el flujo OpenLane, el cual integra herramientas como OpenROAD para las etapas de floorplanning, placement, síntesis del árbol de reloj (CTS) y routing.

Inicialmente se definió la distribución física de las celdas estándar dentro del área disponible del chip mediante el proceso de floorplanning. Posteriormente se ejecutó el placement automático de los componentes y la optimización de las rutas críticas.

Una vez completada esta etapa, se realizó la síntesis del árbol de reloj con el fin de minimizar efectos de skew y latencia. Finalmente, TritonRoute fue utilizado para efectuar el enrutamiento global y detallado de todas las interconexiones del diseño.

Los reportes generados permitieron evaluar aspectos relacionados con congestión, utilización de área y calidad general de implementación.

VII-C. Verificación Física

La validación física del diseño se realizó mediante las herramientas Magic VLSI y Netgen.

En primer lugar, se ejecutó el proceso de Design Rule Check (DRC), encargado de verificar el cumplimiento de las reglas tecnológicas definidas por el proceso SkyWater SKY130. Estas verificaciones incluyen restricciones geométricas, espaciamentos mínimos, anchos de capa y requisitos de manufacturabilidad.

Posteriormente se realizó la verificación Layout Versus Schematic (LVS), comparando la netlist extraída desde el layout con la netlist obtenida durante la síntesis lógica para garantizar la equivalencia funcional entre ambas representaciones.

Cuadro III
RESUMEN DE VERIFICACIÓN FÍSICA

Verificación	Herramienta	Resultado
DRC	Magic VLSI	[Completar]
LVS	Netgen	[Completar]
STA	OpenSTA	[Completar]

VII-D. Generación del Layout

Como resultado del flujo completo RTL-a-GDSII se obtuvo el layout físico del circuito integrado y los archivos necesarios para una posible fabricación futura utilizando la tecnología SkyWater SKY130.

Entre los archivos generados se encuentran la netlist sintetizada, los reportes de temporización, los archivos DEF y LEF, el layout físico y el archivo GDSII final.

Actualmente, el diseño ha completado las etapas de síntesis, implementación física y verificación dentro del entorno académico. Sin embargo, aún no ha sido enviado a fabricación mediante Tiny Tapeout. Como trabajo futuro se contempla optimizar el diseño y evaluar su participación en una futura corrida MPW basada en la tecnología SKY130. “““latex

VIII. APLICACIÓN Y VALIDACIÓN DEL SISTEMA

VIII-A. Sistema de Pruebas

Con el fin de validar el funcionamiento del diseño digital desarrollado, se utilizó un sistema experimental basado en un Mini Gripper de Rigidez Variable como caso de estudio. Este dispositivo permite modificar las características mecánicas del mecanismo de agarre mediante diferentes niveles de rigidez configurables, lo que lo convierte en una plataforma adecuada para evaluar arquitecturas de control digital.

El objetivo principal de esta etapa no fue el desarrollo mecánico del gripper, sino la validación funcional de la lógica digital implementada y su posible aplicación en sistemas robóticos de manipulación.

VIII-B. Arquitectura Electrónica de Validación

La arquitectura de validación estuvo compuesta por una FPGA utilizada como plataforma de prototipado, encargada de ejecutar el diseño desarrollado en Verilog HDL. La FPGA permitió verificar el comportamiento del sistema en hardware real antes de considerar una futura implementación física como ASIC.

El sistema experimental incluyó además los módulos electrónicos necesarios para la interacción con el mecanismo de agarre, así como las fuentes de alimentación requeridas para la operación de la plataforma de pruebas.

La FPGA fue empleada exclusivamente para realizar pruebas funcionales y validar la operación del diseño digital. Esta etapa permitió detectar posibles errores de integración y confirmar los resultados obtenidos durante las simulaciones RTL.

VIII-C. Relación con la Implementación ASIC

La validación experimental realizada mediante FPGA constituyó una etapa previa al flujo de implementación ASIC. Una vez verificado el funcionamiento correcto del sistema, el diseño fue llevado a través de las diferentes etapas del flujo RTL-a-GDSII utilizando herramientas EDA de código abierto y el PDK SkyWater SKY130.

De esta manera, la FPGA actuó únicamente como plataforma de prototipado y validación, mientras que el principal resultado del proyecto corresponde al desarrollo del diseño ASIC, incluyendo su síntesis lógica, implementación física, verificaciones DRC/LVS y generación del layout final.

VIII-D. Estado Actual del Proyecto

Actualmente, el diseño ha completado satisfactoriamente las etapas de descripción RTL, simulación funcional, síntesis lógica, análisis temporal, implementación física y verificaciones de manufacturabilidad.

El archivo GDSII y la documentación asociada se encuentran disponibles para una futura postulación a una corrida MPW mediante Tiny Tapeout. Sin embargo, al momento de la elaboración de este trabajo, el diseño aún no ha sido enviado a fabricación, por lo que la validación física en silicio queda planteada como trabajo futuro. “““

“““latex

IX. RESULTADOS Y ANÁLISIS

IX-A. Resultados de Verificación Funcional

Las simulaciones funcionales realizadas sobre los módulos desarrollados en Verilog HDL permitieron verificar el correcto comportamiento de la arquitectura propuesta. Los testbenches implementados validaron la operación de la Máquina de Estados Finitos (FSM), la gestión de los niveles de rigidez configurables y la generación de señales de control asociadas al sistema.

Durante las pruebas no se identificaron errores funcionales críticos, observándose una respuesta consistente frente a las diferentes condiciones de operación evaluadas. Asimismo, las simulaciones permitieron verificar la correcta interacción entre los módulos que conforman el sistema completo.

IX-B. Resultados de Implementación en FPGA

Con el propósito de validar experimentalmente el diseño, la arquitectura fue implementada en una FPGA utilizada como plataforma de prototipado.

La implementación permitió comprobar el funcionamiento del sistema en hardware real y contrastar los resultados obtenidos durante las simulaciones. La FPGA fue utilizada exclusivamente como herramienta de validación funcional previa a una posible implementación ASIC.

La Tabla IV presenta algunos de los parámetros obtenidos durante el proceso de síntesis e implementación.

Cuadro IV
RESULTADOS DE IMPLEMENTACIÓN EN FPGA

Parámetro	Valor
LUTs utilizadas	[Completar]
Flip-Flops utilizados	[Completar]
Frecuencia máxima	[Completar]
Slack temporal	[Completar]
Consumo estimado	[Completar]

IX-C. Resultados del Flujo ASIC

Una vez validado el diseño en FPGA, se ejecutó el flujo completo RTL-a-GDSII utilizando herramientas EDA de código abierto y el PDK SkyWater SKY130.

Las etapas de síntesis lógica, análisis temporal, floorplaning, placement, síntesis del árbol de reloj y routing fueron completadas satisfactoriamente, permitiendo obtener el layout físico del circuito integrado.

La Tabla V resume las principales métricas obtenidas durante la implementación ASIC.

Cuadro V
RESULTADOS DE IMPLEMENTACIÓN ASIC

Parámetro	Valor
Número de celdas	[Completar]
Área total (μm^2)	[Completar]
Frecuencia objetivo	[Completar]
WNS	[Completar]
TNS	[Completar]
Potencia estimada	[Completar]

IX-D. Resultados de Verificación Física

La verificación física fue realizada mediante las herramientas Magic VLSI y Netgen. Estas verificaciones permitieron evaluar la consistencia del diseño y su compatibilidad con las reglas tecnológicas del proceso SkyWater SKY130.

Los resultados obtenidos se resumen en la Tabla VI.

Cuadro VI
RESULTADOS DE VERIFICACIÓN FÍSICA

Verificación	Resultado
DRC	[Completar]
LVS	[Completar]
STA	[Completar]
GDSII generado	Sí

IX-E. Discusión de Resultados

Los resultados obtenidos demuestran la viabilidad de desarrollar sistemas digitales complejos siguiendo un flujo completo de diseño ASIC basado en herramientas de código abierto.

La implementación en FPGA permitió validar el comportamiento funcional del diseño antes de avanzar hacia etapas más avanzadas de implementación física. Por su parte, el flujo OpenLane permitió generar exitosamente el layout del circuito integrado y verificar su consistencia mediante análisis DRC y LVS.

Aunque el diseño aún no ha sido enviado a fabricación mediante Tiny Tapeout, los resultados alcanzados evidencian que la arquitectura desarrollada constituye una base sólida para

una futura implementación en silicio utilizando la tecnología SkyWater SKY130. ““

X. DISCUSIÓN

El flujo EDA de código abierto demostró suficiente robustez para entregar un layout limpio en DRC y LVS en el nodo SKY130 dentro de un semestre académico. El prototipo en FPGA validó todos los módulos RTL antes de la entrega a fabricación, reduciendo el riesgo asociado al largo tiempo de retorno de los shuttles MPW.

Las limitaciones actuales incluyen: el ASIC fabricado no había retornado del shuttle de Tiny Tapeout al momento de redactar este artículo, por lo que los resultados del FPGA sirven como proxy funcional; la resolución PWM de 8 bits introduce ruido de cuantización menor en la aproximación sinusoidal; y no se incluye sensado de corriente en el chip, delegando la regulación de corriente en lazo cerrado al módulo driver externo.

El trabajo futuro se enfocará en una etapa PWM de 10 bits, una interfaz de configuración SPI en el chip y sensado de fuerza en las puntas de los dedos para control de rigidez en lazo cerrado.

““latex

XI. CONCLUSIONES

1. Se desarrolló exitosamente un sistema digital para el control de un Mini Gripper de Rigidez Variable utilizando Verilog HDL, siguiendo las metodologías de diseño digital estudiadas durante el curso de Electiva II de Ingeniería Electrónica.
2. La arquitectura propuesta fue validada mediante simulaciones funcionales y pruebas de prototipado en FPGA, permitiendo verificar el correcto funcionamiento de los módulos desarrollados antes de su implementación física.
3. El flujo completo de diseño ASIC fue ejecutado utilizando herramientas EDA de código abierto, incluyendo las etapas de síntesis lógica, análisis temporal, floorplaning, placement, síntesis del árbol de reloj, routing y verificación física.
4. La utilización del PDK SkyWater SKY130 y del flujo OpenLane permitió obtener el layout físico del circuito integrado y generar los archivos necesarios para una futura implementación en tecnología CMOS de 130 nm.
5. Las verificaciones de temporización, DRC y LVS permitieron evaluar la consistencia del diseño y comprobar su compatibilidad con los requisitos tecnológicos establecidos por el proceso de fabricación seleccionado.
6. La FPGA demostró ser una plataforma adecuada para la validación funcional del sistema, reduciendo riesgos antes de una posible fabricación en silicio y permitiendo comprobar el comportamiento del diseño en hardware real.
7. Aunque el circuito aún no ha sido enviado a fabricación mediante Tiny Tapeout, el proyecto estableció una base sólida para una futura participación en una

corrida MPW, completando satisfactoriamente las etapas académicas asociadas al flujo RTL-a-GDSII.

8. El trabajo desarrollado evidencia la viabilidad de integrar herramientas de código abierto, metodologías modernas de diseño digital y procesos de implementación ASIC dentro de la formación de estudiantes de Ingeniería Electrónica, acercando el entorno académico a los flujos utilizados actualmente en la industria de semiconductores.

““

AGRADECIMIENTOS

Los autores agradecen al Departamento de Ingeniería Electrónica y al Laboratorio de Robótica y Electrónica de la UPTC por el apoyo en infraestructura. Un agradecimiento especial al Profesor Juan David Balaguera por su orientación a lo largo del proyecto, y a las comunidades de Tiny Tapeout y OpenLane por mantener las herramientas de código abierto que hicieron posible este trabajo.

REFERENCIAS

- [1] Tiny Tapeout, “Tiny Tapeout—Making chip design accessible to everyone,” [En línea]. Disponible en: <https://tinytapeout.com>
- [2] SkyWater Technology y Google, “SkyWater SKY130 Open Source PDK,” [En línea]. Disponible en: <https://github.com/google/skywater-pdk>
- [3] M. Shalan y T. Edwards, “OpenLane: The open-source digital ASIC implementation flow,” en *Proc. Int. Symp. Open-Source EDA (OSDA)*, 2020.
- [4] P. P. Acarnley, *Stepping Motors: A Guide to Theory and Practice*, 4.^a ed. Londres, R.U.: IET, 2002.
- [5] B. Vanderborght *et al.*, “Variable impedance actuators: A review,” *Robot. Auton. Syst.*, vol. 61, núm. 12, pp. 1601–1614, dic. 2013.
- [6] S. Wolf *et al.*, “Variable stiffness actuators: Review on design and components,” *IEEE/ASME Trans. Mechatronics*, vol. 21, núm. 5, pp. 2418–2430, oct. 2016.
- [7] A. Bicchi y V. Kumar, “Robotic grasping and contact: A review,” en *Proc. IEEE ICRA*, San Francisco, CA, EE.UU., 2000, pp. 348–353.
- [8] C. Wolf, “Yosys Open SYnthesis Suite,” [En línea]. Disponible en: <https://yosyshq.net/yosys/>
- [9] J. Ousterhout, “Magic: A VLSI layout system,” en *Proc. 21st Design Autom. Conf. (DAC)*, 1984, pp. 152–159.