
# **CSED311: Lab4 Pipelined CPU**

컴퓨터공학과 20220302 김지현 컴퓨터공학과 20220455 윤수인

# 1. Introduction

- 본 과제는 Pipelined CPU 의 구조를 이해하고, Verilog 를 사용하여 control flow 를 고려하지 않은 Pipelined CPU 를 설계하고 구현하는 것을 목적으로 한다.
- Verilator 환경에서 실행하며, 레지스터 값과 사이클 수를 관찰한다.
- 이전 Lab 에서 설명했다시피, 하나의 instruction 을 수행하는 데에는 5 가지 stage(IF, ID, EX, MEM, WB)를 필요로 하고, Pipelined CPU 에서는 각 stage 별로 한 사이클이 걸리게 하고, 명령어 수행 과정을 여러 단계로 나누어 병렬로 처리한다. 각 단계는 독립적으로 수행되며, 다음 명령어가 이전 명령어의 결과를 기다리지 않고 실행될 수 있다.

# 2. Design



<그림 1: Pipelined CPU (with data forwarding)>

위의 회로도를 참고하여, 한 stage 에서 다음 stage 로 넘겨줘야 하는 값들을 pipeline register 에 저장하여 다음 명령어가 이전 명령어의 결과를 기다리지 않고 실행될 수 있도록 Pipelined CPU 의 기본 구조를 구현하였다.

Hazard detection 과 Forwarding unit 의 자세한 구현은 Implementation 파트에서 진행한다.

# 3. Implementation

- pc.v

```
module pc(input reset,
    input clk,
    input PCWrite,
    input [31:0] next_pc,
5 ∨ output reg [31:0] current_pc);
        always @(posedge clk) begin
             if(reset) begin
                 current_pc <= 0;</pre>
             end
             else begin
                 if(PCWrite) begin
                      current_pc <= next_pc;</pre>
                 end
             end
      end
    endmodule
```

<그림 2 : pc.v 모듈의 구성>

pc.v 모듈에서는 reset 이 1 인 경우 current\_pc 의 값을 0 으로 업데이트하고, reset 이 1 이 아닌 경우에는 PCWrite 의 값에 따라 current\_pc 값이 달라진다. PCWrite 이 1 인 경우, 다음 instruction 을 읽어와야 하므로 current\_pc 의 값을 next\_pc 의 값으로 업데이트한다. PCWrite 이 0 인 경우, hazard 등의 상황에 의해 다음 instruction 을 읽어오지 말아야 할 상황이므로, current\_pc 값을 업데이트하지 않는다. 이 과정은 clock synchronous 하게 이루어진다.

#### adder.v

<그림 3: adder.v 모듈의 구성>

두 개의 32 bit input 레지스터 값을 합하여 out 에 할당한다. 이번 과제에서는 control flow 를 고려하지 않으므로 PC + 4 연산을 처리할 때만 사용된다. 이 과정은 clock asynchronous 하게 이루어진다.

#### InstMemory.v

<그림 4: InstMemory.v 모듈의 구성>

InstMemory.v 모듈은 reset 이 1 인 경우 clock synchronous 하게 instruction memory 를 초기화한다. Reset 이 1 이 아닌 경우, asynchronous 하게 instruction 주소를 받아와 메모리에 저장된 instruction 을 dout 에 저장한다.

#### - DataMemory.v

<그림 5: DataMemory.v 모듈의 구성>

DataMemory.v 모듈은 reset 이 1 인 경우 clock asynchronous 하게 data memory 를 초기화한다. Reset 이 1 이 아닌 경우, mem\_read 가 1 일 때는 asynchronous 하게 dmem\_addr 위치에 있는 데이터 값을 읽어 dout 에 저장한다. mem\_write 이 1 일 때는 synchronous 하게 din 을 dmem\_addr 위치에 저장한다

#### RegisterFile.v

<그림 6: RegisterFile.v 모듈의 구성>

RegisterFile.v 모듈은 register 의 위치를 받아와 해당 register 의 값을 읽거나 쓰는 역할을 한다. Register 값을 읽는 과정은 clock asynchronous 하고, 5-bit input 인 rs1 과 rs2 각각에 해당하는 register 의 값을 32-bit output 인 rs1\_dout, rs2\_dout 에 각각 저장한다.

Register 값을 쓰는 과정은 clock synchronous 하다. 이번 과제에서는 clk negative edge 에서 업데이트가 먼저 이루어지기 때문에, 동일한 레지스터를 같은 주기로 읽고 쓰더라도 internal forwarding 이 필요하지 않다.

따라서, clk 가 0 이고 write\_enable 시그널이 1 이고 destination register(rd)가 존재할 때 32-bit input data 인 rd\_din 을 rd 위치에 해당하는 register 에 저장한다.

Clk 가 0 이 아니고 Reset signal 이 1 일 때는 clock synchronous 하게 모든 register 를 0 으로 저장한 뒤 stack pointer 인 rf[2]를 2ffc 로 할당한다.

#### ControlUnit.v

```
include "opcodes.v"
                                             LOAD: begin
                                              mem_read = 1;
module ControlUnit (
                                              write_enable = 1;
 input [6:0] part_of_inst,
                                              mem_to_reg = 1;
 output reg mem_read,
                                              alu_src = 1;
 output reg mem_to_reg,
                                              use_rs1 = 1;
 output reg mem_write,
                                            end
 output reg alu_src,
 output reg write_enable,
                                             STORE: begin
 output reg pc_to_reg,
                                              mem_write = 1;
 output reg use_rs1,
                                              alu_src = 1;
 output reg use_rs2,
                                              use_rs1 = 1;
 output reg is_ecall);
                                              use_rs2 = 1;
 always @(*) begin
  mem_read = 0;
   mem_to_reg = 0;
                                            `ARITHMETIC_IMM: begin
   mem write = 0;
                                              write_enable = 1;
   alu_src = 0;
                                              alu_src = 1;
   write_enable = 0;
                                              use_rs1 = 1;
   pc_to_reg = 0;
                                            end
   use_rs1 = 0;
   use_rs2= 0;
                                             `ARITHMETIC: begin
   is_ecall = 0;
                                              write enable = 1;
                                              use_rs1 = 1;
   case(part_of_inst)
                                              use rs2 = 1;
                                            end
                                             `ECALL: begin
                                             is_ecall = 1;
                                            end
                                            default: begin
     // write_enable = 1;
                                            end
                                      endmodule
```

<그림 7: ControlUnit.v 모듈의 구성>

ControlUnit.v 모듈은 기본적으로 Single-cycle CPU 에서와 동일하게 part\_of\_inst 값에 따라 시그널들의 값을 활성화하거나 비활성화하는 구조로 동작한다. Lab 4 의 경우 non-controlflow 환경이기 때문에 JAL, JALR 연산을 주석 처리하였다.

이 과정은 clock asynchronous 하게 진행된다.

#### ImmediateGenerator.v

<그림 8: ImmediateGenerator.v 모듈의 구성>

ImmediateGenerator.v 모듈은 32-bit 의 part\_of\_inst 를 input 으로 받아와 하위 7 bits 를 opcode 에 저장한다. Opcode 에 따라 적절한 immediate value 를 imm\_gen\_out 에 저장한다. Signed 연산 여부는 part\_of\_inst 의 상위 1 bit 로 판별한다. 전체 과정은 clock asynchronous 하게 이루어진다.

#### - ALUControlUnit.v

<그림 9: ALUControlUnit.v 모듈의 구성>

ALUControlUnit.v 모듈은 opcode, funct3, funct7 에 따라 alu 가 수행해야 할 연산을 결정하는 모듈로, Single-cycle CPU 에서 작성한 코드를 사용하였다. Opcode, funct3, funct7 은

각각 ID\_EX\_inst 의 [6:0], [14:12], [31:25] 부분에 해당하며, 각각의 값에 따라 alu\_op 값을 지정한다.

이 과정은 clock asynchronous 하게 이루어진다.

#### - alu.v

<그림 10: alu.v 모듈의 구성>

alu.v 모듈은 앞서 ALUControlUnit.v 모듈에서 지정한 alu\_op 에 따라 알맞은 연산을 수행하여 연산 결과를 alu\_result 에 저장한다. 이 과정은 clock asynchronous 하게 이루어진다.

### ForwardingEcallUnit.v

```
module ForwardingEcallUnit(
    input [4:0] ID_EX_rd,
    input [4:0] EX_MEM_rd,
    input [4:0] MEM_WB_rd,
    input ID_EX_reg_write,
    input EX_MEM_reg_write,
    input MEM WB reg write,
   output reg [1:0] forwardEcall
    always @(*) begin
        if((rs1 == ID_EX_rd) && ID_EX_reg_write) begin
            forwardEcall = 2'b01;
        end
        else if((rs1 == EX_MEM_rd) && EX_MEM_reg_write) begin
            forwardEcall = 2'b10;
        end
        else if((rs1 == MEM_WB_rd) && MEM_WB_reg_write) begin
            forwardEcall = 2'b11;
            forwardEcall = 2'b00;
endmodule
```

<그림 11: ForwardingEcallUnit.v 모듈의 구성>

ForwardingEcallUnit.v 모듈은 EX, MEM, WB stage 에서 사용되는 rd 값이 17 이고 reg\_write 이 1 인 경우, ecall\_data 를 결정할 mux 의 input 으로 사용되는 forwardEcall 시그널 값을 결정한다. 이 과정은 clock asynchronous 하게 이루어진다.

#### MUX2x1.v

```
module MUX2x1(input in_bit,
input [31:0] in1,
input [31:0] in0,
output [31:0] out);

assign out = in_bit ? in1 : in0;
endmodule
```

<그림 12: MUX2x1.v 모듈의 구성>

MUX2x1.v 모듈은 in\_bit 의 값에 따라 in1 과 in2 중 하나의 값을 반환하는 역할로, 전부 cpu.v 에서 사용되었다. 필요에 따라 5 bit input, output 을 다루는 MUX2x1\_5bit 모듈을 추가로 만들어 사용하였다. MUX2x1 이 사용된 부분은 다음과 같다.

- mux\_handle\_ecall: is\_ecall 시그널의 값에 따라 rs1 의 값을 17 또는 기존 rs1 값으로 결정한다. Output 인 rs1\_out 을 RegisterFile 의 input 으로 사용한다.
- mux\_ALUSrc: EX stage 에서 alu 의 두 번째 input 을 결정하기 위한 mux 로,
   ID\_EX\_alu\_src 의 값에 따라 data forwarding 된 rs2 데이터 값 또는 immediate 값을 alu 의 두 번째 input 으로 결정한다.
- mux\_MemtoReg: 레지스터에 저장할 값을 결정하는 mux 로, MEM\_WB\_mem\_to\_reg
   시그널의 값에 따라 alu 의 결과 값 혹은 data memory 의 결과 값을 rd\_din 에 저장한다.

이 과정은 clock asynchronous 하게 이루어진다.

#### ForwardingUnit.v

```
define MEM 2'b01
define WB 2'b10
module ForwardingUnit(
   input [4:0] ID_EX_rs1,
   input [4:0] ID_EX rs2,
   input [4:0] EX_MEM_rd,
   input EX_MEM_reg_write,
   input [4:0] MEM_WB_rd,
   input MEM_WB_reg_write,
   output reg [1:0] ForwardA,
   output reg [1:0] ForwardB);
    always @(*) begin
       if((ID_EX_rs1 != _x0) && (ID_EX_rs1 == EX_MEM_rd) && EX_MEM_reg_write) begin
       else if((ID_EX_rs1 != _x0) && (ID_EX_rs1 == MEM_WB_rd) && MEM_WB_reg_write) begin
           ForwardA = `WB;
           ForwardA = 2'b00;
       if((ID_EX_rs2 != _x0) && (ID_EX_rs2 == EX_MEM_rd) && EX_MEM_reg_write) begin
        else if((ID_EX_rs2 != _x0) && (ID_EX_rs2 == MEM_WB_rd) && MEM_WB_reg_write) begin
           ForwardB = 2'b00;
     dule
```

<그림 13: ForwardingUnit.v 모듈의 구성>

ForwardingUnit.v 모듈은 rs1, rs2 가 어떤 stage 에서 forwarding 될지 결정하는 모듈이다.

- 1) EX stage 에서 사용될 rs1 값이 0 이 아니며, 해당 rs1 이 MEM stage 에서 사용될 rd 값과 같고, reg\_write 이 1 일 경우: 두 instruction 사이의 거리가 1 이므로 MEM stage 에서 forwarding 이 이루어진다. 따라서 ForwardA 를 01 로 할당한다.
- 2) EX stage 에서 사용될 rs1 값이 0 이 아니며, 해당 rs1 이 WB stage 에서 사용될 rd 값과 같고, reg\_write 이 1 일 경우: 두 instruction 사이의 거리가 2 이므로 WB stage 에서 forwarding 이 이루어진다. 따라서 ForwardA 를 10 으로 할당한다.
- 3) 그 외의 경우: 두 instruction 사이의 거리가 3 이상이므로 forwarding 을 할 필요가 없다. 따라서 ForwardA 를 00 으로 설정한다.

Rs2 의 경우도 동일하게 적용한다.

이 과정은 clock asynchronous 하게 이루어진다.

#### MUX4x1.v

```
module MUX4x1(input [1:0] in_bit,
    input [31:0] in3,
    input [31:0] in2,
    input [31:0] in1,
    input [31:0] in0,
    output [31:0] out);

assign out = in_bit[1] ? (in_bit[0] ? in3 : in2) : (in_bit[0] ? in1 : in0);
endmodule
```

<그림 14: MUX4x1.v 모듈의 구성>

MUX4x1 모듈은 in\_bit 값에 따라 4 가지 (in0~in3) input 중 하나의 값을 반환하는 역할이다. MUX4x1 이 사용된 부분은 다음과 같다.

- MUX\_ecall\_data: forwarding ecall 과 관련하여, is\_halted 값을 결정할 때 사용될 ecall\_data 값을 정하는 mux 이다. Forwarding\_ecall\_unit 에서 결정된 forwardEcall 값에 따라 rd\_din, EX\_MEM\_alu\_out, alu\_result, rs1\_dout 중 어떤 값을 ecall\_data 로 사용할지 결정한다. Ecall 여부 결정은 ID stage 에서만 이루어지기 때문에, 위 값들 중 하나를 data forwarding 하여 ecall 여부 결정에 사용한다.
- mux\_forward\_a: forwarding unit 에서 결정된 ForwardA 값에 따라 alu 의 첫 번째 input 값을 결정하는 mux 이다. ForwardA 값에 따라 0, rd\_din, EX\_MEM\_alu\_out, ID\_EX\_rs1\_data 중 어떤 값을 사용할지 결정한다.
- mux\_forward\_b: forwarding unit 에서 결정된 ForwardB 값에 따라, mux\_ALUSrc 의 input 으로 사용될 값을 결정하는 mux 이다. ForwardB 값에 따라 0, rd\_din,
   EX\_MEM\_alu\_out, ID\_EX\_rs2\_data 중 어떤 값을 사용할지 결정한다.

이는 Clock asynchronous 하게 이루어진다.

#### HazardDetectUnit.v

```
nodule HazardDetectUnit(
  input [4:0] rs2,
  input [4:0] ID_EX_rd,
  input ID_EX_mem_read,
  input use_rs1,
  input use_rs2,
  output reg PCWrite,
  output reg IF_IDWrite,
  output reg hazard_detected);
  always @(*) begin
      if(((((rs1 == ID_EX_rd) && use_rs1)) || (((rs2 == ID_EX_rd) && use_rs2))) && ID_EX_mem_read) begin
          hazard_detected = 1;
          IF_IDWrite = 0;
          hazard_detected = 0;
          IF_IDWrite = 1;
          PCWrite = 1;
```

<그림 15: HazardDetectUnit.v 모듈의 구성>

HazardDetectUnit.v 모듈은 data forwarding 을 하더라도 발생하는 RAW dependence 에 의한 hazard 를 감지하기 위한 유닛이다. 위 코드상의 조건인 경우 stall 이 발생하므로, hazard\_detected 를 1 로 설정하고, IF/ID pipeline register 에서 fetch 된 instruction 을 decode 할지 여부를 결정하는 IF\_IDWrite 과, PC 를 업데이트할지 결정하는 PCWrite 을 0 으로 설정한다.

이 과정은 clock asynchronous 하게 이루어진다.

## 4. Discussion

- Single cycle CPU 와 Pipelined CPU 의 사이클 수 비교(non-controlflow test 의 경우)
  Single cycle CPU 에서는 수행해야 할 instruction 의 수가 39 개이고, 각 instruction 별로
  하나의 사이클이 할당되어 있기 때문에, 총 사이클 수는 39 개가 되어야 한다.
  Pipelined CPU 에서는 총 39 개의 사이클에 추가로 병렬적으로 instruction 을 처리하기 때문에,
  4 개의 사이클이 추가적으로 필요하다. 11 번째 instruction 에서 lw 후 해당 레지스터의 값이
  바로 다음 instruction 에 사용되기 때문에, out of order execution 을 사용하지 않는 한 한 번의
  stall 이 발생한다. 따라서 총 39 + 4 + 1 = 44 개의 사이클이 소모된다.
  사이클 수만 관찰하였을 때는 Pipelined CPU 의 소요 시간이 Single cycle CPU 보다 큰 것처럼
  보이나, Pipelined CPU 는 clock period 가 critical path 에 해당하는 시간으로 결정되므로, 각
  사이클에 소모되는 시간이 Single cycle CPU 에 비해 더 짧다.
- Hazard Detection 구현
   위의 HazardDetectUnit 에서 hazard 가 감지되었을 경우, hazard\_detected 를 1 로 설정하고,
   stall 을 발생시켜야 한다. 따라서 ID\_EX pipeline register 에 값을 넘겨줄 때 hazard\_detected 가
   1 인 경우, mem\_write 과 reg\_write 값을 0 으로 설정해 준다.
- Data Forwarding 구현
   앞서 설명한 바와 같이, ForwardingUnit 에서 어떤 stage 의 결과 값을 forwarding 할지
   결정하고, mux 를 사용하여 alu 의 첫 번째 input 값과, ALUSrc mux 의 input 으로 사용될 값을
   결정한다.

# 5. Conclusion

주어진 testbench 를 활용하여 non-controlflow\_mem 에 해당하는 테스트를 수행하였다. 그 결과, 아래 사진과 같이 올바른 register 값을 출력하는 것을 확인하였다. 사이클 수는 Discussion 에서 설명한 바와 같이 44 로 나타나는 것을 확인할 수 있었다.

```
### SIMULATING ###
TEST END
SIM TIME: 90
TOTAL CYCLE: 44 (Answer: 46)
FINAL REGISTER OUTPUT
0 00000000 (Answer: 00000000)
1 00000000 (Answer: 00000000)
2 00002ffc (Answer: 00000000)
4 0000000 (Answer: 00000000)
5 00000000 (Answer: 00000000)
6 0000000 (Answer: 00000000)
7 0000000 (Answer: 00000000)
9 0000000 (Answer: 00000000)
10 0000000 (Answer: 00000000)
11 0000000 (Answer: 00000000)
12 0000000 (Answer: 00000000)
13 0000000 (Answer: 00000000)
14 0000000 (Answer: 00000000)
15 0000000 (Answer: 00000000)
16 0000000 (Answer: 00000000)
17 0000000 (Answer: 00000000)
18 0000000 (Answer: 00000000)
19 0000000 (Answer: 00000000)
15 0000001 (Answer: 00000000)
16 0000000 (Answer: 00000000)
17 0000000 (Answer: 00000000)
18 0000000 (Answer: 00000000)
20 0000000 (Answer: 00000000)
21 0000000 (Answer: 00000000)
22 0000000 (Answer: 00000000)
23 0000000 (Answer: 00000000)
24 0000000 (Answer: 00000000)
25 0000000 (Answer: 00000000)
26 0000000 (Answer: 00000000)
27 0000000 (Answer: 00000000)
28 0000000 (Answer: 00000000)
29 0000000 (Answer: 00000000)
20 0000000 (Answer: 00000000)
21 00000000 (Answer: 00000000)
22 00000000 (Answer: 00000000)
23 00000000 (Answer: 00000000)
24 0000000 (Answer: 00000000)
25 00000000 (Answer: 00000000)
26 00000000 (Answer: 00000000)
27 00000000 (Answer: 00000000)
28 00000000 (Answer: 00000000)
29 00000000 (Answer: 00000000)
31 00000000 (Answer: 00000000)
```

<그림 16: Pipelined CPU 에서 non-controlflow test simulation 결과>