

CSED311: Lab4-2 Pipelined CPU w/ Control flow instructions


컴퓨터공학과 20220302 김지현

컴퓨터공학과 20220455 윤수인

1. Introduction

- 본 과제는 Pipelined CPU 의 구조를 이해하고, Verilog 를 사용하여 control flows 를 포함한 Pipelined CPU 를 설계하고 구현하는 것을 목적으로 한다.
- Verilator 환경에서 실행하며, 레지스터 값과 사이클 수를 관찰한다.
- 이전 Lab 에서 설명했다시피, 하나의 instruction 을 수행하는 데에는 5 가지 stage(IF, ID, EX, MEM, WB)를 필요로 하며, Pipelined CPU 에서는 각 stage 별로 한 사이클이 걸리게 하고, 명령어 수행 과정을 여러 단계로 나누어 병렬로 처리한다. 각 단계는 독립적으로 수행되며, 다음 명령어가 이전 명령어의 결과를 기다리지 않고 실행될 수 있다.
- Control flow 를 고려하지 않았던 Lab 4-1 과 달리, 본 과제에서는 JAL, JALR 등 control flow instructions 를 고려하며, Branch prediction 을 사용하여 pipeline 이 stall 되는 경우를 최소화한다.

2. Design



<그림 1: Pipelined CPU (with data forwarding)>

3. Implementation

- pc.v

```
1  module pc(input reset,
2  input clk,
3  input PCWrite,
4  input [31:0] next_pc,
5  output reg [31:0] current_pc);
6
7  always @(posedge clk) begin
8      if(reset) begin
9          current_pc <= 0;
10     end
11     else begin
12         if(PCWrite) begin
13             current_pc <= next_pc;
14         end
15     end
16 end
17
18 endmodule
```

<그림 3 : pc.v 모듈의 구성>

Lab 4-1 과 동일하다. pc.v 모듈에서는 reset 이 1 인 경우 current_pc 의 값을 0 으로 업데이트하고, reset 이 1 이 아닌 경우에는 PCWrite 의 값에 따라 current_pc 값이 달라진다. PCWrite 이 1 인 경우, 다음 instruction 을 읽어와야 하므로 current_pc 의 값을 next_pc 의 값으로 업데이트한다. PCWrite 이 0 인 경우, hazard 등의 상황에 의해 다음 instruction 을 읽어오지 말아야 할 상황이므로, current_pc 값을 업데이트하지 않는다. 이 과정은 clock synchronous 하게 이루어진다.

- adder.v

```
1  module adder (  
2      input[31:0] in1,  
3      input [31:0] in2,  
4      output reg [31:0] out);  
5  
6      assign out = in1 + in2;  
7  
8  endmodule
```

<그림 4: adder.v 모듈의 구성>

Lab 4-1 과 동일하다. 두 개의 32 bit input 레지스터 값을 합하여 out 에 할당한다. 이번 과제에서는 non-control flow 뿐만 아니라 control flow 를 고려하므로, PC + 4 및 PC + immediate 등의 연산을 처리할 때만 사용된다. 이 과정은 clock asynchronous 하게 이루어진다.

- InstMemory.v

```
1  module InstMemory #(parameter MEM_DEPTH = 1024) (input reset,  
2      input clk,  
3      input [31:0] addr, // address of the instruction memory  
4      output [31:0] dout); // instruction at addr  
5  
6      integer i;  
7      // Instruction memory  
8      reg [31:0] mem[0:MEM_DEPTH - 1];  
9      // Do not touch imem_addr  
10     wire [31:0] imem_addr;  
11     assign imem_addr = {addr >> 2};  
12  
13     // Asynchronously read instruction from the memory  
14     assign dout = mem[imem_addr];  
15  
16     // Initialize instruction memory (do not touch except path)  
17     always @(posedge clk) begin  
18         if (reset) begin  
19             for (i = 0; i < MEM_DEPTH; i = i + 1)  
20                 // DO NOT TOUCH COMMENT BELOW  
21                 /* verilator lint_off BLKSEQ */  
22                 mem[i] = 32'b0;  
23                 /* verilator lint_on BLKSEQ */  
24                 // DO NOT TOUCH COMMENT ABOVE  
25                 // Provide path of the file including instructions with binary format  
26                 $readmemh("./student_tb/non-controlflow_mem.txt", mem);  
27         end  
28     end  
29 endmodule
```

<그림 5: InstMemory.v 모듈의 구성>

Lab 4-1 과 동일하다. InstMemory.v 모듈은 reset 이 1 인 경우 clock synchronous 하게 instruction memory 를 초기화한다. Reset 이 1 이 아닌 경우, asynchronous 하게 instruction 주소를 받아와 메모리에 저장된 instruction 을 dout 에 저장한다.

- DataMemory.v

```

1  module DataMemory #(parameter MEM_DEPTH = 16384) (input reset,
2                                     input clk,
3                                     input [31:0] addr,    // address of the data memory
4                                     input [31:0] din,      // data to be written
5                                     input mem_read,        // is read signal driven?
6                                     input mem_write,       // is write signal driven?
7                                     output [31:0] dout);   // output of the data memory at addr
8
9  integer i;
10 // Data memory
11 reg [31:0] mem[0: MEM_DEPTH - 1];
12 // Do not touch dmem_addr
13 wire [31:0] dmem_addr;
14 assign dmem_addr = {addr >> 2};
15
16 // Asynchronously read data from the memory
17 // Synchronously write data to the memory
18 assign dout = (mem_read) ? mem[dmem_addr] : 32'b0;
19 always @(posedge clk) begin
20     if (reset) begin
21         for (i = 0; i < MEM_DEPTH; i = i + 1)
22             // DO NOT TOUCH COMMENT BELOW
23             /* verilator lint_off BLKSEQ */
24             mem[i] = 32'b0;
25             /* verilator lint_on BLKSEQ */
26             // DO NOT TOUCH COMMENT ABOVE
27         end
28     else begin
29         if (mem_write)
30             mem[dmem_addr] <= din;
31     end
32 end
33 endmodule

```

<그림 6: DataMemory.v 모듈의 구성>

Lab 4-1 과 동일하다. DataMemory.v 모듈은 reset 이 1 인 경우 clock asynchronous 하게 data memory 를 초기화한다. Reset 이 1 이 아닌 경우, mem_read 가 1 일 때는 asynchronous 하게 dmem_addr 위치에 있는 데이터 값을 읽어 dout 에 저장한다. mem_write 이 1 일 때는 synchronous 하게 din 을 dmem_addr 위치에 저장한다

- RegisterFile.v

```

1  module RegisterFile(input reset,
2                        input clk,
3                        input [4:0] rs1,      // source register 1
4                        input [4:0] rs2,      // source register 2
5                        input [4:0] rd,        // destination register
6                        input [31:0] rd_din,   // input data for rd
7                        input write_enable,    // RegWrite signal
8                        output [31:0] rs1_dout, // output of rs 1
9                        output [31:0] rs2_dout, // output of rs 2
10                       output [31:0] print_reg[0:31]); // output of rs 2
11
12  integer i;
13  // Register file
14  reg [31:0] rf[0:31];
15  assign print_reg = rf;
16  // Asynchronously read register file
17  assign rs1_dout = rf[rs1];
18  assign rs2_dout = rf[rs2];
19
20  always @(clk) begin
21      if (clk==0) begin // negative edge
22          if (write_enable & (rd != 0))
23              rf[rd] <= rd_din;
24          end
25      else begin // positive edge
26          if (reset) begin
27              rf[0] <= 32'b0;
28              rf[1] <= 32'b0;
29              rf[2] <= 32'h2ffc; // stack pointer
30              for (i = 3; i < 32; i = i + 1)
31                  rf[i] <= 32'b0;
32          end
33      end
34  end
endmodule

```

<그림 7: RegisterFile.v 모듈의 구성>

Lab 4-1 과 동일하다. RegisterFile.v 모듈은 register 의 위치를 받아와 해당 register 의 값을 읽거나 쓰는 역할을 한다. Register 값을 읽는 과정은 clock asynchronous 하고, 5-bit input 인 rs1 과 rs2 각각에 해당하는 register 의 값을 32-bit output 인 rs1_dout, rs2_dout 에 각각 저장한다.

Register 값을 쓰는 과정은 clock synchronous 하다. 이번 과제에서는 Lab 4-1 과 마찬가지로 clk negative edge 에서 업데이트가 먼저 이루어지기 때문에, 동일한 레지스터를 같은 주기로 읽고 쓰더라도 internal forwarding 이 필요하지 않다.

따라서, clk 가 0 이고 write_enable 시그널이 1 이고 destination register(rd)가 존재할 때 32-bit input data 인 rd_din 을 rd 위치에 해당하는 register 에 저장한다.

Clk 가 0 이 아니고 Reset signal 이 1 일 때는 clock synchronous 하게 모든 register 를 0 으로 저장한 뒤 stack pointer 인 rf[2]를 2ffc 로 할당한다.

- ControlUnit.v

```

1  include "opcodes.v"          33
2
3  module ControlUnit (         34
4      input [6:0] part_of_inst, 35
5      output reg is_jal,        36
6      output reg is_jalr,       37
7      output reg is_branch,     38
8      output reg mem_read,      39
9      output reg [1:0]mem_to_reg, 40
10     output reg mem_write,      41
11     output reg alu_src,        42
12     output reg write_enable,   43
13     output reg pc_to_reg,      44
14     output reg use_rs1,        45
15     output reg use_rs2,        46
16     output reg is_ecall        47
17 );                             48
18
19 always @(*) begin             49
20     is_jal = 0;                50
21     is_jalr = 0;               51
22     is_branch = 0;             52
23     mem_read = 0;              53
24     mem_to_reg = 2'b00;        54
25     mem_write = 0;             55
26     alu_src = 0;               56
27     write_enable = 0;          57
28     pc_to_reg = 0;             58
29     use_rs1 = 0;               59
30     use_rs2 = 0;               60
31     is_ecall = 0;              61
32
33     case(part_of_inst)         62
34         `JAL: begin            63
35             is_jal = 1;        64
36             mem_to_reg = 2'b10; 65
37             write_enable = 1;    66
38             pc_to_reg = 1;       67
39             use_rs1 = 1;         68
40         end                    69
41
42         `JALR: begin           70
43             is_jalr = 1;        71
44             mem_to_reg = 2'b10; 72
45             write_enable = 1;    73
46             pc_to_reg = 1;       74
47             alu_src = 1;         75
48             use_rs1 = 1;         76
49         end                    77
50
51         `BRANCH: begin         78
52             is_branch = 1;      79
53             use_rs1 = 1;         80
54             use_rs2 = 1;         81
55         end                    82
56
57         `LOAD: begin           83
58             mem_read = 1;        84
59             write_enable = 1;    85
60             mem_to_reg = 2'b01; 86
61             alu_src = 1;         87
62             use_rs1 = 1;         88
63         end                    89
64
65         `STORE: begin         90
66             mem_write = 1;       91
67             alu_src = 1;         92
68             use_rs1 = 1;         93
69             use_rs2 = 1;         94
70         end                    95
71
72         `ARITHMETIC_IMM: begin 96
73             write_enable = 1;    97
74             alu_src = 1;         98
75             use_rs1 = 1;         99
76         end                    100
77
78         `ARITHMETIC: begin     101
79             write_enable = 1;    102
80             use_rs1 = 1;         103
81             use_rs2 = 1;         104
82         end                    105
83
84         `ECALL: begin          106
85             is_ecall = 1;        107
86         end                    108
87
88         default: begin         109
89             is_jal = 0;         110
89             is_jalr = 0;        111
89             is_branch = 0;      112
89             mem_read = 0;       113
89             mem_to_reg = 2'b00; 114
89             mem_write = 0;      115
89             alu_src = 0;        116
89             write_enable = 0;    117
89             pc_to_reg = 0;       118
89             use_rs1 = 0;        119
89             use_rs2 = 0;        120
89             is_ecall = 0;       121
89         end                    122
89     endcase                    123
89 end                             124
89 endmodule                       125

```

<그림 8: ControlUnit.v 모듈의 구성>

ControlUnit.v 모듈은 기본적으로 Single-cycle CPU 에서와 동일하게 part_of_inst 값에 따라 시그널들의 값을 활성화하거나 비활성화하는 구조로 동작한다. Lab 4-2 의 경우 control flow 도 고려하므로, Lab4-1 에서 주석 처리하였던 JAL, JALR, BRANCH 관련 부분을 다시 사용하였다.

Jal, jalr, branch 인스트럭션의 경우 각각 is_jal, is_jalr, 그리고 is_branch 시그널을 1 로 설정하였다. 이 값은 이후 EX stage 에서 해당 pipeline register 에 값을 넘겨준 후, cpu 에서 2-bit reg 인 pc_src 값을 결정하는 데에 사용된다. Pc_src 값을 정하는 과정은 추후 자세히 설명한다.

또한, hazard 처리를 위해 각 연산에서의 rs1, rs2 사용 여부(use_rs1, use_rs2)를 연산에 따라 활성화/비활성화하였다.

이 과정은 **clock asynchronous** 하게 진행된다.

- ImmediateGenerator.v

```

1  `include "opcodes.v"
2
3  module immediate_generator (input reg [31:0] part_of_inst,
4                             output reg [31:0] imm_gen_out);
5
6      reg [6:0] opcode;
7
8      always @(*) begin
9          imm_gen_out = 32'b0;
10         opcode = part_of_inst[6:0];
11         case(opcode)
12             /* ARITHMETIC: begin
13                 imm_gen_out = 32'b0;
14             end
15             */
16             /* ARITHMETIC_IMM: begin
17                 if(part_of_inst[31] == 1) begin // signed
18                     imm_gen_out = {20'hffff, part_of_inst[31:20]};
19                 end
20                 else begin
21                     imm_gen_out = {20'h0, part_of_inst[31:20]};
22                 end
23             end
24
25             /* LOAD: begin
26                 if(part_of_inst[31] == 1) begin // signed
27                     imm_gen_out = {20'hffff, part_of_inst[31:20]};
28                 end
29                 else begin
30                     imm_gen_out = {20'h0, part_of_inst[31:20]};
31                 end
32             end
33         endcase
34     end
35 endmodule
36
37 36R: begin
38     if(part_of_inst[31] == 1) begin // signed
39         imm_gen_out = {20'hffff, part_of_inst[31:20]};
40     end
41     else begin
42         imm_gen_out = {20'h0, part_of_inst[31:20]};
43     end
44 end
45
46 32R: begin
47     if(part_of_inst[31] == 1) begin // signed
48         imm_gen_out = {20'hffff, part_of_inst[31:20], part_of_inst[7]};
49     end
50     else begin
51         imm_gen_out = {20'h0, part_of_inst[31:20], part_of_inst[7]};
52     end
53 end
54
55 32L: begin
56     if(part_of_inst[31] == 1) begin // signed
57         imm_gen_out = {19'hffff, part_of_inst[31], part_of_inst[7], part_of_inst[30:25], part_of_inst[11:8], 1'h0};
58     end
59     else begin
60         imm_gen_out = {19'h0, part_of_inst[31], part_of_inst[7], part_of_inst[30:25], part_of_inst[11:8], 1'h0};
61     end
62 end
63
64 32L: begin
65     if(part_of_inst[31] == 1) begin // signed
66         imm_gen_out = {11'hfff, part_of_inst[31], part_of_inst[19:12], part_of_inst[20], part_of_inst[30:21], 1'h0};
67     end
68     else begin
69         imm_gen_out = {11'h0, part_of_inst[31], part_of_inst[19:12], part_of_inst[20], part_of_inst[30:21], 1'h0};
70     end
71 end
72
73 /* ECALL: begin
74     imm_gen_out = 32'b0;
75 end */
76
77 default: begin
78     imm_gen_out = 32'b0;
79 end
80 endcase
81 end
82 endmodule

```

<그림 9: ImmediateGenerator.v 모듈의 구성>

Lab4-1 과 동일하다. ImmediateGenerator.v 모듈은 32-bit 의 part_of_inst 를 input 으로 받아와 하위 7 bits 를 opcode 에 저장한다. Opcode 에 따라 적절한 immediate value 를 imm_gen_out 에 저장한다. Signed 연산 여부는 part_of_inst 의 상위 1 bit 로 판별한다. 전체 과정은 clock asynchronous 하게 이루어진다.

- ALUControlUnit.v

```

1  `include "opcodes.v"
2  `include "instructions.v"
3
4  module ALUControlUnit (
5      input [6:0] Opcode,
6      input [2:0] Funct3,
7      input [6:0] Funct7,
8      output reg [31:0] alu_op);
9
10     always @(*) begin
11         alu_op = 32'b11111;
12
13         if(Opcode == 32R) begin
14             alu_op = INS_JMP_IMM_32R;
15         end
16
17         else if(Opcode == 32LR) begin
18             alu_op = INS_JMP_IMM_32LR;
19         end
20
21         else if(Opcode == BRANCH && Funct3 == FUNCT3_BEQ) begin
22             alu_op = INS_BRANCH_BEQ;
23         end
24
25         else if(Opcode == BRANCH && Funct3 == FUNCT3_BNE) begin
26             alu_op = INS_BRANCH_BNE;
27         end
28
29         else if(Opcode == BRANCH && Funct3 == FUNCT3_BLT) begin
30             alu_op = INS_BRANCH_BLT;
31         end
32
33         else if(Opcode == BRANCH && Funct3 == FUNCT3_BGE) begin
34             alu_op = INS_BRANCH_BGE;
35         end
36
37         else if(Opcode == 'LOAD) begin
38             alu_op = INS_LOAD_IMM;
39         end
40
41         else if(Opcode == STORE) begin
42             alu_op = INS_STORE_SW;
43         end
44
45         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_ADD) begin
46             alu_op = INS_ARITHMETIC_IMM_ADD;
47         end
48
49         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_XOR) begin
50             alu_op = INS_ARITHMETIC_IMM_XOR;
51         end
52
53         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_OR) begin
54             alu_op = INS_ARITHMETIC_IMM_OR;
55         end
56
57         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_AND) begin
58             alu_op = INS_ARITHMETIC_IMM_AND;
59         end
60
61         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_SLL) begin
62             alu_op = INS_ARITHMETIC_IMM_SLL;
63         end
64
65         else if(Opcode == ARITHMETIC_IMM && Funct3 == FUNCT3_SRL) begin
66             alu_op = INS_ARITHMETIC_IMM_SRL;
67         end
68
69         else if(Opcode == ARITHMETIC && Funct3 == FUNCT3_ADD) begin
70             if(Funct7 == FUNCT7_SIM) begin
71                 alu_op = INS_ARITHMETIC_SIM;
72             end
73             else if(Funct7 == FUNCT7_OTHERS) begin
74                 alu_op = INS_ARITHMETIC_ADD;
75             end
76         end
77
78         else if(Opcode == ARITHMETIC && Funct3 == FUNCT3_SLL) begin
79             alu_op = INS_ARITHMETIC_SLL;
80         end
81
82         else if(Opcode == ARITHMETIC && Funct3 == FUNCT3_SRL) begin
83             alu_op = INS_ARITHMETIC_SRL;
84         end
85
86         else if(Opcode == ARITHMETIC && Funct3 == FUNCT3_OR) begin
87             alu_op = INS_ARITHMETIC_OR;
88         end
89
90         else if(Opcode == ARITHMETIC && Funct3 == FUNCT3_AND) begin
91             alu_op = INS_ARITHMETIC_AND;
92         end
93
94         else if(Opcode == 'ECALL) begin
95             alu_op = INS_ECALL;
96         end
97     end
98 endmodule

```

<그림 10: ALUControlUnit.v 모듈의 구성>

Lab 4-1 과 동일하다. ALUControlUnit.v 모듈은 opcode, funct3, funct7 에 따라 alu 가 수행해야 할 연산을 결정하는 모듈로, Single-cycle CPU 에서 작성한 코드를 사용하였다.

Opcode, funct3, funct7 은 각각 ID_EX_inst 의 [6:0], [14:12], [31:25] 부분에 해당하며, 각각의 값에 따라 alu_op 값을 지정한다.

이 과정은 clock asynchronous 하게 이루어진다.

- alu.v

```
1 include "instructions.v"
2
3 module alu (
4     input [4:0] alu_op, // input
5     input [31:0] alu_in_1, // input
6     input [31:0] alu_in_2, // input
7     output reg [31:0] alu_result, // output
8     output reg alu_bcond, // output
9
10    always @(*) begin
11        alu_result = 0;
12        alu_bcond = 0;
13
14        case(alu_op)
15            'INS_JUMPLINK_JALR, 'INS_LOAD_LW, 'INS_STORE_SW, 'INS_ARITHMETIC_IMM_ADDI, 'INS_ARITHMETIC_ADD: begin
16                alu_result = alu_in_1 + alu_in_2;
17            end
18
19            'INS_BRANCH_BEQ: begin
20                alu_bcond = (alu_in_1 == alu_in_2) ? 1 : 0;
21            end
22
23            'INS_BRANCH_BNE: begin
24                alu_bcond = (alu_in_1 != alu_in_2) ? 1 : 0;
25            end
26
27            'INS_BRANCH_BLT: begin
28                alu_bcond = (alu_in_1 < alu_in_2) ? 1 : 0;
29            end
30
31            'INS_BRANCH_BGE: begin
32                alu_bcond = (alu_in_1 >= alu_in_2) ? 1 : 0;
33            end
34
35            'INS_ARITHMETIC_IMM_XORI, 'INS_ARITHMETIC_XOR: begin
36                alu_result = alu_in_1 ^ alu_in_2;
37            end
38
39            'INS_ARITHMETIC_IMM_ORI, 'INS_ARITHMETIC_OR: begin
40                alu_result = alu_in_1 | alu_in_2;
41            end
42
43            'INS_ARITHMETIC_IMM_ANDI, 'INS_ARITHMETIC_AND: begin
44                alu_result = alu_in_1 & alu_in_2;
45            end
46
47            'INS_ARITHMETIC_IMM_SLLI, 'INS_ARITHMETIC_SLL: begin
48                alu_result = alu_in_1 << alu_in_2;
49            end
50
51            'INS_ARITHMETIC_IMM_SRLI, 'INS_ARITHMETIC_SRL: begin
52                alu_result = alu_in_1 >> alu_in_2;
53            end
54
55            'INS_ARITHMETIC_SUB: begin
56                alu_result = alu_in_1 - alu_in_2;
57            end
58
59            default: begin
60
61            end
62        endcase
63    end
64 endmodule
```

<그림 11: alu.v 모듈의 구성>

Lab 4-1 과 동일하다. alu.v 모듈은 앞서 ALUControlUnit.v 모듈에서 지정한 alu_op 에 따라 알맞은 연산을 수행하여 연산 결과를 alu_result 에 저장하고, alu_bcond 를 활성화/비활성화한다. 이 과정은 clock asynchronous 하게 이루어진다.

- ForwardingEcallUnit.v

```
1 module ForwardingEcallUnit(  
2     input [4:0] rs1,  
3     input [4:0] ID_EX_rd,  
4     input [4:0] EX_MEM_rd,  
5     input [4:0] MEM_WB_rd,  
6     input ID_EX_reg_write,  
7     input EX_MEM_reg_write,  
8     input MEM_WB_reg_write,  
9     output reg [1:0] forwardEcall  
10 );  
11  
12 always @(*) begin  
13     if((rs1 == ID_EX_rd) && ID_EX_reg_write) begin  
14         forwardEcall = 2'b01;  
15     end  
16     else if((rs1 == EX_MEM_rd) && EX_MEM_reg_write) begin  
17         forwardEcall = 2'b10;  
18     end  
19     else if((rs1 == MEM_WB_rd) && MEM_WB_reg_write) begin  
20         forwardEcall = 2'b11;  
21     end  
22     else begin  
23         forwardEcall = 2'b00;  
24     end  
25 end  
26  
27 endmodule  
28
```

<그림 12: ForwardingEcallUnit.v 모듈의 구성>

Lab 4-1 과 동일하다. ForwardingEcallUnit.v 모듈은 EX, MEM, WB stage 에서 사용되는 rd 값이 17 이고 reg_write 이 1 인 경우, ecall_data 를 결정할 mux 의 input 으로 사용되는 forwardEcall 시그널 값을 결정한다. 이 과정은 clock asynchronous 하게 이루어진다.

- MUX2x1.v

```
module MUX2x1(input in_bit,  
input [31:0] in1,  
input [31:0] in0,  
output [31:0] out);  
  
    assign out = in_bit ? in1 : in0;  
  
endmodule
```

<그림 13: MUX2x1.v 모듈의 구성>

Lab 4-1 과 동일하다. MUX2x1.v 모듈은 in_bit 의 값에 따라 in1 과 in2 중 하나의 값을 반환하는 역할로, 전부 cpu.v 에서 사용되었다. 필요에 따라 5 bit input, output 을 다루는 MUX2x1_5bit 모듈을 추가로 만들어 사용하였다. MUX2x1 이 사용된 부분은 다음과 같다.

- mux_handle_ecall: MUX2x1_5bit 모듈을 사용하였으며, is_ecall 시그널의 값에 따라 rs1 의 값을 17 또는 기존 rs1 값으로 결정한다. Output 인 rs1_out 을 RegisterFile 의 input 으로 사용한다.
- mux_ALUSrc: EX stage 에서 alu 의 두 번째 input 을 결정하기 위한 mux 로, ID_EX_alu_src 의 값에 따라 data forwarding 된 rs2 데이터 값 또는 immediate 값을 alu 의 두 번째 input 으로 결정한다.

이 과정은 clock asynchronous 하게 이루어진다.

- ForwardingUnit.v

```

1  `include "opcodes.v"
2
3  `define MEM 2'b01
4  `define WB 2'b10
5
6  module ForwardingUnit(
7      input [4:0] ID_EX_rs1,
8      input [4:0] ID_EX_rs2,
9      input [4:0] EX_MEM_rd,
10     input EX_MEM_reg_write,
11     input [4:0] MEM_WB_rd,
12     input MEM_WB_reg_write,
13     input [4:0] _x0,
14     output reg [1:0] ForwardA,
15     output reg [1:0] ForwardB);
16
17     always @(*) begin
18         if((ID_EX_rs1 != _x0) && (ID_EX_rs1 == EX_MEM_rd) && EX_MEM_reg_write) begin
19             ForwardA = `MEM;
20         end
21         else if((ID_EX_rs1 != _x0) && (ID_EX_rs1 == MEM_WB_rd) && MEM_WB_reg_write) begin
22             ForwardA = `WB;
23         end
24         else begin
25             ForwardA = 2'b00;
26         end
27
28         if((ID_EX_rs2 != _x0) && (ID_EX_rs2 == EX_MEM_rd) && EX_MEM_reg_write) begin
29             ForwardB = `MEM;
30         end
31         else if((ID_EX_rs2 != _x0) && (ID_EX_rs2 == MEM_WB_rd) && MEM_WB_reg_write) begin
32             ForwardB = `WB;
33         end
34         else begin
35             ForwardB = 2'b00;
36         end
37     end
38
39 endmodule

```

<그림 14: ForwardingUnit.v 모듈의 구성>

Lab 4-1 과 동일하다. ForwardingUnit.v 모듈은 rs1, rs2 가 어떤 stage 에서 forwarding 될지 결정하는 모듈이다.

- 1) EX stage 에서 사용될 rs1 값이 0 이 아니며, 해당 rs1 이 MEM stage 에서 사용될 rd 값과 같고, reg_write 이 1 일 경우: 두 instruction 사이의 거리가 1 이므로 MEM stage 에서 forwarding 이 이루어진다. 따라서 ForwardA 를 01 로 할당한다.
- 2) EX stage 에서 사용될 rs1 값이 0 이 아니며, 해당 rs1 이 WB stage 에서 사용될 rd 값과 같고, reg_write 이 1 일 경우: 두 instruction 사이의 거리가 2 이므로 WB stage 에서 forwarding 이 이루어진다. 따라서 ForwardA 를 10 으로 할당한다.
- 3) 그 외의 경우: 두 instruction 사이의 거리가 3 이상이므로 forwarding 을 할 필요가 없다. 따라서 ForwardA 를 00 으로 설정한다.

Rs2 의 경우도 동일하게 적용한다.

이 과정은 clock asynchronous 하게 이루어진다.

- MUX4x1.v

```
module MUX4x1(input [1:0] in_bit,
  input [31:0] in3,
  input [31:0] in2,
  input [31:0] in1,
  input [31:0] in0,
  output [31:0] out);

  assign out = in_bit[1] ? (in_bit[0] ? in3 : in2) : (in_bit[0] ? in1 : in0);
endmodule
```

<그림 15: MUX4x1.v 모듈의 구성>

Lab 4-1 과 동일하다. MUX4x1 모듈은 in_bit 값에 따라 4 가지 (in0~in3) input 중 하나의 값을 반환하는 역할이다. 이는 Clock asynchronous 하게 이루어진다.

MUX4x1 이 사용된 부분은 다음과 같다.

- MUX_ecall_data: forwarding ecall 과 관련하여, is_halted 값을 결정할 때 사용될 ecall_data 값을 정하는 mux 이다. Forwarding_ecall_unit 에서 결정된 forwardEcall 값에 따라 rd_din, EX_MEM_alu_out, alu_result, rs1_dout 중 어떤 값을 ecall_data 로 사용할지 결정한다. Ecall 여부 결정은 ID stage 에서만 이루어지기 때문에, 위 값들 중 하나를 data forwarding 하여 ecall 여부 결정에 사용한다.
- mux_forward_a: forwarding unit 에서 결정된 ForwardA 값에 따라 alu 의 첫 번째 input 값을 결정하는 mux 이다. ForwardA 값에 따라 0, rd_din, EX_MEM_alu_out, ID_EX_rs1_data 중 어떤 값을 사용할지 결정한다.
- mux_forward_b: forwarding unit 에서 결정된 ForwardB 값에 따라, mux_ALUSrc 의 input 으로 사용될 값을 결정하는 mux 이다. ForwardB 값에 따라 0, rd_din, EX_MEM_alu_out, ID_EX_rs2_data 중 어떤 값을 사용할지 결정한다.
- mux_MemtoReg: 2 bit reg 인 MEM_WB_mem_to_reg 값에 따라 RegisterFile 모듈과 mux_forward_a, mux_forward_b, MUX_ecall_data 의 input 으로 사용될 rd_din 값을 결정한다. MEM_WB_pc_plus_4, MEM_WB_mem_to_reg_src_1, MEM_WB_mem_to_reg_src_2 중 어떤 값을 사용할지 결정한다.
- mux_PCsrc: 2 bit reg 인 pc_src 의 값에 따라 pc_plus_4, pc_plus_imm, alu_result 중 어떤 값을 next_pc 로 사용할지 결정한다. 이때, pc_src 는 아래와 같은 로직으로 결정된다.

```

always @(*) begin
    if(ID_EX_is_jal|(ID_EX_is_branch & bcond)) begin
        pc_src=2'b01;
    end
    else if(ID_EX_is_jalr) begin
        pc_src=2'b10;
    end
    else begin
        pc_src=2'b00;
    end
end
end

```

<그림 16: pc_src 결정 로직>

```

MUX4x1 mux_PCSrc (
    .in_bit(pc_src),
    .in3(0),
    .in2(alu_result),
    .in1(pc_plus_imm),
    .in0(pc_plus_4),
    .out(next_pc)
);

```

<그림 17: mux_PCSrc>

Jal 과 branch(beq, blt 등) 연산인 경우 pc_src 를 2'b01 로 설정하여 PC + immediate 값을 다음 pc 로 설정하도록 한다. Jalr 연산인 경우 pc_src 를 2'b10 으로 설정하여 alu 연산 결과를 다음 pc 로 설정하도록 한다. 그 외의 경우, pc_src 를 2'b00 으로 설정하여 PC + 4 값을 다음 pc 로 설정하도록 한다. 이 과정은 clock asynchronous 하게 이루어진다.

- HazardDetectUnit.v

```
1 module HazardDetectUnit(  
2     input [4:0] rs1,  
3     input [4:0] rs2,  
4     input [4:0] ID_EX_rd,  
5     input ID_EX_mem_read,  
6     input use_rs1,  
7     input use_rs2,  
8     output reg PCWrite,  
9     output reg IF_IDWrite,  
10    output reg hazard_detected);  
11  
12  
13    always @(*) begin  
14        if((((rs1 == ID_EX_rd) && use_rs1)) || (((rs2 == ID_EX_rd) && use_rs2)) && ID_EX_mem_read) begin  
15            hazard_detected = 1;  
16            IF_IDWrite = 0;  
17            PCWrite = 0;  
18        end  
19        else begin  
20            hazard_detected = 0;  
21            IF_IDWrite = 1;  
22            PCWrite = 1;  
23        end  
24    end  
25  
26 endmodule
```

<그림 18: HazardDetectUnit.v 모듈의 구성>

Lab 4-1 과 동일하다. HazardDetectUnit.v 모듈은 data forwarding 을 하더라도 발생하는 RAW dependence 에 의한 hazard 를 감지하기 위한 유닛이다. 위 코드상의 조건인 경우 stall 이 발생하므로, hazard_detected 를 1 로 설정하고, IF/ID pipeline register 에서 fetch 된 instruction 을 decode 할지 여부를 결정하는 IF_IDWrite 과, PC 를 업데이트할지 결정하는 PCWrite 을 0 으로 설정한다.

이 과정은 clock asynchronous 하게 이루어진다.

- Branch prediction 구현

```
assign is_flush = (pc_src == 2'b10) | (pc_src == 2'b01);

// Update IF/ID pipeline registers here
always @(posedge clk) begin
    if (reset) begin
        IF_ID_inst <= 0;
        IF_ID_current_pc <= 0;
        IF_ID_pc_plus_4 <= 0;
        IF_ID_is_flush <= 0;
    end
    else begin
        if (!hazard_detected) begin
            IF_ID_inst <= inst_out;
            IF_ID_current_pc <= current_pc;
            IF_ID_pc_plus_4 <= pc_plus_4;
            IF_ID_is_flush <= is_flush;
            //$display("%h", IF_ID_inst);
        end
    end
end

// Update ID/EX pipeline registers here
always @(posedge clk) begin
    if (reset|hazard_detected|is_flush|IF_ID_is_flush) begin
        ID_EX_alu_op <= 0; // will be used in EX stage
        ID_EX_alu_src <= 0; // will be used in EX stage
        ID_EX_mem_write <= 0; // will be used in MEM stage
        ID_EX_mem_read <= 0; // will be used in MEM stage
        ID_EX_mem_to_reg <= 0; // will be used in WB stage
        ID_EX_reg_write <= 0; // will be used in WB stage
        ID_EX_is_halted <= 0; // will be used in WB stage
        ID_EX_pc_plus_4 <= 0;
        ID_EX_is_jump_needed <= 0;
        ID_EX_is_branch <= 0;
        ID_EX_is_jal <= 0;
        ID_EX_is_jalr <= 0;
        // From others
        ID_EX_rs1_data <= 0;
        ID_EX_rs2_data <= 0;
        ID_EX_imm <= 0;
        ID_EX_rd <= 0;
        ID_EX_current_pc <= 0;
        ID_EX_inst <= 0;
        ID_EX_rs1 <= 0;
        ID_EX_rs2 <= 0;
    end
    else begin
        // From the control unit
        ID_EX_mem_write <= mem_write; // will be used in WB stage
        ID_EX_reg_write <= reg_write; // will be used in WB stage
        ID_EX_alu_op <= alu_op; // will be used in EX stage
        ID_EX_alu_src <= alu_src; // will be used in EX stage

        ID_EX_mem_read <= mem_read; // will be used in MEM stage
        ID_EX_mem_to_reg <= mem_to_reg; // will be used in WB stage

        ID_EX_is_halted <= is_halted_temp;
        ID_EX_pc_plus_4 <= IF_ID_pc_plus_4;
        ID_EX_is_jump_needed <= is_jump_needed;
        ID_EX_is_branch <= is_branch;
        ID_EX_is_jal <= is_jal;
        ID_EX_is_jalr <= is_jalr;
        // From others
        ID_EX_rs1_data <= rs1_dout;
        ID_EX_rs2_data <= rs2_dout;
        ID_EX_imm <= imm_gen_out;
        ID_EX_rd <= rd; // IF_ID_inst[11:7]
        ID_EX_current_pc <= IF_ID_current_pc;
        ID_EX_inst <= IF_ID_inst;
        ID_EX_rs1 <= rs1;
        ID_EX_rs2 <= rs2;
    end
end
```

<그림 19: Branch prediction 과 관련하여 is_flush 의 사용>

Always-not-taken 방식으로 구현하였다. fetch 되어 있는 instruction 을 flush 해야하는지 여부를 나타내는 is_flush wire 를 선언하여 pc_src 가 2'b01 이거나 2'b10 인 경우 값이 1 이 되도록 하였다. 즉, branch, jal, jalr 연산의 경우 is_flush 가 1 이 되도록 하여, 파이프라인 레지스터의 내용을 초기화해야 함을 나타낸다. 이후 IF/ID pipeline registers 를 업데이트 하는 과정에서 IF_ID_is_flush 의 값을 0 또는 is_flush 로 업데이트한다.

ID/EX pipeline registers 를 업데이트할 때, reset, hazard_detected, is_flush, IF_ID_is_flush 조건 중 하나라도 참(true)일 경우 해당 레지스터들을 초기화한다. 이는 분기 또는 점프가 발생했거나, hazard 가 감지되었을 때, 잘못된 데이터가 다음 파이프라인 스테이지로 전달되는 것을 방지한다. 결론적으로, is_flush 와 IF_ID_is_flush 신호는 분기(또는 점프)가 발생했을 때 잘못된 명령어들을 파이프라인에서 제거하는 데 중요한 역할을 한다. 이러한 방식으로, 파이프라인은 분기 명령어(branch, jal, jalr)가 평가되고 나서 새로운 실행 경로로 정확하게 전환할 수 있다.

4. Discussion

- 구현 과정에서 Control flow instructions 처리에서의 use_rs1, use_rs2 값을 설정하지 않아 문제가 발생하였다. Hazard detection unit 에서 use_rs1, use_rs2 값을 input 으로 받아 hazard 여부를 판정하는데, branch, jal, jalr 의 경우에 대한 use_rs1, use_rs2 값을 설정하지 않아 control hazard 를 detect 할 수 없었고, 그 결과 loop 시뮬레이션의 결과가 비정상적으로 나타났다. 아래와 같이 use_rs1, use_rs2 값을 적절히 설정하여 문제를 해결할 수 있었다.

```
`JAL: begin
    is_jal = 1;
    mem_to_reg = 2'b10;
    write_enable = 1;
    pc_to_reg = 1;
    use_rs1 = 1;
end

`JALR: begin
    is_jalr = 1;
    mem_to_reg = 2'b10;
    write_enable = 1;
    pc_to_reg = 1;
    alu_src = 1;
    use_rs1 = 1;
end

`BRANCH: begin
    is_branch = 1;
    use_rs1 = 1;
    use_rs2 = 1;
end
```

<그림 20: ControlUnit.v – JAL, JALR, BRANCH 에 대한 처리>

- 초기 구상은 PHT(Pattern History Table)과 BTB(Branch Target Buffer)를 사용한 Branch Prediction 로직을 구현하고자 하였다. 아래와 같이 PHTandBTB 모듈을 만들어 구현하고자 하였으나, 모듈을 적용하는 데에 어려움이 있어 시간 관계상 always not taken 방식을 사용하였다.

```

1  `include "opcodes.v"
2
3  module PHTandBTB (
4      input [24:0] tag,
5      input [4:0] BTB_index,
6      input [6:0] ID_EX_opcode,
7      input EX_bcond,
8      input clk,
9      input reset,
10     input [31:0] pc_plus_imm,
11     input [31:0] reg_plus_imm, // jalr 시
12     output reg pc_mux_inbit, // next pc mux에서 target_addr과 pc + 4
13     output reg [31:0] target_addr;
14
15     reg tag_exist; // 태그 존재 여부 확인
16     reg [1:0] PHT[31:0]; // PHT, 32개의 2-bit saturation counter
17     reg [1:0] current_saturation; // 현재 saturation counter 값 (temp)
18     reg pred;
19     reg [24:0] tag_table [31:0];
20     reg [31:0] target_addr_table [31:0];
21
22     integer i;
23
24     always @(posedge clk) begin
25         if(reset) begin
26             for (i = 0; i < 32; i = i + 1) begin
27                 PHT[i] <= 2'b00;
28                 tag_table[i] <= 25'b0;
29                 target_addr_table[i] <= 32'b0;
30             end
31             pc_mux_inbit <= 0; // 초기화
32             tag_exist <= 0;
33             pred <= 0;
34             current_saturation <= 2'b00;
35         end
36         else begin
37             tag_exist <= (tag_table[BTB_index] == tag);
38             // 태그 존재 유무
39             if (tag_exist) begin
40                 case (PHT[BTB_index])
41                     2'b00, 2'b01: begin
42                         $display("not taken");
43                         pred <= 0;
44                         pc_mux_inbit <= 0;
45                     end
46                     2'b10, 2'b11: begin
47                         $display("taken");
48                         pred <= 1;
49                         pc_mux_inbit <= 1;
50                         target_addr <= target_addr_table[BTB_index];
51                     end
52                 endcase
53             end
54             else begin
55                 pc_mux_inbit <= 0;
56             end
57
58             // PHT 업데이트 로직
59             if((ID_EX_opcode == `JAL || ID_EX_opcode == `BRANCH) && EX_bcond == 1) begin
60                 case (PHT[BTB_index])
61                     2'b00: current_saturation <= 2'b01;
62                     2'b01: current_saturation <= 2'b10;
63                     2'b10: current_saturation <= 2'b11;
64                     2'b11: current_saturation <= 2'b11;
65                 endcase
66                 target_addr_table[BTB_index] <= pc_plus_imm;
67                 tag_table[BTB_index] <= tag; // 태그 테이블 업데이트
68             end else if (ID_EX_opcode == `JALR && EX_bcond == 1) begin
69                 case (PHT[BTB_index])
70                     2'b00: current_saturation <= 2'b01;
71                     2'b01: current_saturation <= 2'b10;
72                     2'b10: current_saturation <= 2'b11;
73                     2'b11: current_saturation <= 2'b11;
74                 endcase
75                 target_addr_table[BTB_index] <= reg_plus_imm;
76                 tag_table[BTB_index] <= tag; // 태그 테이블 업데이트
77             end else if ((ID_EX_opcode == `JAL || ID_EX_opcode == `JALR ||
78                 ID_EX_opcode == `BRANCH) && EX_bcond == 0) begin
79                 case (PHT[BTB_index])
80                     2'b00: current_saturation <= 2'b00;
81                     2'b01: current_saturation <= 2'b00;
82                     2'b10: current_saturation <= 2'b01;
83                     2'b11: current_saturation <= 2'b10;
84                 endcase
85             end
86             PHT[BTB_index] <= current_saturation;
87         end
88     end
89 endmodule
90

```

<그림 21: PHTandBTB.v 모듈의 구성>

해당 모듈을 적용한 후 분기 예측 실패 시의 로직을 추가하여, misprediction 수를 줄일 수 있을 것이며, 더 나은 형태의 Branch prediction 을 구현할 수 있을 것이다

5. Conclusion

주어진 testbench 를 활용하여 basic, non-controlflow, ifelse, loop, recursive 에 해당하는 테스트를 수행하였다. 그 결과, 아래 사진과 같이 올바른 register 값을 출력하는 것을 확인하였다.

```

### SIMULATING ###          ### SIMULATING ###          ### SIMULATING ###          ### SIMULATING ###          ### SIMULATING ###
TEST END                    TEST END                    TEST END                    TEST END                    TEST END
SIM TIME : 70               SIM TIME : 90               SIM TIME : 86               SIM TIME : 644              SIM TIME : 2374
TOTAL CYCLE : 34 (Answer : 36) TOTAL CYCLE : 44 (Answer : 48) TOTAL CYCLE : 42 (Answer : 44) TOTAL CYCLE : 321 (Answer : 323) TOTAL CYCLE : 1186 (Answer : 1188)
FINAL REGISTER OUTPUT      FINAL REGISTER OUTPUT      FINAL REGISTER OUTPUT      FINAL REGISTER OUTPUT      FINAL REGISTER OUTPUT
0 00000000 (Answer : 00000000) 0 00000000 (Answer : 00000000) 0 00000000 (Answer : 00000000) 0 00000000 (Answer : 00000000) 0 00000000 (Answer : 00000000)
1 00000000 (Answer : 00000000) 1 00000000 (Answer : 00000000) 1 00000000 (Answer : 00000000) 1 00000000 (Answer : 00000000) 1 00000000 (Answer : 00000000)
2 00002ffc (Answer : 00002ffc) 2 00002ffc (Answer : 00002ffc) 2 00002ffc (Answer : 00002ffc) 2 00002ffc (Answer : 00002ffc) 2 00002ffc (Answer : 00002ffc)
3 00000000 (Answer : 00000000) 3 00000000 (Answer : 00000000) 3 00000000 (Answer : 00000000) 3 00000000 (Answer : 00000000) 3 00000000 (Answer : 00000000)
4 00000000 (Answer : 00000000) 4 00000000 (Answer : 00000000) 4 00000000 (Answer : 00000000) 4 00000000 (Answer : 00000000) 4 00000000 (Answer : 00000000)
5 00000000 (Answer : 00000000) 5 00000000 (Answer : 00000000) 5 00000000 (Answer : 00000000) 5 00000000 (Answer : 00000000) 5 00000000 (Answer : 00000000)
6 00000000 (Answer : 00000000) 6 00000000 (Answer : 00000000) 6 00000000 (Answer : 00000000) 6 00000000 (Answer : 00000000) 6 00000000 (Answer : 00000000)
7 00000000 (Answer : 00000000) 7 00000000 (Answer : 00000000) 7 00000000 (Answer : 00000000) 7 00000000 (Answer : 00000000) 7 00000000 (Answer : 00000000)
8 00000000 (Answer : 00000000) 8 00000000 (Answer : 00000000) 8 00000000 (Answer : 00000000) 8 00000000 (Answer : 00000000) 8 00000000 (Answer : 00000000)
9 00000000 (Answer : 00000000) 9 00000000 (Answer : 00000000) 9 00000000 (Answer : 00000000) 9 00000000 (Answer : 00000000) 9 00000000 (Answer : 00000000)
10 00000013 (Answer : 00000013) 10 0000000a (Answer : 0000000a) 10 00000000 (Answer : 00000000) 10 00000000 (Answer : 00000000) 10 0000000d (Answer : 0000000d)
11 00000003 (Answer : 00000003) 11 0000003f (Answer : 0000003f) 11 00000000 (Answer : 00000000) 11 00000000 (Answer : 00000000) 11 00000000 (Answer : 00000000)
12 ffffffff (Answer : ffffffff) 12 ffffffff (Answer : ffffffff) 12 00000000 (Answer : 00000000) 12 00000000 (Answer : 00000000) 12 00000000 (Answer : 00000000)
13 00000037 (Answer : 00000037) 13 0000002f (Answer : 0000002f) 13 00000000 (Answer : 00000000) 13 00000000 (Answer : 00000000) 13 00000000 (Answer : 00000000)
14 00000013 (Answer : 00000013) 14 0000000e (Answer : 0000000e) 14 0000000a (Answer : 0000000a) 14 0000000a (Answer : 0000000a) 14 00000001 (Answer : 00000001)
15 00000028 (Answer : 00000028) 15 00000021 (Answer : 00000021) 15 00000028 (Answer : 00000028) 15 00000009 (Answer : 00000009) 15 0000000d (Answer : 0000000d)
16 0000001e (Answer : 0000001e) 16 0000000a (Answer : 0000000a) 16 00000000 (Answer : 00000000) 16 0000005a (Answer : 0000005a) 16 00000015 (Answer : 00000015)
17 0000000a (Answer : 0000000a) 17 0000000a (Answer : 0000000a) 17 0000000a (Answer : 0000000a) 17 0000000a (Answer : 0000000a) 17 0000000a (Answer : 0000000a)
18 00000000 (Answer : 00000000) 18 00000000 (Answer : 00000000) 18 00000000 (Answer : 00000000) 18 00000000 (Answer : 00000000) 18 00000000 (Answer : 00000000)
19 00000000 (Answer : 00000000) 19 00000000 (Answer : 00000000) 19 00000000 (Answer : 00000000) 19 00000000 (Answer : 00000000) 19 00000000 (Answer : 00000000)
20 00000000 (Answer : 00000000) 20 00000000 (Answer : 00000000) 20 00000000 (Answer : 00000000) 20 00000000 (Answer : 00000000) 20 00000000 (Answer : 00000000)
21 00000000 (Answer : 00000000) 21 00000000 (Answer : 00000000) 21 00000000 (Answer : 00000000) 21 00000000 (Answer : 00000000) 21 00000022 (Answer : 00000022)
22 00000000 (Answer : 00000000) 22 00000000 (Answer : 00000000) 22 00000000 (Answer : 00000000) 22 00000000 (Answer : 00000000) 22 00000000 (Answer : 00000000)
23 00000000 (Answer : 00000000) 23 00000000 (Answer : 00000000) 23 00000000 (Answer : 00000000) 23 00000000 (Answer : 00000000) 23 00000037 (Answer : 00000037)
24 00000000 (Answer : 00000000) 24 00000000 (Answer : 00000000) 24 00000000 (Answer : 00000000) 24 00000000 (Answer : 00000000) 24 00000009 (Answer : 00000009)
25 00000000 (Answer : 00000000) 25 00000000 (Answer : 00000000) 25 00000000 (Answer : 00000000) 25 00000000 (Answer : 00000000) 25 00000000 (Answer : 00000000)
26 00000000 (Answer : 00000000) 26 00000000 (Answer : 00000000) 26 00000000 (Answer : 00000000) 26 00000000 (Answer : 00000000) 26 00000000 (Answer : 00000000)
27 00000000 (Answer : 00000000) 27 00000000 (Answer : 00000000) 27 00000000 (Answer : 00000000) 27 00000000 (Answer : 00000000) 27 00000000 (Answer : 00000000)
28 00000000 (Answer : 00000000) 28 00000000 (Answer : 00000000) 28 00000000 (Answer : 00000000) 28 00000000 (Answer : 00000000) 28 00000000 (Answer : 00000000)
29 00000000 (Answer : 00000000) 29 00000000 (Answer : 00000000) 29 00000000 (Answer : 00000000) 29 00000000 (Answer : 00000000) 29 00000000 (Answer : 00000000)
30 00000000 (Answer : 00000000) 30 00000000 (Answer : 00000000) 30 00000000 (Answer : 00000000) 30 00000000 (Answer : 00000000) 30 00000000 (Answer : 00000000)
31 00000000 (Answer : 00000000) 31 00000000 (Answer : 00000000) 31 00000000 (Answer : 00000000) 31 00000000 (Answer : 00000000) 31 00000000 (Answer : 00000000)
correct output : 32/32      correct output : 32/32      correct output : 32/32      correct output : 32/32      correct output : 32/32

```

<그림 22: Pipelined CPU w/ controlflow - test simulation 결과>