

LAB 04 - Parte 3: Teste na Placa DE2-115

Integrantes:

Eloise Dos Santos Ruiz - 24002341

Pedro Henrique Coan Zin – 24026585

Tiago Aureliano Lança Rodriguez - 25004196

1. Objetivo

O objetivo desta etapa foi testar fisicamente a ULA na placa DE2-115 por meio de uma interface entre os sinais da ULA e os recursos da placa. Foram realizados testes das operações AND, OR, soma, subtração com resultado zero, SLT verdadeiro e NOR.

2. Interface utilizada

Os switches SW17..SW15 controlam ULActl. Os switches SW13..SW7 representam os 7 bits de A e SW6..SW0 representam os 7 bits de B; ambos os operandos recebem extensão de sinal para completar 16 bits. O resultado R é exibido em hexadecimal nos quatro displays de sete segmentos. Para facilitar a conferência das entradas, cada switch foi ligado ao LED vermelho correspondente (SW0 a LEDR0, ..., SW17 a LEDR17). As flags foram direcionadas aos LEDs verdes: LEDG0 = Zero, LEDG1 = Overflow e LEDG2 = Cout.

3. Testes realizados

#	Operação	SW17..15	A (SW13..7)	B (SW6..0)	Esperado/obtido
1	AND	000	0001111 (15)	0000011 (3)	0003
2	OR	001	0001100 (12)	0000011 (3)	000F
3	Soma	010	0000010 (2)	0000011 (3)	0005
4	SUB = 0	100	0000101 (5)	0000101 (5)	0000; Zero aceso
5	SLT verdadeiro	110	0000011 (3)	0000101 (5)	0001
6	NOR	111	0000000 (0)	0000000 (0)	FFFF

4. Resultados e análise

No teste AND, com A=15 e B=3, foi obtido 0003. No OR, com A=12 e B=3, foi obtido 000F. Na soma, com A=2 e B=3, o resultado foi 0005. Na subtração 5 - 5, os displays apresentaram 0000 e a flag Zero foi ativada no LEDG0. No SLT, com A=3 e B=5, o resultado foi 0001, indicando corretamente que A é menor que B. No NOR, com A=0 e B=0, o resultado foi FFFF. Os seis resultados observados correspondem aos valores esperados.

A flag Zero foi verificada fisicamente no teste de 5 - 5. Overflow e Cout permanecem conectadas a LEDG1 e LEDG2. Como a interface física utiliza apenas 7 bits para cada operando e realiza extensão de sinal para 16 bits, os testes adotados na placa não atingem os extremos necessários para provocar overflow de 16 bits; essa condição é verificada no testbench da Parte 2.

5. Conclusão

Os testes realizados na DE2-115 confirmaram a seleção das operações por ULActl, a entrada dos operandos pelos switches, a indicação visual das entradas nos LEDR, a sinalização das flags nos LEDG e a exibição hexadecimal do resultado nos displays. As fotografias dos testes são entregues separadamente e não fazem parte deste relatório.

Fig 1:




Fig 2:




Fig 3:




Fig 4:




Fig 5:




Fig 6:

