[학부생논문] NPU 탑재 MCU 의 상시 음향 이벤트 감지에서 전처리 위치가 정확도와 에너지에 미치는 영향: MAX78000 실측

Where Should the Front-End Go? Measured Accuracy–Energy Trade-offs of Preprocessing Placement for Always-On Acoustic Event Detection on an NPU-Equipped MCU (MAX78000)

요 약

NPU 를 탑재한 MCU(MAX78000) 에서 배터리 상시 구동 음향 이벤트 감지기를 구현하고, log-mel 전처리를 어디에 둘지가 정확도와 판단당 에너지에 미치는 영향을 10 개 구성과 CPU 추론 대조군으로 비교했다. 정확도와 판단 1 회 지연은 같은 데이터·같은 보드에서 실측했고, 에너지는 실측 지연과 공개 전력값으로 추정했다. 벤더 참조 설계처럼 원본 파형을 NPU 에 직접 넣어 전처리를 없앤 구성은 가장 정확한 CPU log-mel 구성(간격 16 ms)보다 시험 데이터 macro-F1 이 0.166 낮았고, 로그 압축을 NPU 연산으로 근사한 변형은 이 격차를 되찾지 못했으며, 선형 부분(필터뱅크와 에너지 적분)만 NPU 로 옮긴 구성은 원본 파형 구성보다 에너지가 적지만 정확도는 원본 파형 구성과 유의한 차이가 없었다. 반면 프레임 간격을 넓힌 거친 log-mel 을 CPU 에 남기고 작은 2D CNN 을 NPU 에 올린 구성은 원본 파형 구성보다 macro-F1 이 +0.085 높으면서(Welch 95% CI 가 0 을 포함하지 않음) 추정 에너지는 같거나 적었다. NPU 추론은 같은 가중치의 CMSIS-NN 추론보다 판단 1 회 기준 89 배 빨랐다. 전처리 위치는 가속기 친화성의 문제가 아니라 정확도–에너지 설계 변수이며, 파레토 앞면은 양 끝이 아니라 전처리를 나눈 중간 구성들로 이루어짐을 보인다.




그림 1. 판단 1 회 추정 에너지(가로, 로그축)와 정확도. (a) 시험 데이터 macro-F1, (b) 외부 데이터 F1. 색은 전처리 위치, 마커 위치는 데이터시트 전력 기준, 가로 막대는 세 전력 출처의 범위, 세로 막대는 시드 표준편차(n=3). NPU 근사 log(*) 는 보드 미실측으로 지연을 합성 사이클로 추정한 점. 주황 점선은 NPU 전처리 계열(NPU 전처리 (Gabor 필터뱅크)와 대역·프레임 수를 늘린 변형 3 종, 모두 보드 실측)을 에너지 순으로 이은 것. 큰 고리와 회색 점선은 파레토 앞면(에너지가 같거나 작으면서 정확도가 같거나 높은 다른 점이 없는 구성).

표 1. 주 결과. 정확도는 시드 1~3 평균 ± 표준편차, 오경보 300 회/h. 지연은 보드 1,000 회 최악값, 에너지는 추정(실측 지연 × 공개 전력). 변형 3 종은 펌웨어 안정화 대기(NPU 패스당 약 49 µs) 포함. 같은 대기를 넣으면 NPU 전처리 (Gabor 필터뱅크) 는 1.95 ms. NPU 전처리 계열의 정수 로그는 32 비트 나눗셈 구현(이전 64 비트 구현과 출력 비트 일치)이며, 지연은 교체분을 보드에서 잰 차이로 반영했다.

구성	판단 1 회 지연 (ms)	에너지 µJ, 추정 (데이터시트 / 선행연구 / Moosmann)	macro-F1 시험 데이터	F1 외부 데이터
원본 파형 (전처리 없음)	2.53	71 / 130 / 78	0.669 ± 0.025	0.443 ± 0.021
NPU 전처리 (Gabor 필터뱅크)	1.85	39 / 74 / 52	0.643 ± 0.025	0.460 ± 0.034
NPU 전처리 64 대역	3.38	77 / 145 / 98	0.687 ± 0.005	0.504 ± 0.021
NPU 전처리 31 프레임	3.25	71 / 136 / 93	0.655 ± 0.011	0.465 ± 0.006
NPU 전처리 64 대역·31 프레임	5.96	133 / 252 / 172	0.690 ± 0.021	0.508 ± 0.023
NPU 근사 log	6.59 (추정)	236 / 421 / 223	0.703 ± 0.007	0.500 ± 0.011
CPU log-mel, 간격 62.5 ms (멜 32)	2.93	43 / 98 / 78	0.754 ± 0.014	0.542 ± 0.014
CPU log-mel, 간격 50 ms	3.66	54 / 121 / 98	0.758 ± 0.019	0.566 ± 0.025
CPU log-mel, 간격 25 ms	9.42	167 / 353 / 261	0.820 ± 0.006	0.651 ± 0.010
CPU log-mel, 간격 16 ms	15.06	267 / 565 / 418	0.836 ± 0.002	0.665 ± 0.015
CPU 추론 (Cortex-M4F) (원본 파형 가중치)	225.77	2008 / 5599 / 5599	= 원본 파형	= 원본 파형

1. 서 론

소형 MCU 에 신경망 가속기(NPU)를 얹은 칩이 늘고 있다. MAX78000 은 Cortex-M4F 와 CNN 가속기를 한 칩에 두어 상시 동작 음향 감지에 적합하지만, 가속기는 합성곱·풀링·요소별 연산

만 지원하고 FFT·로그 같은 전처리 연산은 지원하지 않는다 [1, 2]. 따라서 log-mel 전처리는 CPU 가 맡거나, 아예 없애고 원본 파형을 가속기에 직접 넣어야 한다. 벤더의 음성 키워드 참조 설계는 후자를 택하며, MFCC 를 쓰는 소형 모델들과 비슷하거나 높은 정확도(96.3% 대 90.2~96.4%)를 보고했다 [4].

본 연구는 이 선택이 환경음(사이렌·유리 파손·비명·개 짖음) 감지에서도 성립하는지를 같은 데이터·같은 학습 설정·같은 보드에서 실측으로 답한다. 기여는 셋이다. (1) 전처리 위치를 양 끝(전부 CPU, 전부 NPU)과 그 사이의 10 개 구성(과 CPU 추론 대조군)으로 나누어 정확도와 판단 1 회 지연을 보드에서 재고 에너지를 추정한 정확도–에너지 곡선. (2) 필터뱅크·로그 압축·분할 등 전처리를 NPU 연산으로 옮긴 변형이 원본 파형 구성을 유의하게 넘지 못한다는 부정 결과와, 선형 부분만 옮긴 구성은 원본 파형 구성보다 에너지가 적지만 정확도 이득이 없어, CPU 전처리의 저에너지 구성과 비슷한 에너지에서 앞면 끝에 머문다는 실측. (3) 거친 log-mel(프레임 간격 62.5 ms, 멜 32)을 CPU 에 남기는 구성이 원본 파형 구성보다 정확도가 유의하게 높으면서 추정 에너지는 같거나 적다는 관찰과, 전처리가 NPU 가 처리할 데이터량을 줄이는 단계라는 해석.

2. 관련 연구

MAX78000 의 자원·전력 특성은 Moss 등 [3] 이, 키워드 인식의 초저전력 구현은 Ulkar 와 Okman [4] 이, 물체 검출은 Moosmann 등 [5] 이 보고했다. 이들은 전처리를 고정한 채 모델을 다룬다. 원본 파형에서 직접 배우는 프론트엔드로는 SincNet [6] 과 LEAF [7] 가 있으나 로그·PCEN 같은 비선형 압축을 포함하므로 MAX78000 가속기에 그대로 올릴 수 없다. CPU 추론 대조군은 CMSIS-NN [8] 으로 구현했다. 데이터는 FSD50K [9]·UrbanSound8K [10]·ESC-50 [11] 과 AudioSet [12] 을 썼고, 대형 모델 기준선과 증류 교사로 PANNs [13] 를 썼다.

3. 시스템과 실험 설계

시스템. MAX78000FTHR 단독으로 온보드 마이크 16 kHz 입력을 1.024 s 창(16,384 샘플, int8)으로 받아 250 ms 마다(가속기 전처리 구성은 프레임 격자에 맞춰 256 ms 마다) 5 클래스(사이렌·유리 파손·비명·개 짖음·배경)를 판단한다. 모델은 가중치 8 bit QAT, 가속기 가중치 메모리 442 KB 안에 들어간다.

데이터와 정답. 세 공개 데이터셋은 모두 Freesound 파생이라 원본 ID 단위로 전역 분할해 누수를 막았고, AudioSet 의 실환경 녹음 구간을 학습에 더했다. 시험 데이터의 유리·비명 창은 저자가 전수 청취해 양성을 확정했다(채점 창 4,965). 외부 평가는 AudioSet 의 별도 영상에서 뽑은 673 창(양성 271, 음성 402) 으로, 학습에 쓰지 않았다. 오경보율은 시험 데이터 배경에서 300 회/h 가 되는 문턱값을 잡아 외부에도 같은 값을 썼고, 지표는 macro-F1 이다.

구성. 원본 파형 (전처리 없음): 원본 파형을 128×128 로 접어 1D CNN 에 넣는 벤더 방식. NPU 근사 log: 로그 압축을 NPU 안의 구간선형 층으로 근사한 1D 구성. NPU 전처리 (Gabor 필터뱅크): 멜 대역폭에 맞춘 512 탭 Gabor 필터(cos·sin 32 쌍)를 가속기의 Conv1d 로 두고 프레임 안 에너지 적분(|cos|+|sin| 의 8 위치 합)과 정수 로그만 CPU 가 맡은 뒤, 그 32×16 특징을 아래 62.5 ms 구성과 같은 2D CNN 에 넣는 구성 — 두 네트워크를 가속기에 동시 적재하고 판단마다 전환한다(판단 주기 256 ms). 그 변형 3 종은 Gabor 필터를 64 쌍으로 늘려 64 대역을 얻은 NPU 전처리 64 대역, 적분 위치 간격을 반으로 좁혀 프레임 간격 64 ms 를 32 ms 로 하고 프레임 수를 16 에서 31 로 늘린 NPU 전처리 31 프레임, 둘 다 적용한 NPU 전처리 64 대역·31 프레임 이다. CPU log-mel 네 구성: 프레임 간격 62.5 ms(멜 32)·50 ms(멜 32)·25 ms(멜 64)·16 ms(멜 64) 의 증분 log-mel 을 CPU 가 계산하고 2D CNN 을 NPU 에 올린다. 모든 구성의 전처리는 판단마다 새 프레임만 계산하는 증분 방식이며, 일괄 계산과 비트 일치함을 보드에서 확인했다. CPU 추론: 원본 파형 (전처리 없음) 의 가중치를 그대로 CMSIS-NN 으로 Cortex-M4F 에서 돌린 대조군(NPU 출력과 비트 일치). 모든 구성은 같은 데이터로 150 에폭, 같은 스케줄·증강·교사 증류(PANNs 임베딩 위 선형 프로브)로 시드 3 개씩 학습했다.

지연과 에너지. 지연은 보드에서 SysTick(코어 클럭 사이클, 분해능 10 ns)으로 1,000 회 재어 최악값을 보고한다(전원 투입 직후, 코어 100 MHz, CNN 50 MHz; CPU 추론만 SysTick 의 24 bit 한계(168 ms)를 넘어 하드웨어 타이머 TMR0, 1 µs 분해능). 에너지는 외부 계측 장비 없이 $E = t_{전처리}·P_{cpu} + (t_{적재} + t_{출력})·P_{load} + t_{추론}·P_{npu}$ 로 추정했으며, 전력값은 데이터시트 [1] 와 동일 칩 실측 선행연구 두 벌(Moss·Ulkar & Okman [3, 4], Moosmann [5])의 세 출처를 나란히 써 범위로 보고한다. 측정값이 아님을 모든 수치에 밝힌다.

4. 결 과

전처리 제거의 비용. 원본 파형 구성은 CPU log-mel 16 ms 구성보다 시험 macro-F1 이 0.166, 외부 F1 이 0.222 낮다(표 1). 음성 키워드에서 손실이 없던 선택이 환경음에서는 큰 비용을 치른다. 같은 가중치를 CPU 로 돌린 CMSIS-NN 대조군과 비교하면 NPU 추론은 추론만 157 배, 판단 1 회 89 배 빠르고 CPU 추론은 판단 주기의 90% 를 추론에 쓴다(그림 2).

NPU 로 옮긴 전처리는 되찾지 못한다. NPU 근사 log 는 원본 파형 구성 대비 +0.034 [-0.022, +0.090] 로 CI 가 0 을 포함하고, 로그 근사 층 때문에 NPU 사이클이 3.8 배 늘어 추정 에너지는 3.3 배다. 이전 데이터 버전에서 시험한 NPU 전처리 변형들도 원본 파형 구성 대비 -0.050~+0.003 으로, 신뢰구간이 0 을 넘는 개선은 없었다. 지원하지 않는 비선형을 합성곱으로 흉내 내는 순간 NPU 는 CPU 보다 비싸진다.

선형 부분만 옮기면 에너지는 줄지만 정확도는 유의한 차이가 없다. NPU 전처리 (Gabor 필터뱅크) 는 사전에 정한 목표(원본 파형 구성 초과 또는 CPU log-mel 62.5 ms 구성과 동등)는 넘지 못했다(원본 파형 구성 대비 -0.026 [-0.082, +0.030], CPU log-mel 62.5 ms 구성 대비 -0.111 [-0.162, -0.060]). 추정 에너지는 원본 파형 구성보다 세 전력 출처 모두에서 적지만(데이터시트 39 대 71 µJ, Moosmann 52 대 78 µJ; 판단 1 회 1.85 ms 대 2.53 ms), CPU log-mel 62.5 ms 구성과는 비슷한 에너지(데이터시트 기준 39 대 43 µJ)에서 시험 macro-F1 이 0.11 낮다. 두 네트워크를 동시 적재한 보드에서 가속기 출력·CPU 특징·최종 로짓이 전부 호스트와 비트 일치했고, CPU 몫 0.70 ms 중 80%는 가속기 메모리에서 int32 출력 2,048 개를 읽어 절댓값과 8 위치 합산까지 하는 시간, 20%는 정수 로그였다(보드 실측).

대역·프레임 수를 늘린 NPU 전처리 변형 3 종은 시험 macro-F1 이 0.655~0.690 으로 올랐으나(표 1) 추정 에너지가 39 에서 71~133 µJ 로 더 빠르게 늘어 세 전력 출처 모두에서 CPU 전처리 곡선 아래에 머물렀다(그림 1). 늘어난 비용은 CPU 의 가속기 메모리 읽기(46~51%)와 NPU 연산(39~45%)이 비슷하게 나눴다.

최적점은 중간에 있다. CPU log-mel 62.5 ms 구성은 원본 파형 구성보다 시험 macro-F1 +0.085 [+0.035, +0.135], 외부 F1 +0.099 [+0.056, +0.142] 로 유의하게 높고, 판단 1 회 지연은

2.93 ms 대 2.53 ms 로 비슷하며, 추정 에너지는 데이터시트 기준 43 대 71 µJ 로 적고 Moosmann 기준 78 대 78 µJ 로 같다. 이유는 그림 2 에 있다. log-mel 이 16,384 샘플을 512 값으로 줄이므로 NPU 추론이 1.44 ms 에서 0.53 ms 로 줄고, CPU 전처리 2.26 ms 가 그 차이보다 작다. 전처리는 병목이 아니라 데이터 축소 단계였고, NPU 가 원시 샘플 전량을 처리하는 순간 그 이득이 사라진다. 프레임 간격을 좁힐수록 정확도는 오르지만 (CPU log-mel 25 ms 0.820 ± 0.006, CPU log-mel 16 ms 0.836 ± 0.002) 전처리가 지연의 2/3 를 차지해 에너지가 6 배가 된다. CPU log-mel 25 ms 와 CPU log-mel 16 ms 의 차이는 -0.016 [-0.030, -0.002] 로 작지만 0 을 포함하지 않았다. 그림 1 의 파레토 앞면은 NPU 전처리 (Gabor 필터뱅크) → CPU log-mel, 간격 62.5 ms (멜 32) → CPU log-mel, 간격 50 ms → CPU log-mel, 간격 25 ms → CPU log-mel, 간격 16 ms 이다. 다만 NPU 전처리 (Gabor 필터뱅크) 와 CPU log-mel 62.5 ms 구성의 에너지 차이 (데이터시트 기준 약 4 µJ)는 작아, 두 구성의 차이는 사실상 정확도에서 난다. 원본 파형 구성과 NPU 근사 log 는 모두 다른 점에 지배된다.

대형 모델 기준선. 같은 정답·같은 문턱값 규칙으로 PANNs(CNN14) 를 채점하면 시험 macro-F1 0.845 이다. CPU log-mel 16 ms 구성은 그 99% 에 이른다.

log 연산을 NPU 에서 수행할 수 없어 중간 결과를 int32 로 CPU 에 읽어 와야 하는 데이터 이동이 NPU 전처리 CPU 몫의 대부분(80%)을 차지했고, 대역·프레임을 늘리면 NPU 연산도 비슷한 비중으로 늘었다. 가속기 내부에서 비선형 압축을 지원하면 이 경계가 달라질 수 있다. 증분 계산 없이 창 전체를 매번 계산했다면 CPU log-mel 62.5 ms 구성과 NPU 전처리 (Gabor 필터뱅크) 모두 원본 파형 구성보다 에너지가 컸을 것으로 추정되어(일괄 전처리 사이클 = 새 프레임 비용 × 전체 프레임 수, 같은 전력 상수), 전처리의 이점은 증분 계산을 전제로 한다.




그림 2. 판단 1 회 지연 분해(보드 실측, 1,000 회 최악값). 왼쪽은 NPU 추론 7 개 구성(CPU 전처리 / 입력 적재 / NPU 추론; NPU 전처리 (Gabor 필터뱅크) 의 변형 3 종은 표 1 에만), 오른쪽은 같은 가중치의 CPU 추론 (Cortex-M4F, CMSIS-NN)과 판단 주기 250 ms.

5. 한계와 결론

한계. 에너지는 직접 계측하지 않은 추정값이며 전력 출처에 따라 결론의 강도가 다르다(CPU log-mel 62.5 ms 구성의 우위는 '적다' 와 '같다' 사이). 시드가 3 개라 신뢰구간이 넓다. 정답 청취는 저자 1 인이다. 비명과 환호의 경계는 음향만으로 가를 수 없어 비명 재현율은 그 모호성을 포함한다. 시험 데이터 배경의 절반이 하드 네거티브라 오경보율은 실배치보다 부풀려져 있다. NPU 전처리 (Gabor 필터뱅크) 의 CPU 구간은 가속기 전원이 켜진 채 돌므로 적재 전력으로 보수적으로 계산했고, 가속기 메모리 읽기를 DMA 로 바꾸면 더 줄 수 있다. 향후 과제로, CPU 몫의 80%를 차지하는 읽기와 위치 합산을 NPU 에서 수행하려면 8 비트 출력에 맞춘 재학습이 필요하다.

평균 전력. 판단 1 회 에너지를 평균 전력으로 옮기면(데이터시트 기반 추정), 디지털 마이크를 유지하는 대기 전력이 대부분을 차지한다. I2S 를 살린 가장 깊은 대기 모드의 고정 전류(LPM 0.64 mA [1])로 구한 대기 전력 하한 1.9 mW 이상이면 CPU log-mel 62.5 ms 구성의 판단 비용은 평균 전력의 17% 이하, CPU log-mel 16 ms 구성은 54% 이하다. 반면 NPU 없이 CPU 로 추론하면 현 구성의 대기 전력 상한 11 mW 에서도 판단 비용이 평균 전력의 42% 이상을 차지한다. 즉 NPU 는 거친 log-mel 구성에서 판단 비용을 평균 전력의 작은 몫으로 낮추고, 전처리 구성 간 에너지 차이는 대기 전력을 줄일수록 평균 전력에 더 크게 드러난다. RISC-V 코어를 상시 게이트로 두어 이벤트 후보에서만 판단하는 설계의 이득 상한은 판단 비용 전부로, 현 대기 모드에서 약 2%, 가장 깊은 대기 모드에서도 CPU log-mel 62.5 ms 구성 기준 17%를 넘지 않는 것으로 추정된다. RISC-V 로 전처리를 옮기는 안도 FPU 없는 60 MHz 코어의 전력이 Cortex-M4F 의 0.6~1.0 배로 추정되어 손익분기 전처리 지연 2.2~4.2 ms 를 지키기 어려워 제외했다.

결론. NPU 탑재 MCU 에서 '전처리를 전부 가속기로' 는 환경음 감지에서 최적이 아니다. 지원 연산이 제한된 가속기에 비선형 전처리를 옮기는 시도는 정확도도 에너지도 얻지 못했고, 선형 부분만 옮긴 구성은 원본 파형 구성보다 에너지를 줄였지만 CPU 전처리의 저에너지 구성과 비슷한 에너지에서 정확도를 잃어 앞면 끝에 머물렀으며, 작은 CPU 전처리로 데이터량을 줄인 뒤 작은 모델을 가속기에 올리는 구성이 정확도–에너지 전선 위에 있었다. 이 칩에서는 어떤 연산을 가속기에 두느냐보다, 가속기에 들어가는 데이터율이 구성의 우열을 더 잘 설명했다.

참고문헌

[1] Maxim Integrated, "MAX78000: Artificial Intelligence Microcontroller with Ultra-Low-Power Convolutional Neural Network Accelerator," Data Sheet 19-100868, Rev. 1, May 2021.

[2] Analog Devices, "MAX78000 User Guide," UG7456, Rev. 1, Mar. 2024.

[3] A. Moss, H. Lee, L. Xun, C. Min, F. Kawsar, A. Montanari, "Ultra-low power DNN accelerators for IoT: resource characterization of the MAX78000," Proc. SenSys Workshop AIChallengeIoT, 2022.

[4] M. G. Ulkar, O. E. Okman, "Ultra-low power keyword spotting at the edge," arXiv:2111.04988, 2021.

[5] J. Moosmann, M. Giordano, C. Vogt, M. Magno, "TinyissimoYOLO: a quantized, low-memory and ultralow-power object detection network for microcontrollers," Proc. IEEE AICAS, 2023.

[6] M. Ravanelli, Y. Bengio, "Speaker recognition from raw waveform with SincNet," Proc. IEEE SLT, pp. 1021–1028, 2018.

[7] N. Zeghidour, O. Teboul, F. de Chaumont Quitry, M. Tagliasacchi, "LEAF: a learnable frontend for audio classification," Proc. ICLR, 2021.

[8] L. Lai, N. Suda, V. Chandra, "CMSIS-NN: efficient neural network kernels for Arm Cortex-M CPUs," arXiv:1801.06601, 2018.

[9] E. Fonseca, X. Favory, J. Pons, F. Font, X. Serra, "FSD50K: an open dataset of human-labeled sound events," IEEE/ACM TASLP, vol. 30, pp. 829–852, 2022.

[10] J. Salamon, C. Jacoby, J. P. Bello, "A dataset and taxonomy for urban sound research," Proc. ACM Multimedia, pp. 1041–1044, 2014.

[11] K. J. Piczak, "ESC: dataset for environmental sound classification," Proc. ACM Multimedia, pp. 1015–1018, 2015.

[12] J. F. Gemmeke et al., "Audio Set: an ontology and human-labeled dataset for audio events," Proc. ICASSP, pp. 776–780, 2017.

[13] Q. Kong, Y. Cao, T. Iqbal, Y. Wang, W. Wang, M. D. Plumbley, "PANNs: large-scale pretrained audio neural networks for audio pattern recognition," IEEE/ACM TASLP, vol. 28, pp. 2880–2894, 2020.