آزمایش هشتم: ALU اعداد مختلط

برای طراحی این مدار، ماژول هایی مانند جمع/ تفریق کننده، ضرب کننده، حافظه داده و دستور و کنترلر داشته باشیم. حافظه داده این مدار، حافظه ای به اندازه 64 کلمه 8 بیتی است که قابلیت خواندن، نوشتن و ریست شدن دارد. بنابراین سیگنال های write read_addr write_addr clk و کلمه 8 بیتی write_data و کلمه 8 بیتی active low و کلمه 8 بیتی active low خروجی آن است. سیگنال ریست آسنکرون و active low است.

اگر reset = 0 باشد، تمام خانه های حافظه برابر صفر و در غیر اینصورت اگر سیگنال write فعال باشد داده مورد نظر در آدرس مشخص شده حافظه نوشته و اگر سیگنال read فعال باشد، از آن خوانده می شود.

```
21 module data_mem # (parameter DATA_WIDTH = 8, MEMORY_SIZE = 64)
22
                      (input clk,
                      input [$clog2(MEMORY_SIZE)-1:0] write_addr, read_addr,
23
24
                      input [DATA WIDTH-1:0] write data,
25
                      input write,
26
                      input read,
27
                      input reset,
                      output [DATA WIDTH-1:0] read data);
28
29
        reg [DATA WIDTH-1:0] mem [MEMORY SIZE-1:0];
30
31
        integer i;
32
        always @(posedge clk or negedge reset) begin
33
34
          if (!reset) begin
35
             for (i = 0 ; i < MEMORY_SIZE; i=i+1)
                mem[i] = 0;
36
37
          end else begin
             if (write) mem[write_addr] = write_data;
38
             if (read) read data = mem[read addr];
39
40
          end
41
42 endmodule
```

حافظه دستور هم مانند حافظه داده پیاده سازی می شود. این حافظه گنجایش 32 دستورالعمل 20 بیتی را دارد.

```
21 module instruction mem #(parameter INSTRUCTION WIDTH = 20, MEMORY SIZE = 32)
                             (input [$clog2(MEMORY SIZE)-1:0] addr,
22
23
                             input [INSTRUCTION WIDTH-1:0] data in,
                             input write en, reset, clk,
24
                             output reg [INSTRUCTION_WIDTH-1:0] data out);
25
26
27
       reg [INSTRUCTION WIDTH-1:0] memory [MEMORY SIZE-1:0];
28
       integer i;
29
30
       always @(posedge clk or negedge reset) begin
31
          if (!reset) begin
32
             for (i = 0 ; i < MEMORY SIZE; i=i+1)
33
                memory[i] = 0;
34
          end else if (write_en) memory[addr] = data_in;
35
          else data out = memory[addr];
36
37
38
       end
39
40 endmodule
```

برای پیاده سازی ماژول های ضرب کننده و جمع/ تفریق کننده اعداد مختلط، از ماژول های ضرب و جمع/تفریق عادی به نوعی استفاده می کنیم که عملیات جمع/تفریق در 2 کلاک (2 جمع/تفریق) و ضرب در 5 کلاک (4 ضرب، 1 جمع و 1 تفریق) انجام

شود. برای این کار از دو رجیستر و یک سیم (src1, src2, dst) به عنوان ورودی adder استفاده می کنیم. یک رجیستر به نام counter = 0 برای مشخص کردن اینکه مقدار src1 و src2 چه باشد، تعریف می کنیم. اگر enable = 0 باشد، و b می شوند و می شود. بعد از فعال شدن enable ،اگر counter = 00 بود، src1 و src2 به ترتیب برابر 4 بیت پرارزش a و b می شوند و counter = 1 می شود. در حالت بعدی، ابتدا 4 بیت پرارزش result برابر حاصل جمع/ تفریق دو ورودی قبلی می شود و سپس مقدار src1 و src2 و src1 می شود و برابر 4 بیت کم ارزش a و b می شود و counter = 2 برابر می شود و برابر 4 بیت کم ارزش counter = 0 می شود. در حالت نهایی هم 4 بیت کم ارزش counter = 0 می شود.

در ماژول adder، برای مشخص کردن جمع یا تفریق، از ورودی add_en استفاده می شود.

```
21 module cadder #(parameter DATA_WIDTH = 8)
                      (input [DATA_WIDTH-1:0] A, B,
                      input add en.
 23
                       input enable, clk,
 24
                      output reg [DATA_WIDTH-1:0] result);
 27
          reg [1:0] counter;
 28
 30
          reg [DATA_WIDTH/2 - 1: 0] srcl;
          reg [DATA WIDTH/2 - 1: 0] src2;
 31
          wire [DATA WIDTH/2 - 1: 0] dst;
 32
 33
          adder #(DATA_WIDTH/2) adder (srcl, src2, add_en, dst);
 35
         always @(posedge clk) begin
 36
            if (enable) begin
               case (counter)
 38
 39
                  2'd2: begin
                     result[DATA_WIDTH/2 - 1:0] = dst;
 40
                     counter = 2'd0;
  41
                     ready = 1'b1;
  43
                  2'dl: begin
 44
                     result[DATA_WIDTH-1: DATA_WIDTH/2] = dst;
  45
                     src1 = A[DATA_WIDTH/2 - 1:0];
src2 = B[DATA_WIDTH/2 - 1:0];
  47
 48
                     counter = 2'd2;
 49
                  2'd0: begin
 51
                   src1 = A[DATA WIDTH-1: DATA WIDTH/2];
                     src2 = B[DATA_WIDTH-1: DATA_WIDTH/2];
 52
 53
                     ready = 1'b0;
 54
                     counter = 2'dl:
                  end
 55
               endcase
 56
            end else begin
 58
               counter = 2'd0;
               ready = 1'b0;
 59
 60
 61
 63 endmodule
21 module adder #(parameter DATA WIDTH = 8)
                    (input [DATA_WIDTH-1:0] A, B,
 23
                     input add en,
                     output reg [DATA_WIDTH-1:0] result);
 24
 25
 26
         always @(A or B) begin
 27
            result = (add_en)? (A+B): (A-B);
         end
 28
 29
 30 endmodule
```

برای پیاده سازی ماژول ضرب کننده هم از همین روش استفاده می کنیم. بدین صورت که سه مقدار adder_src1، adder_src2 و addr_src2 و mult_src2 "mult_src1 و adder_dst و adder_dst و mult_dst و mult_src2 و سه ورودی mult_src2 بیت مورت که اگر counter = 0 بیت multiplier می دهیم. دوباره از counter استفاده می کنیم. بدین صورت که اگر counter = 0 بیت کم ارزش هر دو را بدست آورده و counter را یکی اضافه می کنیم. در مرحله بعد هم حاصلضرب 4 بیت کم ارزش هر دو را

محاسبه می کنیم و ++counter. وقتی counter=2 بود، حاصلضرب 4 بیت پرارزش a در 4 بیت کم ارزش b را بدست آورده و عمل تفریق را بین دو حاصلضرب قبلی انجام می دهیم. وقتی counter = 3 شد، عمل ضرب 4 بیت کم ارزش a در 4 بیت پرارزش b را انجام می دهیم و در مرحله آخر حاصل جمع آن ها را بدست می آوریم.

```
21 module cmult # (parameter WIDTH = 8) (
              input [WIDTH-1:0] A,
  22
  23
              input [WIDTH-1:0] B,
  24
              input clk,
              input enable,
  25
  26
              output reg ready,
             output reg[WIDTH-1: 0] mult
  28
  29
             reg [2:0] counter;
  30
  31
             reg [WIDTH/2 - 1:0] adder_src1;
reg [WIDTH/2 - 1:0] adder_src2;
  32
  33
             wire [WIDTH/2 - 1:0] adder_dst;
  34
  35
  36
             reg add en;
  37
             reg [WIDTH/2 - 1:0] mult_srcl;
reg [WIDTH/2 - 1:0] mult_src2;
wire [WIDTH/2 - 1:0] mult_dst;
  39
  40
  41
             reg [WIDTH/2 - 1:0] temp1;
reg [WIDTH/2 - 1:0] temp2;
   43
  44
             adder #(WIDTH/2) adder (adder_src1, adder_src2, add_en, adder_dst);
multiplier #(WIDTH/2) multer (mult_src1, mult_src2, mult_dst);
  45
   47
             always @(posedge clk) begin
  48
                 if(enable) begin
   49
                      case (counter)
  51
                        3'd5: begin
                            mult[WIDTH/2 - 1:0] = adder dst;
  52
                             ready = 1'bl;
   53
                             counter = 3'd0;
   54
   55
                         3'd4: begin
   57
                             temp2 = mult_dst;
                             adder_src1 = temp1;
adder_src2 = temp2;
   58
   59
   60
                             add en = 1'b1;
                             counter = 3'd5;
   61
   62
   63
                         3'd3: begin
                             mult[WIDTH-1: WIDTH/2] = adder_dst;
   64
                             temp1 = mult_dst;
   65
                             mult_src1 = A[WIDTH/2 - 1:0];
mult_src2 = B[WIDTH-1: WIDTH/2];
    67
                             counter = 3'd4;
   68
   69
                        3'd2: begin
  temp2 = mult_dst;
   70
   71
                             mult_src1 = A[WIDTH-1: WIDTH/2];
mult_src2 = B[WIDTH/2 - 1:0];
   72
   73
                             adder_src1 = temp1;
adder_src2 = temp2;
add_en = 1'b0;
   74
75
   76
                             counter = 3'd3;
   78
                         3'dl: begin
   79
                             temp1 = mult_dst;
                             mult_src1 = A[WIDTH/2 - 1:0];
mult_src2 = B[WIDTH/2 - 1:0];
   81
   82
                              counter = 3'd2;
```

```
3'd0: begin
                    mult_srcl = A[WIDTH-1: WIDTH/2];
                    mult src2 = B[WIDTH-1: WIDTH/2];
                    ready = 1'b0;
88
                    counter = 3'dl;
                 end
91
               endcase
            end else begin
93
             counter = 3'd0:
             ready = 1'b0;
94
        end
97
   endmodule
21 module multiplier #(parameter DATA WIDTH = 8)
                        (input [DATA_WIDTH-1:0] A, B,
22
23
                         output reg [DATA_WIDTH-1:0] result);
24
       always @(A or B) begin
  result = A * B;
26
```

در این مرحله بعد از پیاده سازی جمع کننده، ضرب کننده و حافظه ها، برای هر یک از عملیات execute ،load ،fetch و save یک کنترلر طراحی کرده و همه آن ها را به کنترلر مرکزی متصل می کنیم.

با fetch_controller آغاز می کنیم. این ماژول، رجیستر pc را به عنوان ورودی دریافت کرده و دستورالمعل مربوط به آن را به ready و finish را به سیگنال fetch و pc (opcode, src1, src2, dst) را به سیگنال finish و pc می دهد و تمام شدن مرحله fetch را به سیگنال mar در حافظه نشان می دهد. در این ماژول مقدار pc را در mar نگهداری می کنیم و دستورالعمل موجود در خانه به آدرس mar در حافظه دستور را در mir می ریزیم. حالا با کمک counter، شروع به دیکود دستور می کنیم به این صورت که اگر counter=0 بود، 2 بیت اول mir مربوط به opcode و 18 بیت باقی مانده به طور مساوی بین src2 ،src1 و src2 تقسیم می شوند. بعد از این مرحله است که کار این ماژول به اتمام رسیده و وارد مرحله load می شویم.

```
21 module fetch_cont #(parameter INS_MEMORY_SIZE = 32, DATA_MEMORY_SIZE = 64, WIDTH = 3*$clog2(DATA_MEMORY_SIZE) + 2)
                        (input [$clog2(INS_MEMORY_SIZE)-1:0] pc, input clk,
23
                        output reg [1:0] opcode,
                        output reg [$clog2(DATA_MEMORY_SIZE)-1:0] src1, src2, dst,
24
                        output reg ready = 1'b0.
25
                        output reg finished);
26
        wire[$clog2(INS MEMORY SIZE)-1:0] mar;
27
        wire[WIDTH-1:0] mir;
28
        assign mar = pc;
        reg counter;
        instruction_mem #(.INSTRUCTION_WIDTH(WIDTH), .MEMORY_SIZE(INS_MEMORY_SIZE)) im
31
32
        (.addr(mar), .data_in({WIDTH(1'b0}}), .write_en(1'b0), .clk(clk),
33
        .reset(reset), .data out(mir));
34
        always @(posedge clk) begin
35
        if (!finished) begin
36
             case (counter)
                l'bl: begin
                   ready = 1'bl;
39
                   counter = 1'b0;
40
                   if (opcode == 2'b00) finished = 1'b1;
41
                end
42
                1'b0: begin
43
                  srcl = mir[(WIDTH-2)/3 - 1:0];
44
                   src2 = mir[2*(WIDTH-2)/3 - 1: (WIDTH-2)/3];
45
                   dst = mir[WIDTH-3: 2*(WIDTH-2)/3];
46
47
                   opcode = mir[WIDTH-1: WIDTH-2];
48
                   counter = 1'bl;
                   ready = 1'b0;
49
                end
50
             endcase
51
52
           end
53
54 endmodule
```

در ماژول load، باید از روی آدرس داده ها، آنها را از حافظه داده به src2 ،src1 و dst منتقل کنیم. در ابتدا src1 و سپس src2 مقداردهی می شوند و خانه به آدرس dst برای ذخیره داده جدید آماده می شود.

```
21 module load_handler #(parameter DATA_WIDTH = 8, DATA_MEMORY_SIZE = 64)
                             (input [1:0] opcode_in,
                             input [$clog2(DATA_MEMORY_SIZE)-1:0] srcl_addr, src2_addr, dst_addr,
23
24
                             input [DATA_WIDTH-1:0] data_in,
25
                             input enable, clk,
                             output reg [1:0] opcode_out,
output reg [DATA_WIDTH-1:0] src1, src2,
26
27
                              output reg [$clog2(DATA_MEMORY_SIZE)-1:0] addr_out, dst_out,
29
                             output reg ready = 1'b0);
30
        reg [1:0] counter;
31
32
33
        reg [$clog2(DATA_MEMORY_SIZE)-1:0] src1_adr, src2_adr, dst_adr;
34
        always @(posedge clk) begin
35
36
           if (enable) begin
               case (counter)
2'd2: begin
38
39
                     src2 = data_in;
opcode_out = opcode;
40
                      dst_out = dst_adr;
43
                     ready = 1'bl:
                     counter = 2'd0;
44
45
                  2'dl: begin
                     srcl = data_in;
addr_out = src2_adr;
47
48
                     counter = 2'd2;
49
50
                  2'd0: begin
52
                     srcl_adr = srcl_addr;
53
                      src2_adr = src2_addr;
dst adr = dst addr;
54
                      addr_out = srcl_adr;
55
                      ready = 1'b0;
56
                      counter = 2'd1;
58
                  end
               endcase
59
            end else begin
60
               counter = 2'd0;
61
            end
 63
64
        end
65
    endmodule
66
```

ماژول کنترلر execute، مسئول اجرای دستورالعمل است. بدین صورت که اگر مشغول اجرای دستورالعملی نباشد، مقادیر src1 و src2 و dst را لود کرده و با توجه به opcode موجود تصمیم می گیرد چه عملی (جمع، تفریق یا ضرب) انجام شود. این ماژول اتمام کار خود را با سیگنال ready نمایش می دهد که اگر کار هر یک از ماژول های جمع کننده یا ضرب کننده تمام شود، این سیگنال 1 می شود.

```
21 module execont #(parameter WIDTH = 8, SIZE = 64)
                           (input [$clog2(SIZE)-1:0] dst_addr, input [WIDTH-1:0] src1, src2,
23
                            input[1:0] opcode, input enable, clk,
24
                             output ready,
                            output [WIDTH-1:0] dst,
output [$clog2(SIZE)-1:0] dst out
26
28
           reg working;
           reg [$clog2(SIZE)-1:0] dst_adr;
29
                [WIDTH-1:0] src1_real, src2_real;
          reg [1:0] opcode_real;
reg add_en, mul_en, add_sub;
assign ready = mul_ready | add_ready;
cadder cadd(.A(srol_real), .B(src2_real), .result(dst), .clk(clk), .enable(add_en),
31
32
33
34
35
           .add_en(add_sub), .ready(add_ready));
           cmult cmult(.A(srcl_real), .B(src2_real), .mult(dst), .clk(clk), .enable(mul_en),
36
           .ready(mul ready));
37
           always @(posedge clk) begin
if (enable) begin
39
                 if (ready) working = 1'b0;
40
41
                  else working = 1'bl;
                 case(opcode_real)
2'b10: begin //add
add_en = 1;
mul_en = 0;
42
43
44
45
                       add_sub = 1;
47
                       end
48
                       2'bll: begin //sub
                      add_en = 1;
mul_en = 0;
50
                       add_sub = 0;
52
                       end
                       2'b01: begin //mul
                       add_en = 0;
mul en = 1;
 55
                        add_sub = 0;
 57
                       end
 58
                  if (!working) begin
  dst adr = dst addr;
 60
                      src1_real = src1;
src2_real = src2;
opcode_real = opcode;
 62
 63
 65
              end else begin
 66
                  working = 1'b0;
add_en = 0;
mul_en = 0;
 68
 70
              end
           end
 73
```

در آخر هم ماژول save مسئول ذخيره داده جديد در آدرس dst است. طرز كار اين ماژول مانند load است.

```
22
23
                                  input enable, clk,
output reg [$cloq2(DATA_MEMORY_SIZE)-1:0] addr_out,
output reg [DATA_WIDTH-1:0] data_out,
output reg ready = 1'b0);
25
26
28
         reg counter;
30
         always @(posedge clk) begin
31
            if (enable) begin
33
                 case (counter)
  l'bl: begin
  ready = l'bl;
35
36
                         counter = 1'b0;
38
                     1'b0: begin
39
                        addr_out = dst_addr;
data_out = data_in;
ready = 1'b0;
counter = 1'b1;
41
42
43
44
                     end
                 endcase
             end else begin
  counter = 1'b0;
46
47
             end
49
52 endmodule
```

در انتها برای برقراری ارتباط بین این 4 ماژول کنترل کننده، به یک کنترلر مرکزی نیاز داریم. در این کنترلر زمانی یک دستور کامل اجرا می شود که سیگنال finished فعال شده باشد و داده ها در حال تغییر نباشند. زمانی که سیگنال changing فعال شود، سیگنال فعال شود، سیگنال فعال شود، سیگنال فعال شود، مدار باید آماده ذخیره داده شود و مرحله اجرا به پایان می رسد. زمانی که مرحله لود تمام شود، باید آماده تغییر دادن داده موجود در خانه به آدرس dst حافظه و اجرای دستور شویم. زمانی که مرحله fetch تمام شود، اگر دستورالعملی که درحال اجراست، دارد تغییری در خانه ای از حافظه ایجاد می کند، صبر می کنیم و سپس این دستور را به مرحله اجرا برده و pc را یک واحد افزایش داده و دستور بعدی را fetch می کنیم.

```
21 module controller #(parameter DATA WIDTH = 8, INS MEM SIZE = 32, DATA MEM SIZE = 64)
                            (input clk, reset, output executed);
 24
 25
         reg [$clog2(INS_MEM_SIZE)-1:0] pc;
 26
         reg [DATA_MEM_SIZE-1:0] changing;
         reg finished;
         integer i;
 29
         assign executed = finished & (!(|changing));
 30
 31
         data_mem #(.DATA_WIDTH(DATA_WIDTH), .MEMORY_SIZE(DATA_MEM_SIZE)) data_memory
 32
 33
         (.clk(clk), .write_addr(save_addr), .read_addr(load_addr), .write_data(data_write),
 34
          .write(load_enable), .read(save_enable), .reset(reset), .read_data(data_read));
 35
         fetch_cont #(.INS_MEMORY_SIZE(INS_MEM_SIZE), .DATA_MEMORY_SIZE(DATA_MEM_SIZE)) fetch_handle
 37
         (.pc(pc), .clk(clk), .opcode(op), .srcl(srcl_adr), .src2(src2_adr), .dst(dst_adr),
.ready(fetch_ready), .finished(finished));
 38
 40
         load handler #(.DATA WIDTH(DATA WIDTH), .DATA MEMORY SIZE(DATA MEM SIZE)) load handle
         (.opcode in(op), .srcl_addr(srcl_adr), .src2_addr(src2_adr), .dst_addr(dst_adr), .data_in(data_read), .enable(load_enable), .clk(clk), .opcode_out(opc),
 41
          .src1(source1), .src2(source2), .addr_out(load_addr), .dst_out(dst_out), .ready(load_ready));
 43
 44
         execont #(.WIDTH(DATA_WIDTH), .SIZE(DATA_MEM_SIZE)) execution_handle
 45
         (.dst_addr(dst_out), .srcl(sourcel), .src2(source2), .opcode(opc), .enable(execution_enable),
.clk(clk), .ready(execution_ready), .dst(res), .dst_out(dst_address));
 46
 48
         save_handler #(.DATA_WIDTH(DATA_WIDTH), .DATA_MEMORY_SIZE(DATA_MEM_SIZE)) save_handle
 49
 50
         (.dst addr(dst address), .data in(res), .enable(save_enable), .clk(clk), .addr_out(save_addr),
.data out(data write), .ready(save_ready));
 51
        always @(negedge reset) begin
53
                changing = {DATA MEM SIZE{1'b0}};
55
                pc = 0;
56
                load enable = 1'b0;
                execution_enable = 1'b0;
save_enable = 1'b0;
58
59
 61
 62
        always @(posedge save_ready) begin
   save_enable = 0;
 64
            changing[save_addr] = 0;
 66
 67
         always @(posedge execution_ready) begin
 69
           execution enable = 0;
            save_enable = 1'b1;
 70
71
 72
73
        always @(posedge load_ready) begin
74
            load_enable = 0;
            changing[dst adr] = 1'bl;
 75
 76
            if (execution_enable) begin
77
78
                @(negedge execution_enable) execution_enable = 1'bl;
            end else begin
                execution_enable = 1'bl;
80
            end
81
         always @(posedge fetch_ready) begin
            if (load enable) begin
```

```
@(negedge load_enable) begin
if (changing[srcl_adr]) begin
    @(negedge changing[srcl_adr]) begin
    if (changing[src2_adr]) begin
        @(negedge changing[src2_adr]) begin
        load_enable = 1'bl;
        pc = pc + 1'bl;
85
86
  88
  89
90
91
92
                                                    end
  93
94
95
96
97
                                              end
                                 end
end else if (changing[src2_adr]) begin
@(negedge changing[src2_adr]) begin
load_enable = 1'bl;
pc = pc + 1'bl;
  98
                                  pc = pc + 1'bl;
end
end else begin
load_enable = 1'bl;
pc = pc + 1'bl;
  99
100
101
                                  end
103
                     end end else begin
104
                           begin
if (changing[srcl_adr]) begin
105
106
                                        (changing(src1 adr]) begin
if (changing(src1 adr]) begin
if (changing(src2 adr]) begin
    @(negedge changing(src2 adr]) begin
    load_enable = 1'b1;
    pc = pc + 1'b1;
108
109
110
111
                                             end
end
113
                                  end else if (changing[src2_adr]) begin
115
                                        @(negedge changing[src2_adr]) begin
116
                                           load_enable = 1'b1;
pc = pc + 1'b1;
118
                                  end
end else begin
load_enable = 1'bl;
pc = pc + 1'bl;
119
120
121
                                  end
123
                      end
125
126
127
128
129 endmodule
```