



***Curso:***

***VHDL (VHSIC Hardware Description Language)***

***VHSIC – Very High Speed Integrated Circuit***






<i>Ventajas de VHDL</i>
Notación Estandarizada
Disponibilidad al Público
Independencia del Sistema de Desarrollo
Independencia de la Metodología de Diseño (PLD's, ASIC's, FPGA's)
Independencia de la Tecnología y Proceso de Fabricación (CMOS, Bipolar, BiCMOS)
Reutilización de Código
Capacidad descriptiva del comportamiento del sistema en distintos niveles de abstracción: <i>Algoritmico, RTL</i> (Register Transfer Logic) <i>o concurrente, estructural (Lógico), Netlist.</i>
Facilitar la Verificación/Prueba y puesta a punto del sistema a diseñar.
Adición de la extensión analógica (IEEE1076.1) que permite la especificación, simulación y síntesis de sistemas digitales, analógicos y mixtos



<i>Elementos sintácticos del VHDL</i>	
Comentarios	Se consideran comentarios después de dos guiones medios seguidos "--".
Símbolos especiales	Existen caracteres especiales sencillos como (&, #, +, *, =) o dobles como ( :=, <=).
Identificadores	Es lo que se usa para dar nombre a los diferentes objetos del lenguaje.
Números	Se considera que se encuentra en base 10, se admite la notación científica convencional es posible definir números en otras bases utilizando el símbolo # : 2#11000100#
Caracteres	Es cualquier letra o carácter entre comillas simples: '3', 't'
Cadenas	Son un conjunto de caracteres englobados por comillas dobles: "hola"
Cadenas de bits	Los tipos <b>bit</b> y <b>bit_vector</b> son en realidad tipo carácter y arreglo de caracteres respectivamente, se coloca un prefijo para indicar la base : O"126", X"FE"
Palabras reservadas	Son las instrucciones, órdenes y elementos que permiten definir sentencias.



Identificadores	
Nombres o etiquetas que se usan para referirse a: Variables, Constantes, Señales, Procesos, Entidades, etc.	
Están formados por números, letras (mayúsculas o minúsculas) y guión bajo “_” con las reglas especificadas en la tabla siguiente.	
Longitud (Número de Caracteres): Sin restricciones	
Palabras reservadas por VHDL no pueden ser identificadores	
En VHDL, un identificador en mayúsculas es igual a su contraparte en minúsculas	



Reglas para especificar un identificador	<i>Incorrecto</i>	<i>Correcto</i>
Primer carácter debe ser siempre una letra mayúscula o minúscula	4Suma	Suma4
Segundo carácter no puede ser un guión bajo ( _ )	S_4bits	S4_bits
Dos guiones bajos no son permitidos	Resta__4	Resta_4_
Un identificador no puede utilizar símbolos especiales	Clear#8	Clear_8

***Lista de palabras reservadas en VHDL***

abs	downto	library	postponed	subtype
access	else	linkage	procedure	then
after	elsif	literal	process	to
alias	end	loop	pure	transport
all	entity	map	range	type
and	exit	mod	record	unaffected
architecture	file	nand	register	units
array	for	new	reject	until
assert	function	next	rem	use
attribute	generate	nor	report	variable
begin	generic	not	return	wait
block	group	null	rol	when
body	guarded	of	ror	while
buffer	if	on	select	with
bus	impure	open	severity	xnor
case	in	or	shared	xor
component	inertial	others	signal	
configuration	inout	out	sla	
constant	is	package	sra	
disconnect	label	port	srl	




Mayor



Menor

Precedencia de operadores					
**	ABS	NOT			
*	/	MOD	REM		
+ (signo)	- (signo)				
+	-	&			
=	/=	<	<=	>	<=
AND	OR	NAND	NOR	XOR	XNOR

La precedencia de operadores se encuentran ordenados de mayor (arriba) a menor (abajo), los operadores que se encuentran en la misma fila tienen la misma precedencia y serán evaluados siguiendo el orden de izquierda a derecha.







## Objetos de Datos

*Un objeto de datos en VHDL es un elemento que toma un valor de algún tipo de dato determinado, según sea el tipo de dato, el objeto poseerá un conjunto de propiedades. En VHDL los objetos de datos son generalmente una de las tres clases siguientes:*

### Constantes

Una constante es un elemento que puede tomar un único valor de un tipo dato, las constantes pueden ser declaradas dentro de entidades, arquitecturas, procesos y paquetes.

**CONSTANT** identificador : tipo := valor;

#### Ejemplo

**CONSTANT** byte: integer := 8;

### Variables

Las variables pueden ser modificadas cuando sea necesario, pueden ser declaradas solamente dentro de los procesos y subprogramas.

**VARIABLE** identificador : tipo [:= valor];

#### Ejemplo

**VARIABLE** aux1, aux2: bit;

### Señales


Las señales si pueden almacenar o pasar valores lógicos, por lo tanto, representan elementos de memoria o conexiones y si pueden ser sintetizadas. Son declaradas en las arquitecturas antes del BEGIN.

**SIGNAL** identificador : tipo [:= valor];

#### Ejemplo

**SIGNAL** A, B : bit := '0';

**SIGNAL** dato: bit\_vector (7 **downto** 0);



entidad (**entity**) → Bloque elemental de diseño




Circuitos elementales digitales que forman de manera individual o en conjunto un sistema digital



*Ejemplos:* Compuertas, Flip-Flops, Sumadores/Restadores, Multiplexores, Contadores, Multiplicadores, ALUs, Neurona-Digital, etc.



Ejemplo-1: **Sumador**



***Declaración de una entidad*** → Consiste en la descripción de los puertos de entrada o salida de un circuito, el cual es identificado como una entidad (**entity**)



***¡Importante!***

No se describe cómo será realizado o implementado el circuito, es decir, su Arquitectura

## Descripción de un Puerto

### Nombre

Identificador

### Modo

**in** = Entrada

**out** = Salida

**inout**

- Puerto de Entrada (Lectura) y Salida (Escritura)
- El valor leído (Entrada) es aquél que llega al puerto, y no el valor que se le asigna (Salida), en caso de existir.

**buffer**

- Similar al Puerto de Salida (Escritura), pero además puede ser leído.
- El valor leído (Entrada) es el mismo valor asignado (Salida) al puerto.

### Tipo de Dato

Conjuntos de Valores que se les ha asignado un nombre (p.ej. *bit*, *boolean*, *bit\_vector*, etc), de tal forma que un objeto (p.ej. *una Señal*) de un determinado Tipo (p.ej. *el tipo bit\_vector*) pueda tomar cualquier valor dentro del conjunto de valores que define al Tipo especificado.

**bit** (pkg.*standard*)

Valores de '0' o '1'  
Lógico

**boolean**  
(pkg.*standard*)

Define valores de cierto o falso de acuerdo con una expresión

**bit\_vector**  
(pkg.*standard*)

Conjunto de bits que representa a un grupo de señales de ent. o sal.

**integer**  
(pkg.*standard*)

Números enteros

**std\_logic**  
(pkg.*std\_logic\_1164*)


Valores 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-'

**std\_logic\_vector**  
(pkg.*std\_logic\_1164*)

Arreglos de std\_logic


### Más tipos

Se irán introduciendo conforme avance el curso



Paquete (pkg.) en el cual es definido el tipo.  
Ver: "Uso de Librerías y Paquetes"

### Ejemplo-3: Sumador



Línea N°.	Sumador-completo de dos datos con longitudes de 1-bit (Declaración de Entidad)
1	--Declaración de la entidad de un circuito sumador
2	<b>entity</b> sumador <b>is</b>
3	<b>port</b> (A, B, Cin: <b>in</b> bit;
4	SUMA, Cout: <b>out</b> bit);
5	<b>end</b> sumador;

(entity) Inicia declaración de la entidad

(--) Indica Comentario

Identificador de la entidad

Nombres de los puertos

Modo de Operación


Tipo de Dato

(;) Finaliza declaración o subdeclaración


(end) Finaliza declaración de la entidad



### Ejemplo-4



Línea N°.	Detector – Uso de dos datos con longitudes de 4-bit (Declaración de Entidad)
1	--Declaracion de la entidad
2	<b>entity</b> circuito <b>is</b>
3	<b>port</b> (a3, b3, a2, b2, a1, b1, a0, b0: <b>in</b> bit;
4	F: <b>out</b> bit);
5	<b>end</b> circuito;


**Ejemplo-5****Declaración de Puertos Tipo-Vector**

```
port (vector_A, vector_B: in bit_vector (3 downto 0);
      vector_SUMA: out bit_vector (3 downto 0));
```

Para ordenar en forma ascendente utilizar **to** en lugar de **downto** (p.ej. 0 to 3)


**Sumador-completo de dos datos con longitudes de 4-bit**  
 (Declaración de Entidad – Uso de Vectores)


```
entity sumador is
  port (A, B: in bit_vector (3 downto 0);
        Cin: in bit;
        Cout: out bit;
        SUMA: out bit_vector (3 downto 0));
end sumador;
```

**Ejemplo-6**

Línea N°.	Detector – Uso de dos datos con longitudes de 4-bit (Declaración de Entidad – Uso de Vectores)
1	--Declaracion de la entidad
2	<b>entity</b> circuito <b>is</b>
3	<b>port</b> (a, b: <b>in</b> bit_vector (3 downto 0);
4	F: <b>out</b> bit);
5	<b>end</b> circuito;









Para llamar un paquete es necesario llamar a la librería/biblioteca que lo contiene  
(donde ha sido compilado)

Sintaxis: **use** nombre\_librería.nombre\_paquete.**all**;


Ejemplo: **use** ieee.std\_logic\_1164.**all**;

Uso del paquete **std\_logic\_1164**  
incluido en la biblioteca **ieee**

Permite el uso de todos los componentes  
almacenados en el paquete



<i><b>Paquetes predefinidos comúnmente utilizados</b></i>	
<b>Standard</b>	
<b>standard</b>	<ul style="list-style-type: none"> <li>• Contiene tipos básicos: bit, bit_vector, integer</li> <li>• Paquete incluido por omisión.</li> </ul>
<b>IEEE</b>	
<b>std_logic_1164</b>	<ul style="list-style-type: none"> <li>• Define los tipos: std_logic, std_ulogic, std_logic_vector, std_ulogic_vector</li> <li>• Define funciones de conversión basadas sobre estos tipos.</li> </ul>
<b>numeric_bit</b>	<ul style="list-style-type: none"> <li>• Define tipos de vectores signados y no-signados basados en el tipo bit y todos los operadores aritméticos sobre estos tipos.</li> <li>• Define funciones extendidas y de conversión para dichos tipos.</li> </ul>
<b>numeric_std</b>	Define tipos de vectores signados y no-signados basados en el tipo std_logic. Paquete equivalente al Paquete std_logic_arith
<b>Synopsys</b>	
<b>std_logic_arith</b>	<ul style="list-style-type: none"> <li>• Define tipos de vectores signados y no-signados, y todos los operadores aritméticos sobre estos tipos.</li> <li>• Define funciones extendidas y de conversión para dichos tipos.</li> </ul>
<b>std_logic_unsigned</b>	• Define operadores aritméticos sobre el tipo std_ulogic_vector y los considera como operadores no-signados.
<b>std_logic_signed</b>	• Define operadores aritméticos sobre el tipo std_logic_vector y los considera como operadores signados.
<b>std_logic_misc</b>	• Define tipos, subtipos, constantes y funciones complementarios para el paquete std_logic_1164.

**Ejemplo-7**

Multiplicador de dos datos con longitudes de 2-bit  
(Declaración de Entidad – Uso de Biblioteca y Paquete)

```
library ieee;  
use ieee.std_logic_1164.all;  
entity multiplica is  
    port (X0, X1, Y0, Y1: in std_logic;  
          Z3, Z2, Z1, Z0: out std_logic);  
end multiplica;
```

**arquitectura (architecture)**

Unidad de Diseño Secundaria que describe el comportamiento interno de una entidad.



**¿Cómo?** - A través de la programación de varios procedimientos que permitan que la entidad (**entity**) cumpla con las condiciones de operación o comportamiento deseadas.



Niveles de *Descripción* utilizados

Estilo Programación o Modelización

Nivel Algoritmo

*Funcional*


Nivel de Transferencia entre Registros (*RTL*)

*Flujo de Datos*

Nivel Lógico


Nivel Compuerta

*Estructural*



Funcional - En este caso, se describen las relaciones entre las entradas y salidas, sin importar la estructura o implementación física del sistema o circuito.


### Ejemplo-8



Uso de **if-then-else**  
(construcción secuencial)

si  $a = b$  entonces  $c = 1$   
si  $a \neq b$  entonces  $c = 0$

Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	--Ejemplo de una descripción abstracta (funcional)
2	<b>library</b> ieee;
3	<b>use</b> ieee.std_logic_1164.all;
4	<b>entity</b> comp <b>is</b>
5	<b>port</b> (a,b: <b>in</b> bit_vector (1 <b>downto</b> 0);
6	c: <b>out</b> bit);
7	<b>end</b> comp;
8	<b>architecture</b> funcional <b>of</b> comp <b>is</b>
9	<b>begin</b>
10	<b>process</b> (a,b)
11	<b>begin</b>
12	<b>if</b> a = b <b>then</b>
13	c <= '1';
14	<b>else</b>
15	c <= '0';
16	<b>end if</b> ;
17	<b>end process</b> ;
18	<b>end</b> funcional;

**Ejemplo-9**

Línea Nº	Arquitectura - Compuerta OR de dos entradas
1	--Ejemplo de una descripción abstracta (funcional)
2	<b>library</b> ieee;
3	<b>use</b> ieee.std_logic_1164.all;
4	<b>entity</b> COMP_OR <b>is</b>
5	<b>port</b> (a,b: <b>in</b> std_logic;
6	f1: <b>out</b> std_logic);
7	<b>end</b> COMP_OR;
8	<b>architecture</b> ACOMP_OR <b>of</b> COMP_OR <b>is</b>
9	<b>begin</b>
10	<b>process</b> (a,b) <b>begin</b>
11	<b>if</b> (a = '0' <b>and</b> b='0') <b>then</b>
12	f1 <= '0';
13	<b>else</b>
14	f1 <= '1';
15	<b>end if</b> ;
16	<b>end process</b> ;
17	<b>end</b> ACOMP_OR;





Flujo de Datos - En este caso, se describe la forma en la que los datos se pueden transferir entre los diferentes módulos operativos que constituyen la entidad (sistema o circuito)

➤ La construcción **when-else**

**Ejemplo-10**


**Comparador  
(Ejemplo-8)**

Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	--Ejemplo de una arquitectura usando when-else
2	<b>library</b> ieee;
3	<b>use</b> ieee.std_logic_1164.all;
4	<b>entity</b> comp <b>is</b>
5	<b>port</b> (a,b: <b>in</b> bit_vector (1 <b>downto</b> 0);
6	c: <b>out</b> bit);
7	<b>end</b> comp;
8	<b>architecture</b> f_datos <b>of</b> comp <b>is</b>
9	<b>begin</b>
10	c <= '1' <b>when</b> (a = b) <b>else</b> '0';
11	<b>end</b> f_datos;
12	



### ➤ Uso de ecuaciones booleanas

#### Ejemplo-11 Comparador (Ejemplo-8)



Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	--Ejemplo de una arquitectura usando ecs. booleanas
2	<b>library</b> ieee;
3	<b>use</b> ieee.std_logic_1164.all;
4	<b>entity</b> comp <b>is</b>
5	<b>port</b> (a,b: <b>in</b> bit_vector (1 <b>downto</b> 0);
6	c: <b>out</b> bit);
7	<b>end</b> comp;
8	<b>architecture</b> booleana <b>of</b> comp <b>is</b>
9	<b>begin</b>
10	c <= (a(1) <b>xnor</b> b(1)) <b>and</b> (a(0) <b>xnor</b> b(0));
11	<b>end</b> booleana;
12	




Estructural - En este caso, el comportamiento de un sistema o circuito es descrito mediante modelos lógicos establecidos de los componentes que conforman al sistema o circuito, como son: Compuertas, Sumadores, Contadores, etc.

Modelos lógicos pueden ser:

Diseñados por el Usuario

Predefinidos por el Fabricante

Almacenados en Paquetes  
contenidos en las bibliotecas de  
la Herramienta de Desarrollo

**Ejemplo-12****Comparador  
(Ejemplo-8)**

Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	<b>library</b> ieee;
2	<b>use</b> ieee.std_logic_1164. <b>all</b> ;
3	<b>use</b> work.compuertas. <b>all</b> ;
4	<b>entity</b> comp <b>is</b>
5	<b>port</b> (a,b: <b>in</b> bit_vector (0 to 1);
6	c: <b>out</b> bit);
7	<b>end</b> comp;
8	<b>architecture</b> estructural <b>of</b> comp <b>is</b>
9	<b>signal</b> x: bit_vector (0 to 1);
10	<b>begin</b>
11	U0: xnor2 <b>port map</b> (a(0), b(0), x(0));
12	U1: xnor2 <b>port map</b> (a(1), b(1), x(1));
13	U2: and2 <b>port map</b> (x(0), x(1), c);
14	<b>end</b> estructural;