

Curso:

VHDL (VHSIC Hardware Description Language)

VHSIC - Very High Speed Integrated Circuit





Ventajas de VHDL

Notación Estandarizada

Disponibilidad al Público

Independencia del Sistema de Desarrollo

Independencia de la Metodología de Diseño (PLD's, ASIC's, FPGA's)

Independencia de la Tecnología y Proceso de Fabricación (CMOS, Bipolar, BiCMOS)

Reutilización de Código

Capacidad descriptiva del comportamiento del sistema en distintos niveles de abstracción:

Algoritmico, RTL (Register Transfer Logic) o concurrente, estructural (Lógico), Netlist.

Facilitar la Verificación/Prueba y puesta a punto del sistema a diseñar.

Adición de la extensión analógica (IEEE1076.1) que permite la especificación, simulación y síntesis de sistemas digitales, analógicos y mixtos

	Elementos sintácticos del VHDL
Comentarios	Se consideran comentarios después de dos guiones medios seguidos "".
Símbolos especiales	Existen caracteres especiales sencillos como (&, #, +, *, =) o dobles como (:=, <=).
Identificadores	Es lo que se usa para dar nombre a los diferentes objetos del lenguaje.
Números	Se considera que se encuentra en base 10, se admite la notación científica convencional es posible definir números en otras bases utilizando el símbolo # : 2#11000100#
Caracteres	Es cualquier letra o carácter entre comillas simples: '3', 't'
Cadenas	Son un conjunto de caracteres englobados por comillas dobles: "hola"
Cadenas de bits	Los tipos bit y bit_vector son en realidad tipo carácter y arreglo de caracteres respectivamente, se coloca un prefijo para indicar la base : O"126", X"FE"
Palabras reservadas	Son las instrucciones, órdenes y elementos que permiten definir sentencias.

Identificadores

Nombres o etiquetas que se usan para referirse a: Variables, Constantes, Señales, Procesos, Entidades, etc.

Están formados por números, letras (mayúsculas o minúsculas) y guión bajo "_" con las reglas especificadas en la tabla siguiente.

Longitud (Número de Caracteres): Sin restricciones

Palabras reservadas por VHDL no pueden ser identificadores

En VHDL, un identificador en mayúsculas es igual a su contraparte en minúsculas

Reglas para especificar un identificador	Incorrecto	Correcto
Primer carácter debe ser siempre una letra mayúscula o minúscula	4Suma	Suma4
Segundo carácter no puede ser un guión bajo (_)	S_4bits	S4_bits
Dos guiones bajos no son permitidos	Resta_4	Resta_4_
Un identificador no puede utilizar símbolos especiales	Clear#8	Clear_8

Lista de palabras reservadas en VHDL


abs	downto	library	postponed	subtype
access	else	linkage	procedure	then
after	elsif	literal	process	to
alias	end	loop	pure	transport
all	entity	map	range	type
and	exit	mod	record	unaffected
architecture	file	nand	register	units
array	for	new	reject	until
assert	function	next	rem	use
attribute	generate	nor	report	variable
begin	generic	not	return	wait
block	group	null	rol	when
body	guarded	of	ror	while
buffer	if	on	select	with
bus	impure	open	severity	xnor
case	in	or	shared	xor
component	inertial	others	signal	
configuration	inout	out	sla	
constant	is	package	sra	
disconnect	label	port	srl	
aisconnect	iabei	port	Sf1	

Mayor

Precedencia de operadores					
**	ABS	NOT			
*	/	MOD	REM		
+ (signo)	- (signo)				
+	-	&			
=	/=	<	<=	>	<=
AND	OR	NAND	NOR	XOR	XNOR

Menor

La precedencia de operadores se encuentran ordenados de mayor (arriba) a menor (abajo), los operadores que se encuentran en la misma fila tienen la misma precedencia y serán evaluados siguiendo el orden de izquierda a derecha.



Objetos de Datos

Un objeto de datos en VHDL es un elemento que toma un valor de algún tipo de dato determinado, según sea el tipo de dato, el objeto poseerá un conjunto de propiedades. En VHDL los objetos de datos son generalmente una de las tres clases siguientes:

Constantes

Una constante es un elemento que puede tomar un único valor de un tipo dato, las constantes pueden ser declaradas dentro de entidades, arquitecturas, procesos y paquetes.

CONSTANT identidicador : tipo := valor;

Ejemplo

CONSTANT byte: integer := 8;

Variables

Las variables pueden ser modificadas cuando sea necesario, pueden ser declaradas solamente dentro de los procesos y subprogramas.

VARIABLE identidicador : tipo [:= valor];

Ejemplo

VARIABLE aux1, aux2: bit;


Señales

Las señales si pueden almacenar o pasar valores lógicos, por lo tanto, representan elementos de memoria o conexiones y si pueden ser sintetizadas. Son declaradas en las arquitecturas antes del BEGIN. **SIGNAL** identidicador : tipo [:= valor];

Ejemplo

SIGNAL A, B : bit := '0';

SIGNAL dato: bit_vector (7 **downto** 0);




entidad (**entity**) → Bloque elemental de diseño



Circuitos elementales digitales que forman de manera individual o en conjunto un sistema digital



Ejemplos: Compuertas, Flip-Flops, Sumadores/Restadores, Multiplexores, Contadores, Multiplicadores, ALUs, Neurona-Digital, etc.



Declaración de una entidad → Consiste en la descripción de los puertos de entrada o salida de un circuito, el cual es identificado como una entidad (entity)




¡Importante!

No se describe cómo será realizado o implementado el circuito, es decir, su Arquitectura



Nombre

Identificador



Modo

in = Entrada

out = Salida

inout

- •Puerto de Entrada (Lectura) y Salida (Escritura)
- •El valor leído (Entrada) es aquél que <u>llega</u> al puerto, y no el valor que se le asigna (Salida), en caso de existir.

buffer

- •Similar al Puerto de Salida (Escritura), pero además puede ser leído.
- •El valor leído (Entrada) es el mismo valor asignado (Salida) al puerto.

Tipo de Dato


Conjuntos de Valores que se les ha asignado un nombre (p.ej. *bit, boolean, bit_vector*, etc), de tal forma que un objeto (p.ej. una Señal) de un determinado Tipo (p.ej. el tipo bit_vector) pueda tomar cualquier valor dentro del conjunto de valores que define al Tipo especificado.


conjunto de valores que define a	и търо евресптешно.
bit (pkg.standard)	Valores de '0' o '1' Lógico
boolean (pkg.standard)	Define valores de cierto o falso de acuerdo con una expresión
bit_vector (pkg.standard)	Conjunto de bits que representa a un grupo de señales de ent. o sal.
integer (pkg. <i>standard</i>)	Números enteros
std_logic (pkg.std_logic_1164)	Valores 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-'
std_logic_vector (pkg.std_logic_1164)	Arreglos de std_logic

Más tipos

Se irán introduciendo conforme avance el curso


Paquete (pkg.) en el cual es definido el tipo. Ver: "Uso de Librerías y Paquetes"





Línea	Detector – Uso de dos datos con longitudes de 4-bit
N°.	(Declaración de Entidad)
1	Declaracion de la entidad
2	entity circuito is
3	port (a3, b3, a2, b2, a1, b1, a0, b0: in bit;
4	F: out bit);
5	end circuito;

vector_A	= [A3, A2, A1, A0]
vector_B	= [B3, B2, B1, B0]
vector_SUMA	= [S3, S2, S1, S0]



Declaración de Puertos Tipo-Vector

port (vector_A, vector_B: in bit_vector (3 downto 0);

vector_SUMA: out bit_vector (3 downto 0));

Sumador-completo de dos datos con longitudes de 4-bit (Declaración de Entidad – Uso de Vectores)

entity sumador is

port (A, B: in bit_vector (3 downto 0);


Cin: in bit;

Cout: out bit;


SUMA: **out** bit_vector (3 **downto** 0));


end sumador;

Para ordenar en forma ascendente utilizar **to** en lugar de **downto** (p.ej. 0 to 3)



Línea	Detector – Uso de dos datos con longitudes de 4-bit
N°.	(Declaración de Entidad – Uso de Vectores)
1	Declaracion de la entidad
2	entity circuito is
3	<pre>port (a, b: in bit_vector (3 downto 0);</pre>
4	F: out bit);
5	end circuito;






Para llamar un paquete es necesario llamar a la librería/biblioteca que lo contiene (donde ha sido compilado)

Sintaxis: use nombre_librería.nombre_paquete.all;

Ejemplo: use ieee.std_logic_1164.all;

Permite el uso de todos los componentes almacenados en el paquete

lincluido en la biblioteca ieee





Multiplicador de dos datos con longitudes de 2-bit
(Declaración de Entidad – Uso de Biblioteca y Paquete)

library ieee;
use ieee.std_logic_1164.all;
entity multiplica is


port (X0, X1, Y0, Y1: in std_logic;
Z3, Z2, Z1, Z0: out std_logic);
end multiplica;

arquitectura (architecture)


Unidad de Diseño Secundaria que describe el comportamiento interno de una entidad.




¿Cómo? - A través de la programación de varios procedimientos que permitan que la entidad (entity) cumpla con las condiciones de operación o comportamiento deseadas.



Funcional - En este caso, se describen las relaciones entre las entradas y salidas, sin importar la estructura o implementación física del sistema o circuito.




Línea N°	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	Ejemplo de una descripción abstracta (funcional)
2	library ieee;
3	use ieee.std_logic_1164.all;
4	entity comp is
5	<pre>port (a,b: in bit_vector (1 downto 0);</pre>
6	c: out bit);
7	end comp;
8	architecture funcional of comp is
9	begin
10	process (a,b)
11	begin
12	if $a = b$ then
13	c <= '1';
14	else
15	c <= '0';
16	end if;
17	end process;
18	end funcional;




a	b	f1
0	0	0
0	1	1
1	0	1
1	1	1

Línea Nº	Arquitectura - Compuerta OR de dos entradas
1	Ejemplo de una descripción abstracta (funcional)
2	library ieee;
3	use ieee.std_logic_1164.all;
4	entity COMP_OR is
5	<pre>port (a,b: in std_logic;</pre>
6	f1: out std_logic);
7	end COMP_OR;
8	architecture ACOMP_OR of COMP_OR is
9	begin
10	process (a,b) begin
11	if $(a = '0' \text{ and } b = '0') \text{ then}$
12	f1 <= '0';
13	else
14	f1 <= '1';
15	end if;
16	end process;
17	end ACOMP_OR;

Flujo de Datos - En este caso, se describe la forma en la que los datos se pueden transferir entre los diferentes módulos operativos que constituyen la entidad (sistema o circuito)




> Uso de ecuaciones booleanas




Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	Ejemplo de una arquitectura usando ecs. booleanas
2	library ieee;
3	use ieee.std_logic_1164.all;
4	entity comp is
5	<pre>port (a,b: in bit_vector (1 downto 0);</pre>
6	c: out bit);
7	end comp;
8	architecture booleana of comp is
9	begin
10	$c \le (a(1) \text{ xnor } b(1)) \text{ and } (a(0) \text{ xnor } b(0));$
11	end booleana;
12	

Estructural - En este caso, el comportamiento de un sistema o circuito es descrito mediante modelos lógicos establecidos de los componentes que conforman al sistema o circuito, como son: Compuertas, Sumadores, Contadores, etc.



Comparador (Ejemplo-8)



Línea Nº	Arquitectura - Comparador de Igualdad de dos Datos de Long. = 2Bits
1	library ieee;
2	use ieee.std_logic_1164.all;
3	use work.compuertas.all;
4	entity comp is
5	<pre>port (a,b: in bit_vector (0 to 1);</pre>
6	c: out bit);
7	end comp;
8	architecture estructural of comp is
9	signal x: bit_vector (0 to 1);
10	begin
11	U0: $xnor2$ port map $(a(0), b(0), x(0));$
12	U1: xnor2 port map (a(1), b(1), x(1));
13	U2: and 2 port map $(x(0), x(1), c)$;
14	end estructural;