**Implementación de un codificador y decodificador Reed-Solomon a través de una FPGA**

*DIEGO ANTONIO MONTAÑEZ SÁENZ*

*JUAN SEBASTIÁN VIZCAÍNO CASTRO*



**Universidad Distrital Francisco José de Caldas**

**Facultad de Ingeniería Proyecto Curricular de Ingeniería Electrónica**

**Bogotá D.C.**

**2013**

**Implementación de un codificador y decodificador Reed-Solomon a través de una FPGA**

*DIEGO ANTONIO MONTAÑEZ SÁENZ*

*JUAN SEBASTIÁN VIZCAÍNO CASTRO*

Trabajo de grado presentado como requisito parcial para optar al título de:

*Ingeniero Electrónico.*

Director:

MSc. Iván Ladino Vega

Codirector:

MSc. Juan Carlos Gómez

**Universidad Distrital Francisco José de Caldas**

**Facultad De Ingeniería, Proyecto Curricular De Ingeniería Electrónica**

**Bogotá D.C.**

**2013**

Nota de aceptación:

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Firma del Director del Trabajo de Grado

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Firma del Co-director del Trabajo de Grado

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Firma del jurado

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Firma del jurado

Bogotá, Abril 22 de 2013

Dedicatoria

A mis padres quienes siempre me han apoyado en todo. A mi hermana por su apoyo incondicional y motivación permanente. A Daniel y Camilo quienes me acompañaron y apoyaron durante toda la carrera y a todos mis compañeros de quienes aprendí y viví muchas experiencias.

**Juan Sebastián Vizcaíno Castro**

Ante todo a Dios por regalarme la vida y permitirme estudiar esta maravillosa carrera, a mi familia por el sacrificio y apoyo condicional que me prestaron durante todo este proceso, a mi compañero de trabajo de grado por el compromiso adquirido y a mis demás compañeros y amigos que dejaron una huella imborrable durante estos cinco años de formación académica.

**Diego Antonio Montañez Sáenz**

Agradecimientos

Agradecimientos a nuestro director de tesis, MSc. Iván Ladino Vega, por su dedicación, apoyo, sugerencias y correcciones, que hicieron posible el desarrollo de este trabajo.

Al MSc. Juan Carlos Gómez por su, por su paciencia, apoyo y participación durante el proceso de la investigación.

A nuestras familias y amigos por su paciencia e incondicional apoyo. Y ante todo, a Dios por permitir que lográramos culminar esta etapa de nuestras vidas de manera exitosa.

Resumen

Los códigos de detección y corrección de errores han sido ampliamente utilizados en las últimas décadas, por que gracias a ellos se pueden garantizar transmisiones confiables y así evitar la perdida de información. Gracias a estos códigos, es posible lograr transmitir a distancias tan lejanas como las encontradas en el espacio exterior y sin perdida de la información, como lo hacen las sondas espaciales. Debido a esto, el estudio de los códigos de corrección y detección de errores se ha venido estudiando desde la década de los 60’s hasta hoy.

Dentro de todos los códigos que se han propuesto e implementado, hay uno en particular que esta presente en la mayoría de las aplicaciones. El código Reed-Solomon ha sido aplicado en áreas como la telefonía móvil, dispositivos de almacenamiento de información como los CD, sondas espaciales (la sonda Gallileo a Júpiter en [1989](http://es.wikipedia.org/wiki/1989), la sonda [Magallanes](http://es.wikipedia.org/wiki/Magallanes_(misi%C3%B3n_espacial)) a [Venus](http://es.wikipedia.org/wiki/Venus_(planeta)) ese mismo año o la sonda [Ulises](http://es.wikipedia.org/wiki/Ulysses_(sonda)) al [Sol](http://es.wikipedia.org/wiki/Sol) en [1990](http://es.wikipedia.org/wiki/1990), por citar algunos ejemplos) y por supuesto en las transmisiones por satélite Digital Video Broadcasting (DVB), la televisión digital ISDB-T, así como en los sistemas de xDLS de comunicación por cable.

Este libro trata sobre la implementación de los códigos Reed-Solomon, en el primer capitulo se exponen los objetivos, continuando con la introducción a los diferentes tipos de códigos de corrección y detección de errores. Luego se explica la importancia de los campos de Galois en la construcción de estos códigos y como se implementan las operaciones de suma y multiplicación para poder trabajar con los códigos Reed-Solomon. Posteriormente, se describe la idea detrás de la codificación Reed-Solomon, se describe el algoritmo de codificación y la implementación del mismo, generalizándolo para la creación de cualquier código Reed-Solomon que se desee, luego se da inicio a la explicación del decodificador y los diferentes módulos que lo componen y del mismo modo, en el decodificador se generaliza toda la implementación y algoritmo para poder construir el decodificador para cualquier código Reed-Solomon. En el capitulo seis se describe la comunicación usada entre la FPGA y el ordenador para poner a prueba el código Reed-Solomon y se da una explicación del panel de control que se encarga de la configuración del codificador, modulo de ruido y decodificador dentro de la FPGA. En el capitulo siguiente se explica como se genero el ruido dentro de la FPGA para fines de pruebas y validación del código. Por ultimo se exponen los resultados y conclusiones de la implementación y se proponen algunos trabajos futuros en el área.

Abstract

Detection and correction codes have been widely used in the last decades, because of them it is possible to guarantee reliable transmissions and in this way, avoiding the loss of information. Thanks to these codes, it is possible to send information to so long distances as those we can find in the space and with no loss of information. Because of this, the study of the correction and detection codes has been studied from 60’s to now.

Among all codes which have been implemented and purposed, there is one which is presented in the most applications. Reed-Solomon codes have been implemented in areas such as mobile telephony, storage devices (CD), space crafts (the Galileo spacecraft to Jupiter in 1989, the Magellan spacecraft to Venus same year or the Ulysses spacecraft to the sun in 1990) and of course on satellite transmissions Digital Video Broadcasting (DVB), digital television ISDB-T and on xDLS systems of wired communications.

This book is about the implementation of Reed-Solomon codes, in the first chapter the objectives of this thesis are exposed, continuing with the introduction of the different kind of error correction and detection codes. After that, we explain the importance of the Galois Fields to build up these codes and how the addition and multiplication operation are implemented in order to work with Reed-Solomon codes. Later, it is described the idea behind Reed-Solomon coding, the coding algorithm is shown along with its implementation. This implementation is generalized to any Reed-Solomon code. After that we explain Reed-Solomon decoding and each module that compose it and in the same way as coding we generalize the algorithm and the implementation to be able to build up any Reed-Solomon decoding. In the chapter 6 it is described the type of communication that was used between FPGA and the computer which is used to test the Reed-Solomon code, besides, we explain about the control panel that handles the configuration of coding, noise module and decoding inside FPGA in order to validate the code. Finally, we expose the results and conclusions of the implementation and it is proposed some future works in the area.

Contenido

**INTRODUCCIÓN**……………………………….………………………………………………………………………………….…14

* 1. Justificación…………………………………………………………………………………….…..17
  2. Objetivos……………………………………………………………………………………….…….18
     1. *Objetivos específicos………………………………………….…………*18

1. **CAMPOS DE GALOIS Y SU IMPORTANCIA EN LOS CÓDIGOS DE CORRECCIÓN Y DETECCIÓN DE ERRORES**……………………………………………………………………………………………………………………..19
   1. Definición de un campo de Galois…………………………………………………………20
      1. Algoritmo e implementación …………………………………………24
   2. Operaciones en campos de Galois…………..……………………………………………27
      1. Suma……………..…………………………………………………………….. 27
         1. Implementación………………………….27
      2. Multiplicación.……………………………………………………………….28
         1. Algoritmo e implementación.………28
      3. Potenciación………………………………………………………………….29
         1. Algoritmo e implementación.………29
      4. Inverso………………………………………………………………………….30
2. **CODIFICADOR REED-SOLOMON…**……………………………………………………………………………………..31
   1. Construcción del polinomio generador………………………………………………….31
   2. Calculo de ………………………………………………………………………………….33
   3. Sistema de corrimiento de registros de (n-k) etapas……………………………..33
3. **DECODIFICADOR REED-SOLOMON**……………………………………………………………………………………36
   1. Síndrome………………………………………………………………………………………………38
      1. Algoritmo e implementación…….……………………………………39
   2. Localización del error…………………………………………………………………………….43
      1. Algoritmo de Berlekamp-Massey……………………………………45
      2. Implementación ……………………………………………………………48
   3. Calculo de las raíces del polinomio localizador del error……………………….53
      1. Algoritmo propuesto………………………………………………………53
      2. Algoritmo de Chien………………………………………………………..56
   4. Calculo del valor de los errores……………………………………………………………..57
      1. Algoritmo de Forney………………………………………………………58
      2. Calculo de la derivada de ……………………………………61
   5. Corrección del error………………………………………………………………………………61
      1. Algoritmo e implementación………………………………………….62
4. **GENERACION DE RUIDO EN LA FPGA**……………………………………………………………………………..…64
   1. Generador de números pseudo-aleatorios……………………………………………64
      1. Serie pseudo-aleatoria…………………………………………………..64
      2. Generando una secuencia pseudo-aleatoria………………….64
   2. Error de bit y error de ráfaga…………………………………………………………………64
   3. Modulo generador de error para prueba del código Reed-Solomon…..…67
5. **SOFTWARE**……………..…………………………………………………………………………………………………………73
   1. Comunicación entre el software y la FPGA…………..……………………………….74
      1. Modulo de recepción…………………………………………………….74
      2. Modulo de transmisión………………………………………………….76
   2. Descripción del panel de control……………………………………………………………78
   3. Generación de entidades VHDL a través del software……………………………81
   4. Calculadora de campos finitos………………………………………………………………83
6. **RESULTADOS Y DISCUSION**………………………………………………………………………………………………..87

7.1 Funcionamiento del codificador……………………………………………………………………………………89

7.2 Funcionamiento del decodificador……………………………………………………………………………….92

7.3 Funcionamiento del síndrome………………………………………………………………………………………92

7.4 Funcionamiento del Berlekamp-Massey……………………………………………………………………….95

7.5 Funcionamiento del Chien……………………………………………………………………………………………99

7.6 Funcionamiento del Forney……………….……………….……………….……………….……………………102

7.7 Funcionamiento del decodificador……………………….……………….……………….…………………..106

7.8 Consumo de hardware. ……………….……………….……………….……………….………………………….109

7.9 Calculadora……………….……………….……………….……………….……………….……………….…………..112

1. **CONCLUSIONES Y TRABAJO FUTURO**………………………………………………………………………………115
2. **ANEXOS**……………………………………………………………………………………………………………………………117
3. **GLOSARIO**………………………………………………………………………………………………………………………121
4. **BIBLIOGRAFÍA**………………………………………………………………………………………………………………….122

Lista de imágenes

Figura. 1.1 Diagrama de bloques de todo el sistema implementado…………………………………….....20

Figura. 2.1 Comportamiento cíclico del campo de Galois…………………………………………………………20

Figura. 2.2 Circuito propuesto para la generación de un …………………………………………….20

Figura. 2.3 Circuito propuesto para la generación de un ……………………………………………..20

Figura. 2.4 Diagrama de flujo para la generación del campo de Galois…………………………………….20

Figura. 2.5 Circuito para realizar la suma en un Campo de Galois…………………………………………….20

Figura. 2.6 Circuito propuesto para realizar la multiplicación en un campo de Galois………………20

Figura. 2.7 Circuitos en un para los conversores……………….………………………………………..20

Figura. 2.8 Circuito para realizar la operación de potencia dentro de un campo de Galois……….20

Figura. 2.9 Circuito para realizar la inversa dentro de un campo de *Galois*……………………………...20

Figura. 3.1 Cada cuadro representa un símbolo dentro de una cadena de bits…………………………20

Figura. 3.2 Cadena de símbolos de paridad………………………………………………………………………………20

Figura. 3.3 Al mensaje se le añaden los bits de paridad, formando una palabra código…...........20

Figura. 3.4 LFSR utilizado para realizar la división.……………………………………………………………………20

Figura. 4.1 Diagrama de bloques del decodificador………………………………………………………………….20

Figura. 4.2 Circuito propuesto para el cálculo de un coeficiente de S(X)…………………………………..20

Figura. 4.3 Note que este circuito calculo el polinomio S(X) en n ciclos de reloj……………………….20

Figura. 4.4 Diagrama de flujo para el cálculo de un coeficiente de S(x)………………….…………………20

Figura. 4.5 Diagrama de flujo del algoritmo Berlekamp-Massey propuesto en [2]………..………….20

Figura. 4.6 Circuito propuesto para calcular d……………………………………………………………………….…20

Figura. 4.7 Primera bifurcación del algoritmo…………………………………………………………………………..20

Figura. 4.8 Se realiza el proceso A cuando la condición (d=0) es positiva………………………………….20

Figura. 4.9 Proceso B, note que el proceso B1 se realiza independiente del resultado de la bifurcación……………………………………………………………………………………………………………………………...20

Figura. 4.10 Circuito encargado de ejecutar el proceso D. ………………………………………………………20

Figura. 4.11 Circuito propuesto para el calculo de ………………………………………………….20

Figura. 4.12 Circuito propuesto para el calculo de………………………………………..…..…20

Figura. 4.13 Circuito propuesto para el calculo de las raíces de ………………………………………20

Figura. 4.14 Representación circuito de la búsqueda de Chien. ……………………………………………….20

Figura. 4.15 Circuito propuesto para el cálculo de la ecuación clave del algoritmo de Forney…20

Figura. 4.16 Circuito propuesto para el calculo de la deriva de …………….………………………….20

Figura. 4.17 Circuito propuesto para efectuar la corrección del error….…………………………………..20

Figura. 5.1 LFRS para generar una secuencia pseudo-aleatoria……..…………………………………………20

Figura. 5.2 Error de bit en una transmisión serial…….…….………………………………………………………..20

Figura. 5.3 Error de ráfaga en una transmisión serial………..……………………………………………………..20

Figura. 5.4 Distribución de error para un código 7-3 con sigma de 0.5………………………..……………20

Figura. 5.5 Parte de la implementación del generador de ruido…….…….………………………………….20

Figura. 5.6 Diagrama de bloques del canal implementado dentro de la FPGA……………………..…..20

Figura. 5.7 Función (representación para un código con un n mayor a 16)……………………….…20

Figura 5.8 Función , representación para un código con un n=7………………………………………….20

Figura. 5.9 Diagrama de flujo del proceso para llevar a cabo la configuración y puesta en funcionamiento del codificador y decodificador RS. Asociado al software……………………………….20

Figura. 6.1 Diagrama de conexionado del sistema implementado……………………………………………20

Figura. 6.2 Trama transmitida…..………..……………………………………………………………………………………20

Figura. 6.3 Diagrama de flujo del receptor (UART)……….………………………………………………………….20

Figura. 6.4 Diagrama de flujo transmisión (UART)….………………………………………………………………..20

Figura. 6.5 Multiplexor a la salida del modulo de trasmisión……..…………………………………………….20

Figura. 6.6 Entidad - modulo de comunicación UART……..………………………………………………………..20

Figura. 6.7 UCF utilizado en la implementación……………………………………………………………………….20

Figura. 6.8 Configuración del error en el software de control…………………………………………………..20

Figura. 6.9 Diagrama de clases del software…………………………………………………………………………….20

Figura. 7.1 Proceso de generación de archivos .vhd…………………………………………………………………20 Figura. 7.2 Generando las entidades VHDL a partir del panel de control………………………………….20 Figura. 7.3 Entidades VHDL generadas por el software y listas para simular…………………………….20 Figura. 7.4 Circuito del codificador RS(15,9)…………………………………………………………………………….20 Figura. 7.5 Simulación del funcionamiento del codificador………………………………………………………20 Figura. 7.6 Circuito de implementación del síndrome………………………………………………………………20 Figura. 7.7 Simulación del funcionamiento del síndrome…………………………………………………………20 Figura. 7.8 Circuito del algoritmo Berlekamp-Massey—Parte A………………………………………….……20 Figura. 7.9 Circuito del algoritmo Berlekamp-Massey—Parte B……………………………………………....20 Figura. 7.10 Simulación del funcionamiento del Berlekamp-Massey………………………………………..20 Figura. 7.11 Circuito del algoritmo de Chien…………………………………………………………………………….20 Figura. 7.12 Simulación del funcionamiento del algoritmo de Chien………………………………………..20 Figura. 7.13 Circuito del algoritmo Forney……………………………………………………………………………….20 Figura. 7.14 Simulación del funcionamiento del algoritmo de Forney………………………………………20 Figura. 7.15 Circuito del algoritmo de corrección…………………………………………………………………….20 Figura. 7.16 Simulación del funcionamiento del algoritmo de corrección…………………………………20 Figura. 7.17 Circuito decodificador RS(15,9)…………………………………………………………………………….20 Figura. 7.18 Simulación del decodificador RS(15,9)………………………………………………………………….20 Figura. 7.19 Resultados del panel de control…..……………………………………………………………………….20 Figura. 7.20 Incremento del número de slices con el incremento en el número de bits por símbolo……………………………………………………………………………………………………………………………………20 Figura. 7.21 Incremento del número de flip-flops con el incremento en el número de bits por simbolo…………………………………………………………………………………………………………………………………...20Figura. 7.22 Incremento del número de LUTs con el incremento en el número de bits por símbolo……………………………………………………………………………………………………………………………………20 Figura. 7.23 Incremento del número de slices con el incremento en el número de símbolos de paridad…………………………………………………………………………………………………………………………………….20Figura. 7.24 Incremento del número de flip-flops con el incremento en el número de símbolos de paridad……………………………………………………………………………………………………………………………….20 Figura. 7.25 Incremento del número de LUTS con el incremento en el número de símbolos de paridad…………………………………………………………………………………………………………………………………….20Figura. 7.26 Validación del funcionamiento de la calculadora modo alfas………………………………..20 Figura.7.27 Validación del funcionamiento de la calculadora modo binario…………………………….20 Figura.7.28 Validación del funcionamiento de la calculadora modo conversor……………..…………20 Figura. A1 Spartan 3ª3AN apariencia física………………………………………………………………………………20 Figura. B1 Conversor USB-SERIAL utilizado en la comunicación. Apariencia física……………………20

Lista de tablas

Tabla 2.1Definicion de los primeros elementos del campo………………………………………………………20

Tabla 2.2 Lista de polinomios primitivos con su representación binaria a utilizar…………………….20

Tabla 2.3 Prueba de escritorio del circuito propuesto para generar un ………..……………..20

Tabla 2.4 Tabla de suma para un …………………………………………………………………………………20

Tabla 2.5 Tabla de multiplicación para un ……………………………………………………………………20

Tabla 4.1 Salida de la entidad contador para calcular los n-k coeficientes del síndrome……..…..20

Tabla 4.3. Salidas del contador del síndrome………………………………………………………………………..…20

Tabla 4.4. Variación de con respecto a *l*………..……………………………………..20

Tabla 4.5. Salidas de los contadores que son multiplicadas por los coeficientes de para ………………………………………………….……..………….20

Tabla 4.6. Calculo de la inversa a través de una tabla……..……………………………………………..………..20

Tabla 5.1 Bits de realimentación según longitud de LFSR…………………………………………………………20

Tabla 6.1 Comandos de inicio para la FPGA………………………………………………………………………………20

Tabla 7.1 Prueba de escritorio codificador RS(7,3)…………………………………………………………………..20

Tabla 7.2 Prueba de escritorio síndrome RS(15,9)……………………………………………………………………20 Tabla 7.3 Prueba de escritorio circuito del algoritmo Berlekamp-Massey………………………………..20 Tabla 7.4 Prueba de escritorio circuito del algoritmo Chien……………………………………………………..20 Tabla 7.5 Prueba de escritorio circuito de algoritmo de Forney……………………………………………….20 Tabla 7.6 Prueba de escritorio algoritmo de corrección……………………………………………………………20 Tabla 7.7 Resumen del consumo de hardware dependiendo de la variación de bits por símbolo……………………………………………………………………………………………………………………………………20 Tabla 7.8 Resumen del consumo de hardware dependiendo de los símbolos de paridad………..20

**1**

Introducción

Hoy en día la ingeniería en telecomunicaciones se ha dedicado a desarrollar sistemas de comunicaciones donde la rapidez y confiabilidad resultan fundamentales para responder a la demanda y necesidades de la sociedad actual. Uno de los problemas a los que se ha enfrentado es a los errores que se presentan en dichos sistemas debido a las características no ideales del canal de transmisión, por esto, uno de los retos de la industria de las telecomunicaciones es desarrollar sistemas libres de errores. Para esto se han desarrollado códigos que permiten la detección de los mismos para su posterior corrección, ya que en muchas ocasiones es preferible corregir posibles errores en el mensaje a tener que retransmitir este. La implementación de estos códigos se ha convertido en una de las disciplinas más relevantes cuando de diseñar soluciones de telecomunicaciones se trata.

Aunque el desarrollo de estos códigos se asoció inicialmente con la solución a los problemas que confrontaba (y confronta) la transmisión de información en sistemas de telecomunicaciones, aparecieron posteriormente nuevos campos de aplicación, por ejemplo, almacenamiento y protección de datos en memorias de computadoras, discos y cintas magnéticas, protección del funcionamiento de circuitos digitales contra el ruido, entre otros. En aplicaciones militares, donde también son ampliamente usados, tienen como propósito proteger la información contra interferencias provenientes del enemigo. También se utilizan para resolver problemas de potencia dada las limitaciones que muchos de los sistemas de comunicaciones tienen en cuanto a la potencia de la señal que pueden proveer, por ejemplo, puede resultar muy costoso transmitir alta potencia en sistemas de comunicaciones satelitales.


El desarrollo de estos códigos en las aplicaciones anteriormente mencionadas y en las demás aplicaciones en las que se ve involucrada la transmisión de datos se ha dado gracias al desarrollo de herramientas matemáticas como los campos de Galois , ya que el funcionamiento de estos códigos consiste en añadir bits de redundancia al mensaje, que sirven para determinar la ubicación de los errores en el mismo si es que los hay, para entonces pasar a su posterior corrección si es posible en el receptor y así recuperar el mensaje original. Las operaciones anteriores, detección y corrección, de los posibles errores, están fundamentadas en los procedimientos a que se someten los elementos de dichos campos.

Dentro de estos códigos encontramos los códigos BCH los cuales son códigos de corrección de múltiple error (multiple-error correcting codes) y fueron desarrollados por Bose and Ray-Chaudhuri (1960), Hocquenghem (1959) y Reed y Solomon (1960). Estos últimos desarrollaron una clase especial de códigos no binarios llamados códigos Reed-Solomon[1]. Los códigos Reed-Solomon son los más utilizados ya que se encuentran en sistemas de comunicaciones móviles como los celulares, en comunicaciones satelitales, en televisión digital (DVB), en módems de alta velocidad como ADSL y dispositivos de almacenamiento como DVD.

Estos códigos pueden ser implementados por hardware o por software dependiendo de la velocidad y el rendimiento que se requiera. La detección y corrección de errores cuando la tasa de transmisión es alta, demanda que los códigos exhiban un alto rendimiento, por lo tanto, se requiere de una implementación mediante hardware, mientras que sistemas con una baja tasa de transmisión de datos pueden soportar una implementación mediante software. Los códigos Reed-Solomon son implementados en hardware combinando así las dos bondades descritas anteriormente.

La implementación en hardware de los códigos Reed-Solomon usualmente se realiza por medio de FPGA debido a la velocidad de procesamiento que esta ofrece. Para lograr tal cosa resulta conveniente diseñar los circuitos digitales por medio de lenguajes de descripción de hardware como VHDL, Verilog, entre otros, ya que, por medio de estos se realiza la programación de dispositivos lógicos programables (PLDs, CPLD y FPGA), los cuales permiten una depuración y prueba de diseños digitales de alta complejidad.

En este proyecto se implementó a través de una FPGA un codificador y decodificador Reed-Solomon RS para detectar y corregir errores en canales lineales y no lineales bajo diferentes condiciones de ruido. El serial que posee la tarjeta de desarrollo fue utilizado para enviar los datos al codificador y recibirlos desde el decodificador, visualizando estos datos una vez recibidos en un panel simulado por medio de una herramienta de computación, la figura 1.1 muestra el diagrama de todo el sistema que se pretende realizar. Esta herramienta será de gran utilidad en los laboratorios de la Universidad Distrital Francisco José de Caldas ya que, les permitirá a los estudiantes hacer estudio del codigo RS en los cursos de comunicaciones o sobre las aplicaciones anteriormente mencionadas. Además, a partir de esta versión, será posible implementar futuros desarrollos sobre este tipo de técnica de corrección y detección de errores tanto académicas como de mercado.



*Figura. 1.1 Diagrama de bloques de todo el sistema implementado.*

1.1 Justificación

Es importante que en los laboratorios de la Universidad Distrital Francisco José de Caldas se cuente con los elementos necesarios para que los estudiantes puedan afianzar y desarrollar sus capacidades, en específico herramientas que les sirvan para poner en práctica los conocimientos adquiridos.

Teniendo en cuenta lo anteriormente expuesto, es importante desarrollar un codificador y un decodificador Reed-Solomon que sirva como herramienta de apoyo en los cursos de comunicaciones, telecomunicaciones y grupos de investigación referentes al área.

La implementación de dicho codificador y decodificador es importante hacerlo sobre una FPGA[9] teniendo en cuenta la capacidad y velocidad de procesamiento que esta nos ofrece a un costo bajo, además de ser un elemento con el que la universidad cuenta en este momento. Por lo cual se puede afirmar que el proyecto es económicamente viable ya que es algo concreto que se pretende realizar con recursos que la Universidad posee, además de ser ejemplo para otras instituciones académicas en el fomento de elaboración de herramientas propias para desarrollos sobre estas.

Además de lo anterior se debe tener en cuenta que existe un mercado laboral en el cual las exigencias son cada vez mayores, el estudio y profundización en códigos Reed-Solomon proporcionará herramientas muy útiles para desenvolverse en dicho ámbito, ya que el conocimiento de estos códigos es una necesidad laboral debido a la cantidad de aplicaciones en los que se encuentran hoy en día como lo son las comunicaciones satelitales. A la vez este trabajo de grado servirá para incentivar a la comunidad académica a realizar investigaciones alrededor de los códigos BCH, temática que poco se ha estudiado y profundizado en la Universidad Distrital Francisco José de Caldas, además que servirá de herramienta para futuros desarrollos que se quieran elaborar en la universidad.

1.2 Objetivos

Implementar un codificador y decodificador Reed-Solomon RS a partir de los campos de Galois en canales lineales y no lineales bajo diferentes condiciones de ruido con el objeto de generar, detectar y corregir errores en sistemas de comunicaciones digitales a través de una FPGA.

1.2.1. Objetivos específicos.

* Elaborar una herramienta que calcule el campo de Galois y realice las operaciones de suma y multiplicación del campo; necesaria para facilitar el diseño del codificador y decodificador R-S.
* Diseñar el codificador y decodificador Reed-Solomon que va a ser implementado.
* Implementar sobre una FPGA el codificador y decodificador Reed-Solomon.
* Simular un canal lineal y un canal no lineal, con diferentes tipos de ruidos mediante la FPGA con el fin de probar el codificador y decodificador Reed-Solomon que fue implementado.
* Diseñar mediante el uso de una herramienta de computación un panel de control en forma de banco de prueba para probar el funcionamiento del codificador y decodificador Reed-Solomon ya implementado.

**2**

Campos de Galois y su importancia en los códigos de corrección y detección de errores.

La historia de los códigos de transmisión de datos (data-transmission codes) empezó en 1948 con la publicación de un famosos articulo hecho por Claude Shannon. Shannon mostro que cualquier canal de comunicación tiene un número C asociado a la capacidad del canal (medido en bit por segundo) de lo cual, siempre que la tasa de transmisión requerida *R* sea menor que C se puede diseñar un sistema de comunicación para el canal que posea una probabilidad de error tan pequeña como se desee. Una importante conclusión de la teoría de la información de Shannon es que es una pérdida de tiempo tratar de mejorar la probabilidad de error en el proceso de modulación y demodulación, ya que es más barato y más efectivo usar un poderoso código de transmisión de datos. Sin embargo Shannon no dijo como encontrar estos códigos solo nos demostró la existencia de ellos y su rol[4].

Los códigos de transmisión de datos son un tema simple y difícil al mismo tiempo. Es simple en el sentido de que cualquier persona calificada puede entenderlo fácilmente, pero es difícil a la hora de desarrollar una solución al problema. Suponga que toda la información puede ser representada como datos binarios, es decir una secuencia de unos y ceros. Estos datos binarios son transportados a través de un canal binario que ocasionalmente produce errores en la transmisión. El propósito de un código es agregar símbolos extras a los datos, de modo que los errores puedan ser encontrados y corregidos en el receptor. Es decir, una secuencia de datos es representada por una secuencia de datos más larga, que contenga la suficiente redundancia para proteger los datos.

A partir de la matemática desarrollada por Galois, se logra tratar matemáticamente este problema y a partir de estos encontrar diferentes soluciones al problema de codificación que se necesita en los canales de comunicación.

2.1. Definición de un campo de Galois.

El funcionamiento de los códigos no-binarios[[1]](#footnote-1) como el Reed Solomon (RS) está basado en la matemática de los campos finitos denominados campos de *Galois[[2]](#footnote-2).* Un campo de *Galois* está formado a partir de polinomios denominados *polinomios primitivos*, de dichos polinomios se crean los campos de Galois de elementos denotados , cabe mencionar que debe ser un número primo para que el campo cumpla las propiedades de suma y multiplicación por cerradura.[[3]](#footnote-3)

* *Cerradura por suma:*Para cada elemento a, b y c que pertenecen al campo, pertenece al campo. En la ecuación 2.1 se muestra el elemento entidad para la suma que corresponde al elemento nulo

(2.1)

* *Cerradura por multiplicación:* Para cada elemento a, b y c que pertenecen al campo,pertenece al campo. El elemento entidad en la multiplicación se define en la ecuación 2.2

(2.2)

A partir de un se puede crear un campo de *Galois*  extendido denotado como donde m puede ser cualquier número real positivo, el campo inicial entra a ser un subconjunto de En la práctica se utiliza comúnmente los campos de *Galois* extendidos que surgen a partir de denominado campo de *Galois* binario, debido a que solamente posee dos elementos el cero y el uno, precisamente por esta razón es que son los más utilizados en la implementación ya que la manipulación binaria que se puede hacer con estos campos es mucho más sencilla.

Al realizar el campo extendido se crea un campo con elementos, incluyendo el elemento nulo, los elementos de estos campos son los utilizados en la construcción de los códigos Reed Solomon. Al ser un subconjunto del campo extendido los elementos del este campo también son elementos del campo extendido, por lo que los números 0 y 1 son los primeros elementos conocidos, sin embargo se sabe que deben existir elementos adicionales para completar el conjunto de componentes del campo extendido; estos elementos serán denotados de ahora en adelante por medio del símbolo ,donde cada elemento del campo diferente de cero puede ser denotado por una potencia de .

A partir de lo anterior conociendo que todos los elementos del campo diferentes de cero se pueden representar por una potencia de se podría empezar definiendo que el elemento uno corresponde a , siguiendo con la lógica se empieza a construir los elementos del campo multiplicando el último elemento encontrado por , obteniendo como resultado un conjunto de F elementos representados en la ecuación 2.3.

F={0,,.,…, (2.3)

Recordando las propiedades de un campo de *Galois* tenemos que el número de elementos del campo debe ser finito, por lo que uno los elementos generados en el conjunto F no son del todo diferentes y debe existir un punto donde se empiecen a repetir de forma cíclica como se muestra en la figura 1.




Figura. 2.1 Comportamiento cíclico del campo de *Galois.*

Partiendo de lo anteriormente expuesto y teniendo en cuenta que se mencionó que los elementos faltantes del campo por conocer son , se puede definir que el último elemento del campo se puede nombrar de la forma , de acuerdo al diagrama de la figura 1 el elemento que sigue en el campo es que debe ser igual a como se caracteriza por medio del polimo irreducible mostrado en la ecuación 2.4.

(2.4)

De la ecuación 2.4 se puede obtener la ecuación 2.5.

(2.5)

Usando la definición de este polinomio, cualquier elemento del campo que tiene una potencia igual o mayor a puede ser reducido a un elemento con una potencia menor que , como se muestra en la ecuación 2.6.

(2.6)

A partir de 2.6 se puede redefinir el conjunto F como se muestra en la ecuación 2.7.

F={0,,.,…,, (2.7)

Cada uno de los 2m elementos del campo GF(2m) puede ser representado por un polinomio distinto de grado m-1 o menor, donde los coeficientes de dicho polinomio pertenecen al campo GF(2). Se denota cada elemento diferente de cero de GF(2m) como un polinomio , donde al menos uno de los coeficientes m de es diferente de cero. Para como se muestra en la ecuación 2.8.

(2.8)

**Creación de campos de *Galois extendidos***

Se necesitan una clase especial de polinomios para definir un campo de Galois llamados, polinomios primitivos. Estos polinomios tienen la característica de que al dividirlos por donde se obtiene como resultado un residuo igual a cero y al dividirlos por el resultado generara un residuo diferente de cero.

Por ejemplo si se quisiera generar un código del RS(255,247) se debe utilizar un campo de GF(2m) con m=8 ya que se requiere que el número de símbolos sea igual al número de elementos del campo[[4]](#footnote-4), que para este caso es de 255 más el elemento nulo. Según la literatura el polinomio primitivo para generar se define en la ecuación 2.9.

(2.9)

Se define α como una raíz del polinomio como se muestra en la ecuación 2.10.

(2.10)

(2.11)

 A partir de la ecuación 2.11 se define.

(2.12)

 Dado que en un campo binario -1=1

(2.13)

Se definen los primeros elementos como se muestran en la tabla 1, a partir de la teoría presentada anteriormente.

|  |  |
| --- | --- |
|  | 1 |
|  |  |
|  |  |
|  |  |
|  |  |
|  |  |
|  |  |
|  |  |

Tabla 2.1 Definición de los primeros elementos del campo.

A partir de los primeros elementos se pueden construir el resto de elementos del campo.

Por ejemplo partiendo de la ecuación 2.13 se obtiene como se muestra en la ecuación 2.14.

(2.14)

 Si multiplicamos por la ecuación 2.14 obtenemos , como se muestra en la ecuación 2.15.

(2.15)

(2.16)

(2.17)

De la forma como se genero , se procede continuamente hasta generar todos los elementos del campo.

Para un diseño computacionalmente viable se escriben los coeficientes del polinomio formando un número binario de 8 bits, donde el grado de X representa la posición en el arreglo de 8 bits. Es decir, que el coeficiente que acompaña a X7 es representado por el bit más significativo mientras que coeficiente que acompaña a X0 se representa con el bit menos significativo del byte.

* + 1. Algoritmo e implementación para generar un campo de Galois(n,k)

El campo de *Galois* se creó por medio del software reconfigurable desarrollado, del circuito propuesto en [XX] se propone una generalización del sistema para poder crear cualquier campo a partir de los polinomios primitivos conocidos para *m* entre 3 y 8, los cuales se muestran en la tabla 2.2.

|  |  |  |
| --- | --- | --- |
| ***X*** | ***Polinomio primitivo*** | ***Representación binaria*** |
| 3 |  | 11 |
| 4 |  | 11 |
| 5 |  | 101 |
| 6 |  | 11 |
| 7 |  | 1001 |
| 8 |  | 11101 |

Tabla 2.2 Lista de polinomios primitivos con su representación binaria a utilizar.

En la tabla también se muestra la representación binaria de , que se utilizó en el diseño del circuito. En la figura 2.2 se muestra el circuito propuesto para generar cualquier campo de *Galois*.




Figura. 2.2 Circuito propuesto para la generación de campos de *Galois*

Los valores con entre 0 y -1 corresponden a los bits de la representación binaria de , si el circuito está abierto se tiene que la entrada del sumador es cero por lo que se podría omitir, por ejemplo si se desea crear un se debe utilizar el cuya representación binaria es “11”, el circuito a utilizar se muestra en la figura 2.3.




Figura. 2.3 Circuito propuesto para la generación de un


A partir del circuito presentado en la Figura 2.3 y teniendo en cuenta que la validación de los resultados en este libro se basa en un se desarrolló la prueba de escritorio para verificar la validez del circuito y determinar los elementos del campo, partiendo de que los registros se cargan con el primer elemento correspondiente a . La prueba de escritorio se muestra en la tabla 2.3.

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***Clk*** | ***b3*** | ***b2*** | ***b1*** | ***b0*** | ***s\_alfa*** | ***s\_binario*** | ***s\_decimal*** | ***rep\_polinomial*** |
| 0 | 0 | 0 | 0 | 1 |  | 0001 | 1 |  |
| 1 | 0 | 0 | 1 | 0 |  | 0010 | 2 |  |
| 2 | 0 | 1 | 0 | 0 |  | 0100 | 4 |  |
| 3 | 1 | 0 | 0 | 0 |  | 1000 | 8 |  |
| 4 | 0 | 0 | 1 | 1 |  | 0011 | 3 |  |
| 5 | 0 | 1 | 1 | 0 |  | 0110 | 6 |  |
| 6 | 1 | 1 | 0 | 0 |  | 1100 | 12 |  |
| 7 | 1 | 0 | 1 | 1 |  | 1011 | 11 |  |
| 8 | 0 | 1 | 0 | 1 |  | 0101 | 5 |  |
| 9 | 1 | 0 | 1 | 0 |  | 1010 | 10 |  |
| 10 | 0 | 1 | 1 | 1 |  | 0111 | 7 |  |
| 11 | 1 | 1 | 1 | 0 |  | 1110 | 14 |  |
| 12 | 1 | 1 | 1 | 1 |  | 1111 | 15 |  |
| 13 | 1 | 1 | 0 | 1 |  | 1101 | 13 |  |
| 14 | 1 | 0 | 0 | 1 |  | 1001 | 9 |  |
| 15 | 0 | 0 | 0 | 1 |  | 0001 | 1 |  |

Tabla 2.3 Prueba de escritorio del circuito propuesto para generar un

De la prueba de escritorio se puede verificar el funcionamiento del circuito y la propiedad finita del campo de *Galois* ya que si observamos con detalle podemos ver que es igual a . A partir de esto se definen las operaciones de suma y multiplicación para dicho campo presentadas en las tablas 2.2 y 2.3 respectivamente.

Para ofrecer una mayor claridad, en la construcción del campo se muestra el diagrama de flujo de la figura 2.4.



*Figura. 2.4 Diagrama de flujo para la generación del campo de Galois.*

2.2. Operaciones en campos de Galois

2.2.1 Suma

La adición de dos elementos del campo finito de *Galois* está definida como la suma en modulo-2 de cada uno de los coeficientes del polinomio de sus respectivas potencias, de la misma forma la multiplicación se efectúa como en un polinomio real pero las operaciones entre los coeficientes de los polinomios se realizan en modulo-2.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  | 0 |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  | 0 |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  | 0 |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  | 0 |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  | 0 |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  | 0 |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  | 0 |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |

Tabla 2.4 Tabla de suma para un

***Implementación del circuito de la Suma en un GF(n,k)***

El circuito para realizar la suma es sumamente sencillo, la propuesta se muestra en la figura 5.



*Figura. 2.5 Circuito para realizar la suma en un Campo de Galois.*

Del circuito se puede mencionar que es una compuerta lógica *XOR* bit a bit, donde *a* y *b* son el valor en binario del símbolo y *suma* la salida de la operación.

* + 1. Multiplicación

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

Tabla 2.5 Tabla de multiplicación para un

* + - 1. ***Algoritmo e implementación del circuito de la Multiplicación en un GF(n,k)***

Recordando la teoría de las operaciones en un campo de *Galois* y observando los resultados obtenidos en las tablas 2.4 y 2.5 que la demuestran, podemos analizar que la multiplicación es más sencilla si la realizamos con la representación en *alfas* de los símbolos y la suma en la representación binaria. Cabe mencionar que la entrada de todos los bloques está en la representación binaria por lo que para realizar la implementación de la multiplicación en un campo de *Galois* se propone el circuito mostrado en la figura 2.6, siendo *a* y *b* los dos símbolos en su forma binaria a multiplicar y *mult* el resultado del cálculo.




Figura. 2.6 Circuito propuesto para realizar la multiplicación en un campo de Galois

Cabe mencionar que la suma presente en el circuito es una suma normal en el campo de los números reales. El bloque que se añade para realizar la operación en mod(), es para evitar que el resultado se desborde del tamaño del campo; es decir con este control se le da la propiedad de cerradura por multiplicación.

Los bloques *binary to alfa* y *alfa to binary*, son bloques creados para realizar las conversiones del valor del símbolo en alfa[[5]](#footnote-6) al valor del símbolo en binario y viceversa. En la figura 2.7 se presenta un ejemplo de estos bloques para un .[[6]](#footnote-7)




Figura. 2.7 Circuitos en un para los conversores a) De binario a alfa b) De alfa a binario

* + 1. Potenciación

***Implementación y algoritmo para realizar la Potencia.***

En la figura 2.8 se presenta el circuito propuesto para realizar el cálculo de la potencia dentro de un campo de *Galois,* definida esta como se muestra en la ecuación 1.

(1)

******

Figura. 2.8 Circuito para realizar la operación de potencia dentro de un campo de *Galois.*

* + 1. Inversa

En la figura 2.9 finalmente se muestra el circuito propuesto para realizar el cálculo de inversa dentro de un campo de *Galois* siendo este como se describe en la ecuación 2.


******

Figura. 2.9 Circuito para realizar la inversa dentro de un campo de *Galois.*

*(2)*

Esta tarea en la descripción de hardware se puede realizar directamente por medio de un banco de registros, donde el selector del banco sea *ain* y la salida del banco sea *aout*, el valor de los registros se obtienen por medio del software desarrollado, siendo este estático y calculado por medio del circuito mostrado en la figura 2.9.

**3**

Codificador Reed-Solomon

3.1. Construcción del polinomio generador.

Un código Reed-Solomon se expresa de la forma , donde *n* es el número de símbolos del campo y *k* el número de símbolos que componen el mensaje. El número de símbolos de paridad está dado por , donde *t* representa el número máximo de símbolos erróneos que puede corregir el código. Para adicionar estos *2t* símbolos de paridad se utiliza un polinomio que los genere, llamado polinomio generador. El polinomio generador para un código R-S puede ser expresado de la siguiente forma.

(3.1)

Note que el grado del polinomio generador es igual al número de símbolos de paridad[[7]](#footnote-8). Por consiguiente deben existir *2t* raíces para , siendo estas potencias sucesivas de , es decir que las raíces de serán No es necesario empezar con la raíz , se puede empezar con cualquier otra raíz sin ningún problema. De modo que también podemos representar a en términos de sus raíces como se describe a continuación.

A partir de la representación de en términos de sus raíces, es sencillo construir el polinomio en su forma expandida (ecuación 3.1.) para cualquier código R-S. A partir de ahora vamos a describir el algoritmo utilizado para generar los símbolos de paridad que se añadirán al mensaje.

Los códigos R-S son códigos cíclicos que se codifican en forma sistemática, análoga al proceso de codificación binaria [1]. Si se mira de una manera práctica, se tiene una cadena de k símbolos que representan el mensaje como en la figura 3.1. Y se desea añadir al mensaje una cadena de bits de paridad (figura 3.2) para formar una palabra código *ó codeword* (figura.3.3)

...

*Figura. 3.1 Cada cuadro representa un símbolo dentro de una cadena de bits.*

...

*Figura. 3.2 Cadena de símbolos de paridad.*

...

...

Figura. 3.3 Al mensaje se le añaden los bits de paridad, formando una palabra código (codeword).

Note que cada una de las posiciones dentro de las cadenas de símbolos representa uno de los literales del polinomio, vamos a representar lo que acabamos de hacer de una manera matemática para poder aclarar mejor este concepto.

Tenemos un polinomio que representa el mensaje y otro que representa los bits de paridad de la siguiente forma:

Ahora se desea formar una palabra código añadiendo símbolos de paridad al mensaje, note que si sumamos directamente estos polinomios se modificaría el mensaje ya que se sumarian los coeficientes de con los de y se perdería el mensaje, por ende se multiplica a por , de este modo se logra unir el mensaje con los símbolos de paridad sin afectar al mismo. De esta forma un *codeword* queda definido como:

(3.2)

(3.3)

La ecuación (3.2) es lo que deseamos a la salida de nuestro codificador Reed-Solomon, nuestro mensaje más la información de paridad que va a proteger nuestra información. La ecuación (3.3) muestra la expansión de la ecuación (3.2).

3.2. Calculo de p(x)

Para calcular dividimos a por el polinomio generador lo cual puede ser escrito de la siguiente forma:

(3.4)


Donde y son el coeficiente y residuo respectivamente. Note que el residuo de esta división son nuestros símbolos de paridad. La ecuación 3.4 también puede ser expresada como:

(3.5)

Es decir que lo que se pretende hacer con el codificador es obtener el residuo al dividir por el polinomio generador y luego sumarlo a para obtener a su salida la ecuación (3.2) como se había mencionado anteriormente. La división se puede realizar mediante un sistema de corrimiento de registros que se explicará a continuación.

3.3. Sistema de corrimiento de registros de (n-k) etapas

Se usa un circuito para realizar la codificación R-S(n,k) de una secuencia de símbolos partiendo del polinomio generador descrito en la ecuación (3.1). El circuito que se requiere para lograr esta división es un LFSR (Linear Feedback Shift Register) como el que se muestra en la figura 3.4.



*Figura. 3.4 LFSR utilizado para realizar la división*

Cada uno de los registros (representados como un cuadrado), guarda los *m* bits que componen cada uno de los símbolos. El circuito mostrado en la figura 3.4 se encarga de añadir los bits de paridad, codificando de este modo el mensaje[19]. Su funcionamiento se describe a continuación.

1. El switch 1 permanece cerrado durante los primeros *k* ciclos de reloj, permitiendo alimentar los (n-k) registros con los símbolos que componen el mensaje.
2. El switch 2 permanece en la posición mostrada en la figura 4 durante los primeros *k* ciclos de reloj con el fin de permitir la transferencia directa de los símbolos del mensaje a la salida.
3. Después de que se ha transferido el k-ésimo símbolo a la salida, el switch 1 y 2 conmutan.
4. El residuo, el cual está contenido en los *(n-k)* registros del circuito empieza a moverse a la salida.
5. El número total de ciclos que toma en realizarse la codificación es *n* y el contenido a la salida representa el polinomio del *codeword* , donde representa los símbolos de paridad y los símbolos del mensaje a transmitir.

Hay que tener en cuenta que todas las operaciones de suma y multiplicación son diferentes para cada código, como se mostró en capítulos anteriores y que estas deben ser definidas para cada uno de los campos. Debido a esto realizar una prueba de escritorio de los algoritmos de división mediante LFSR resulta tedioso, pero se recomienda al estudiante hacerlo con un código pequeño, para que comprenda mejor el funcionamiento del mismo.

Las raíces del polinomio generador deben ser las mismas que las del *codeword*, ya que un *codeword* valido se puede expresar de la forma:

(3.6)

De modo que si se evalúan las raíces de en cualquier y es un *codeword* valido, estas deben hacer cero al polinomio . Es decir:

=0

**4**

Decodificador Reed-Solomon

El mensaje a transmitir ha sufrido una codificación RS(n,k) convirtiéndose en una de las palabras código de un campo finito. Esta palabra código (*codeword*) es transmitida a través de un canal, ya sea por el espacio, por cables de telefonía e internet, caminos de cobre dentro de una placa de circuito impreso o un dispositivo de almacenamiento como DVD, CD-ROM, un disco duro, etc.. El *codeword* transmitido se ve afectado por diferentes factores dentro del canal, como ruido.

Las señales que viajan a través de un canal, son corrompidas. Por ejemplo una señal puede verse afectada por ruido aditivo, experimentar algún retraso, un problema de jitter, sufrir de atenuación debido a la distancia de propagación y/o adquirir un nivel dc; además pueden producirse patrones de interferencia constructiva y destructiva al aparecer objetos en el camino de la señal o generarse interferencias debido a otros canales usados en el mismo medio. Todos estos fenómenos mencionados anteriormente pueden ocurrir todos al mismo tiempo. [2]

Debido a estos factores el *codeword* puede llegar a presentar errores en los símbolos que lo componen.

Para un *codeword* de símbolos el patrón del error, , puede ser descrito con un polinomio de la siguiente forma.

(4.1)


Cabe aclarar que este polinomio solo puede tener *t* factores diferentes de cero, ya que como vimos anteriormente *t* es el límite de corrección del código RS. De lo contrario el error sobrepasará la capacidad de corrección del código. Denotamos a como el polinomio del *codeword* que hemos recibido y que ha sido corrompido por el canal, el cual puede ser representado como la suma del *codeword* original más el patrón de error de la siguiente forma:

Luego es:

En existen *2t* incógnitas que deseamos averiguar, t localizaciones de los errores y t valores de los mismos. Note una diferencia importante entre la codificación no binaria y la binaria, en la codificación binaria basta con encontrar la localización del error, ya que al hacerlo, solo bastará con negar el bit erróneo para corregir el error, mientras que, en la codificación no binaria es necesario conocer el valor del error y su respectiva localización. Por ende al existir *2t* incógnitas, son necesarias *2t* ecuaciones para encontrarlas.

Se pretende entonces diseñar un decodificador Reed-Solomon para poder corregir estos errores. El decodificador Reed-Solomon está compuesto de 5 procesos como se muestran en la figura 4.1.

1. Síndrome.
2. Berlekamp-Massey.
3. Chien.
4. Forney.
5. Corrección.



*Figura. 4.1 Diagrama de bloques del decodificador.*

Cada uno de estos procesos dura pulsos de reloj. Es decir que un símbolo que ingrese al decodificador se tarda pulsos de reloj en ser procesado completamente. Note también que no es necesario generar una cola entre *codewords* en el proceso ya que la longitud de cada uno es de y por ende mientras un codeword esta siendo procesado en el Berlekamp-Massey el siguiente está siendo procesado en el síndrome por dar un ejemplo.

Lo primero que deseamos saber cuando llega un *codeword* es si tiene o no un error, para ello se evalúa el síndrome de este.

4.1. Síndrome

El síndrome es el resultado de una verificación en la paridad del *codeword r* que llega al receptor para determinar si este pertenece al conjunto de *codewords* del campo[17]. Si *r* es un *codeword* que pertenece al campo, el síndrome *S* será igual a cero, de lo contrario significa que *r*  es un codeword que no pertenece al conjunto de codeword*s* validos y por ende que este posee uno o más errores[[8]](#footnote-9). El síndrome *S* esta compuesto por simbolos, El cálculo del síndrome es bastante sencillo partiendo de la ecuación (6).

Se sabe que cada *codeword* es múltiplo del polinomio generador y por ende las raíces de son también las de . Luego puede escribirse como , note que si es evaluado en cada una de sus raíces y estas son igual a cero, y por ende se tratará de un *codeword* valido. Cualquier error resultará en un cálculo del síndrome *S* diferente de cero. El cálculo del síndrome puede expresarse como:

(4.2)


Note también que siempre va a ser cero cuando se evalúen las raíces de por ende el evaluar la ecuación (4.2) es equivalente a evaluar cada una de las raíces en como se muestra en la ecuación (4.3).

(4.3)

* + 1. Algoritmo e implementación

Como vimos en la explicación anterior, el cálculo del síndrome se resume en evaluar las raíces del polinomio generador en . Para ello se pueden implementar distintas alternativas. Por ejemplo, se puede guardar todo (lo que tardará n ciclos de reloj) y una vez que este guardado remplazar todas las raíces de en y así obtener , esto implica tener registros para guardar , multiplicadores y sumadores para obtener un solo coeficiente de S, es decir que para obtener todo se gastarían veces los recursos anteriormente descritos. A pesar de que es un procedimiento valido que obtiene el resultado deseado, existen alternativas que logran el mismo calculo en el mismo tiempo y tienen un mejor uso del hardware, el cual es importante para reducir costos y realizar la implementación sobre dispositivos de lógica reprogramable como una FPGA.

El algoritmo propuesto se desarrolla a partir del circuito mostrado en la figura (4.2), el cual calcula el valor de un coeficiente de en ciclos de reloj. El circuito evalúa cada una de las raíces de en , a medida que va entrando al decodificador y las va sumando y almacenando en el registro de salida, de esta forma se obtiene el valor de un coeficiente de en n ciclos de reloj.



*Figura. 4.2 Circuito propuesto para el calculo de un coeficiente de S(X).*


La entidad contador se encarga de arrojar la raíz evaluada en para que sea multiplicada por su coeficiente que acompaña al literal . Para el primer símbolo que llega al decodificador, el cual se representa como (entra primero el símbolo más significativo), se evalúa la raíz en el literal y se multiplica por su coeficiente que la acompaña . Es decir que para el primer término de *S* y para el primer símbolo que llega al decodificador, contador debe entregar a su salida , para el segundo símbolo y así sucesivamente. Esto se ilustra mejor en la tabla 4.1.

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| Reloj | Entrada | Contador | Contador | … | Contador | Contador |
| 1 |  |  |  | … |  |  |
| 2 |  |  |  | … |  |  |
| … | … | … | … | … | … | … |
| n-1 |  |  |  | … |  |  |
| n |  |  |  | … |  |  |

*Tabla 4.1 Salida de la entidad contador para calcular los n-k coeficientes del síndrome.*

Cuando se computa el primer término que llega al decodificador , este es guardado en el registro, luego en el pulso dos se evalúa y se suma con el valor guardado en el pulso anterior y se actualiza el valor del registro con ; este proceso se realiza veces simultáneamente para los coeficientes del síndrome, como puede ilustrarse en la figura 4.3.

Note que de manera practica en un código RS(7,3), para el cálculo del segundo coeficiente de el primer valor a la salida del *Contador* será como lo describe la tabla 4.1. , el cual es equivalente a . Se desarrolló un algoritmo sencillo que realiza el ajuste respectivo. Escribamos los exponentes de la salida del *Contador* en forma binaria (Tabla 4.2.).



*Figura. 4.3 Note que este circuito calculo el polinomio S(X) en n ciclos de reloj.*


El exponente más alto que puede llegar a aparecer, se producirá al evaluar la última raíz de en el primer ciclo de reloj, es decir , que para un código RS(7,3) representa un , por ende se usan 5 bits para representar cualquier exponente dentro de este rango. De forma general la cantidad de bits necesaria para representar el exponente más alto dentro de contador está dada por:

Luego de representar el exponente con *p* bits, se separa este en B1 y B2 como muestra la tabla 4.2., y se suma B1 + B2 para obtener el exponente deseado a la salida de la entidad contador para un código RS(7,3). Se debe tener en cuenta el caso para el cual B2 es igual a todos sus bits en ‘1’ donde se debe colocar una condición que convierta este valor a

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| A1 | A2 | B | B1 | B2 | B2+B1 |
|  |  | 01100 | 01 | 100 | 101 |
|  |  | 01010 | 01 | 010 | 011 |
|  |  | 01000 | 01 | 000 | 001 |
|  |  | 00110 | 00 | 110 | 110 |
|  |  | 00100 | 00 | 100 | 100 |
|  |  | 00010 | 00 | 010 | 010 |
|  |  | 00001 | 00 | 001 | 001 |

*Tabla 4.3. A1 representa la salida del contador partiendo de la tabla 4.1. A2 es la salida real del contador, B la representación del exponente de A1 en binario con p bits, B1 representa los p-m bits más significativos de B y B2 los m bits menos significativos de B.Para un codigo RS(7,3).*

Este procedimiento se puede aplicar a cualquier código RS(n,k) si se desea implementar el algoritmo aquí propuesto. En la figura 4.4 se muestra un diagrama de flujo para el cálculo de un coeficiente de , que puede ayudar a aclarar todo lo explicado anteriormente.



*Figura. 4.4 Diagrama de flujo para el cálculo de un coeficiente de S(x).*

Dónde:

* c representa la salida del contador.
* R el polinomio .
* S el coeficiente i de .

4.2. Localización del error

Suponga que hay v errores en el *codeword* en las posiciones De esta forma podemos escribir el polinomio del error mostrado en la ecuación (4.1) como:

(4.4)

Los índices se refieren al primer, segundo,… -ésimo error y los índices J, se refieren a la localización del error. Para lograr corregir el *codeword* cada localización y cada valor del error . , donde deben ser determinados. Definimos un número para la localización del error denotado como y luego se obtienen los símbolos del síndrome por la sustitución de dentro del polinomio que ha sido recibido para .

(4.5)

Hay valores desconocidos (t valores de error y t localizaciones del error), y ecuaciones simultaneas. Sin embargo estas ecuaciones simultaneas no pueden ser resultas de manera convencional ya que no son lineales (debido a que algunos de los valores desconocidos tienen exponentes mayores a uno). Cualquier técnica que resuelva este sistema de ecuaciones es conocida como un *algoritmo de* *decodificación Reed-Solomon.*

Una vez un vector de síndromes no nulo (uno o más símbolos son diferentes de cero) ha sido calculado, lo siguiente es descubrir donde está el error, para ello se define un polinomio localizador del error como:

(4.6)

Las raíces de son El reciproco de las raíces de son los simbolos que representan la localización del error en , Luego, usando técnicas de modelamiento auto-regresivo, formamos una matriz a partir de los síndromes, donde los primeros *t* síndromes son usados para predecir el siguiente síndrome. Esto lo podemos observar a continuación:

(4.7)

Se aplica el modelo auto-regresivo de la ecuación (4.7), note que el tamaño de esta matriz es de . El procedimiento matemático para hallar la localización del error a partir de la ecuación (4.7) es el mismo que se usa para resolver cualquier sistema de ecuaciones. Es decir que la solución a la ecuación (4.7) la podemos representar como:

Encontrados los coeficientes de podemos fácilmente obtener el polinomio localizador del error.

4.2.1 Algoritmo de Berlekamp-Massey

Para poder resolver la ecuación (4.7) y obtener el polinomio localizador del error, , existen diferentes algoritmos dentro de los cuales se destacan el *“Algoritmo de Euclides”* y el *“El algoritmo de Berlekamp-Massey”* y *se* han hecho algunas mejoras a estos como el RIBM[10] *.* El algoritmo de Berlekam-Massey se describe a continuación y fue tomado de [3].

**Algoritmo de Berlekamp-Massey**

Entrada:

Inicialización:

*L* = 0 (Longitud actual del LFSR)

(conexión actual del polinomio)

(conexión del polinomio antes del último cambio)

*l=*1 (*l* es , la cantidad de corrimiento)

(Antes de la discrepancia).

(calcula la discrepancia).


(el polinomio no cambia).

(Ninguna longitud cambia en la actualización)

(actualiza con el cambio de longitud)

(guardamos temporalmente en .)

Este algoritmo puede representarse de una manera más clara como muestra el diagrama de flujo de la figura 4.5.



***Figura. 4.5 Diagrama de flujo del algoritmo Berlekamp-Massey propuesto en [2]. Note que se hizo una pequeña modificación para calcular solo una vez.***

Como la implementación que estamos haciendo es hecha sobre hardware, se traduce este diagrama de flujo a un circuito que pueda ser implementado en una FPGA.

4.2.2 Implementación

El cálculo de *d* para cualquier código RS se puede implementar mediante el circuito propuesto en la figura 6.

+

-t

c(1)

c(t-1)

c(t)

d

*Figura. 4.6 Circuito propuesto para calcular d.*

Luego de que *d* se calcula, se llega a una bifurcación donde se pregunta por la condición (d=0), y dependiendo de esta, se cambia o no el polinomio c(x). Esta bifurcación nos lleva a realizar dos procesos, uno que llamaremos A para cuando es afirmativa y otro que llamaremos B cuando esta condición no se cumpla. Circuitalmente se representa como:

*Figura. 4.7 Primera bifurcación del algoritmo.*

El proceso A simplemente consiste en incrementar el valor de *l* en uno y puede ser descrito como:

*l*

*Figura.4.8 Se realiza el proceso A cuando la condición (d=0) es positiva.*

El proceso B es más complejo ya que posee una bifurcación dentro de este, la cual depende de la condición . Esta bifurcación gestiona dos procesos, uno que llamaremos C cuando la condición se cumple y otro que llamaremos D cuando no lo hace. Es decir que el proceso B podemos representarlo como se muestra en la figura 4.9.

2L ≥ k

*Figura. 4.9 Proceso B, note que el proceso B1 se realiza independiente del resultado de la bifurcación.*


Como se puede evidenciar en el diagrama de flujo de la figura 4.5. El proceso que no depende de la bifurcación es la actualización de y al cual se a nombrado como proceso Los procesos , y se describen a continuación.

El proceso C es idéntico al proceso A y el circuito resultante es idéntico al mostrado en la figura 4.8. El proceso de D es mostrado en la figura 4.10.

*Figura. 4.10 Circuito encargado de ejecutar el proceso D.*

La actualización de se describe mediante , este calculo se divide en dos partes, primeros se calcula el termino como se muestra en la figura 4.11. Note que la entidad INV obtiene el inverso de que luego es multiplicado por y el polinomio , el resultado de este calculo es un polinomio del mismo grado de y al que llamaremos

La segunda parte del proceso consiste en sumar , note que si el termino fuera igual a uno, y se sumarian de la manera habitual (como una suma entre vectores), sin embargo, el termino realiza un corrimiento a la izquierda que depende de .



*Figura. 4.11 Circuito propuesto para el cálculo de .*

La función de los multiplexores del circuito de la figura 4.12 es el de realizar este corrimiento de los términos de   dependiendo del valor de . Para evidenciar esto mejor, veamos como el término va variando en cómputo en la tabla 4.4.

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
|  |  |  | … |  |  |
| 1 |  |  | … |  |  |
| 2 |  |  | … |  |  |
| … | … | … | … | … | … |
|  |  |  | … |  |  |
|  |  |  | … |  |  |

*Tabla 4.4 variación de con respecto a l.*

Note como dependiendo del valor de los coeficientes de que se suman con los de van variando. Finalmente en este circuito se termina de calcular y el proceso concluye. Todos los procesos descritos anteriormente se repiten veces hasta que finalmente se obtiene el LFSR capaz de generar todos los síndromes y con esto el polinomio localizador del error,

c

c

c

c

Figura. 4.12 Circuito propuesto para el cálculo de,

4.3. Calculo de las raíces del polinomio localizador del error

Al obtener el polinomio localizador del error, basta con encontrar las raíces de este que nos indican la posición del error dentro del *codeword*  que fue transmitido. Si recordamos la ecuación (4.6) (que mostramos por comodidad a continuación), recordamos que el inverso de las raíces de () representan los valores donde el error está localizado.

Cualquier elemento del campo puede ser una raíz de , por ende podemos determinar las raíces de evaluando cada uno de los elementos del campo en como se muestra a continuación.

…

A los elementos del campo que hacen que se haga cero, se les debe calcular su inverso para finalmente poder identificar la posición del error dentro del *codeword* que fue recibido. Note que esta parte del proceso de decodificación es bastante sencilla y para este se pueden utilizar varios métodos de cómputo como se verá a continuación.

4.3.1. Algoritmo propuesto

Note que este problema se resume en evaluar todos los elementos del campo en e identificar cuando este se hace cero. Este problema se puede resolver en un solo ciclo de reloj, ya que no se requiere de utilizar algún resultado que este almacenado en memoria, sin embargo, al hacer esto el costo en hardware sería muy alto. Note que si se desea evaluar un solo elemento del campo en un solo ciclo de reloj, este consumirá multiplicaciones y sumas, es decir, que para evaluar todos los elementos del campo se necesitarían multiplicaciones y sumas, lo cual es un gasto de hardware bastante alto. Cabe aclarar, que si lo que se desea es un procesamiento rápido en el decodificador y es posible implementar toda esta cantidad de operaciones, este algoritmo puede considerarse como una alternativa.

Sin embargo al usar códigos con un amplio número de símbolos en dispositivos de lógica reprogramable como las FPGA, es probable que no se pueda implementar toda la cantidad de hardware descrita anteriormente.

Se propone un algoritmo que permita realizar la búsqueda con la menor cantidad de hardware posible, sacrificando velocidad de procesamiento en el decodificador. Para ello se utiliza el hardware necesario para evaluar un solo elemento del campo en y se itera para los elementos del campo, realizando todo el cálculo en ciclos de reloj. Podemos utilizar un procedimiento lógico similar al circuito de la figura 4.3 que se usó para el cálculo del síndrome con algunas variaciones para guardar las raíces de en el instante en el que un elemento del campo haga cero. En la figura 4.13 se muestra el circuito propuesto, note que al igual que en el síndrome se tiene un bloque contador necesario para poder realizar las multiplicaciones de los coeficientes del polinomio localizador con el elemento del campo el cual debe ser elevado dependiendo del literal para que este evaluando. Para ello las salidas de contador dependen de una entrada que indica la potencia a la que deben ser elevados todos los elementos del campo que van ser multiplicados por ese coeficiente. Esto se puede evidenciar de una manera más clara en la tabla 4.

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| Contador | Contador | Contador | … | Contador | Contador |
|  |  |  | … |  |  |
|  |  |  | … |  |  |
|  |  |  | … |  |  |
| … | … | … | … | … | … |
|  |  |  | … |  |  |
|  |  |  | … |  |  |

*Tabla 2.5 Salidas de los contadores que son multiplicadas por los coeficientes de para*

Luego de que la multiplicación de cada un de los coeficientes se calcula, se suman todas estas para calcular el valor de y verificar si esta es o no una raíz del . Cuando se encuentra una raíz de se guarda en el primer registro y se incrementa w en uno, con ello se pretende guardar la siguiente raíz en el registro y con ello almacenar cada una de las raíces que se encuentren, de este modo pueden ser utilizadas en la siguiente etapa del decodificador RS.

Contador

Contador

Contador

w

+

*Figura. 4.13 Circuito propuesto para el cálculo de las raíces de .*

+

4.3.2. Algoritmo de Chien

Uno de los algoritmos que más se encuentra en la literatura para evaluar polinomios, es el algoritmo de Chien o búsqueda de Chien. Este algoritmo se destaca por ser uno de los algoritmos más eficientes en el uso del hardware a la hora de implementar un algoritmo para la búsqueda de las raíces de un polinomio en un campo finito. Retomemos el polinomio localizador expresado como:

Se evalúa el polinomio con la sucesión lo cual produce:

…

El cálculo de esta secuencia puede ser representada de forma eficiente como se muestra en la figura 4.14.

+

*Figura. 4.14 Representación circuito de la búsqueda de Chien*

Los registros se inicializan con los coeficientes del polinomio localizador y luego se multiplican por la primera raíz evaluada en cada uno de los coeficientes () y se actualiza cada uno de los registros para repetir *n*  veces este procedimiento y evaluar cada uno de los elementos del campo. Note que a diferencia del algoritmo anterior el valor por el que se multiplica cada uno de los coeficientes es un valor constante[12], reduciendo aún más el costo en hardware con comparación con el anterior algoritmo.

4.4. Cálculo del valor de los errores

Un error ha sido definido como donde el índice *j*  hace referencia a la localización del error y el índice *l* identifica el *l-ésimo* error. Ya que a cada error le corresponde una posición en particular, la notación puede ser simplificada denominando al error simplemente como . Para determinar los valores de los errores asociados con las localizaciones cualquiera de las ecuaciones del síndrome (ecuación 11) pueden ser usadas. Debido a que tenemos incógnitas y ecuaciones solo se requiere utilizar ecuaciones de las del síndrome (por notación utilizaremos las primeras ecuaciones disponibles), como mostramos en la ecuación 4.8.

(4.8)

Podemos escribir las ecuaciones (4.8) en forma matricial:

(4.9)

Para resolver el sistema de ecuaciones de la ecuación (4.9) podemos hacerlo de la manera usual, encontrando la inversa de la primera matriz y multiplicándola por la matriz de síndromes de la derecha para encontrar el valor de cada uno de los errores como se muestra en la ecuación (4.10).

(4.10)

Un algoritmo que resuelve este sistema de ecuaciones es el algoritmo de Forney que se explicará a continuación.

4.4.1. Algoritmo de Forney

Note que la matriz de localizaciones de los errores en la ecuación 15 es una matriz de Vandermonde[7]. Existen algoritmos rápidos para resolver sistemas que incluyan matrices de Vandermonde. Uno de estos algoritmos que se aplica en la mayoría de códigos BCH o RS es el algoritmo de Forney.

Antes de presentar la fórmula es necesario recordar ciertas definiciones. El polinomio del síndrome es definido por:

Similar al caso de la localización del error, un polinomio del valor del error debe ser definido, se define entonces como:

(4.11)

A esta ecuación se le conoce como *ecuación clave* [11]. Note que el efecto de computar con esta ecuación, se hace con el fin de descartar todos los términos con grado o mayor.

Necesitamos definir la derivada en un campo finito. Sea con coeficientes en algún campo . La derivada formal de es calculada usando las reglas convencionales de la diferenciación de polinomios:

(4.12)

Donde, como es usual, para y se describe como una suma repetitiva:

No hay ningún tipo de implicación para la diferenciación formal, esto simplemente corresponde a la manipulación formal de los símbolos. Basados en la definición anterior se puede demostrar que muchas de las reglas convencionales de la diferenciación aplican para los campos finitos. Teniendo en cuenta lo mostrado anteriormente note que si , donde es un campo de característica 2, entonces no tiene potencias impares, ya que el coeficiente que las acompaña seria par y el producto de cualquier termino por un numero par es nulo para un campo de característica 2. Podemos aclarar un poco este concepto con los siguientes ejemplos:

(4.13)

Finalmente, el valor de los errores en un decodificador RS puede ser computado a través de la ecuación 4.14 que describe el algoritmo de Forney.

(4.14)

Donde es la derivada formal de .

Se debe calcular esta ecuación para cada uno de los errores. Empezamos calculando la *ecuación clave* (ecuación 4.11), esta ecuación se calcula a partir del circuito mostrado en la figura 4.15.

-1

*Figura. 4.15 Circuito propuesto para el cálculo de la ecuación clave del algoritmo de Forney.*

Para ilustrar un poco mejor al lector a cerca del funcionamiento de este algoritmo, empecemos por analizar lo que debe hacer este. Sí realizamos la expansión de tenemos:

Como sabemos solo se deben escoger los términos con potencias menores a , la inserción de los registros “r” permiten controlar esto. Note como se van actualizando cada uno de los coeficientes del polinomio :

;

;

; .

;

Si compara con notará que los términos con potencias mayores o iguales a han sido descartados, y por consiguiente .

4.4.2. Calculo de la derivada de

El cálculo de la derivada en un campo finito es muy sencillo, si revisa el *t-ésimo* término de la ecuación 4.12 notará, que la derivada en un campo finito consiste en realizar un corrimiento a la derecha y hacer cero todos los registros impares (potencias impares) del polinomio que representa la derivada. Esto se puede evidenciar en el circuito de la figura 4.16. Si presta atención, notará que ninguno de los coeficientes de debe ser calculado de manera especial, solo equivale a alguno de los coeficientes de que han sido calculados previamente.

Note que el término que se almacena en el registro depende de si es par o impar, ya que por lo que evidenciamos en los ejemplos de la ecuación 4.13 si es par será cero, de lo contrario guardara el valor de .

*Figura. 4.16 Circuito propuesto para el cálculo de la deriva de , a la izquierda el caso para t par, a la derecha el caso para t impar.*

Teniendo los polinomios y es posible realizar el cálculo del valor de cada error con la ecuación 20.

4.5. Corrección del error

De la ecuación 4.4 y la ecuación 4.1, se estima el polinomio del error :

Si recordamos el *codeword* recibido puede ser expresado como:

Note que para recuperar el *codeword* original basta con encontrar el valor del error y sumárselo a (recuerde que la resta es equivalente a una suma en operaciones de modulo 2):

4.5.1. Algoritmo e implementación

Luego de haber calculado y basta con implementar la ecuación 4.14 para calcular el valor de cada error y poder obtener para sumarlo con y finalmente recuperar . Para ello se implementa el circuito de la figura 4.17.


El primer selector arroja las posiciones del error, las cuales se les calcula su inversa. El cálculo de la inversa se realiza de manera sencilla por medio de una tabla, como la tabla 4.6. Note que básicamente el inverso se calcula con la diferencia entre la cantidad el elementos del campo y el exponente del al que se le desea calcular la inversa.

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| IN |  |  |  |  |  |  |
| OUT |  |  |  |  |  |  |

*Tabla 4.6 Cálculo de la inversa a través de una tabla.*

Posteriormente, estos elementos inversos son evaluados en (registros y (registros ), de esta manera se obtienen los términos y necesarios para evaluar la ecuación 4.14 que nos permite el calculo del valor del error. En el denominador de la ecuación 4.14 se encuentra el termino , por ende se le debe hallar la inversa de este para efectuar un producto entre que es más sencillo que evaluar la división. Finalmente después de obtener el valor del error este es sumado a la entrada para realizar la corrección del símbolo si es necesaria.

Note que las localizaciones del error están sincronizadas con la posición del símbolo en la entrada, por ende solo las localizaciones del error no nulas tendrán un efecto en la corrección, de lo contrario la entrada se sumara con cero y no producirá ninguna corrección ya que esta no es requerida.



*Figura. 4.17 Circuito propuesto para efectuar la corrección del error.*

**5**

Generación de ruido en la FPGA

5.1. Generador de números pseudo-aleatorios

Se requiere diseñar un circuito que genere una secuencia pseudo-aleatoria de números y con esta simular un generador de ruido Gaussiano capaz de corromper la transmisión de los bits en el canal de comunicación, dentro de la FPGA.

5.1.1. Serie pseudo-aleatoria

La aleatoriedad se puede definir como incertidumbre y la imposibilidad de predecir un evento. Los números aleatorios se dividen en números aleatorios reales y números pseudo-aleatorios. Los números aleatorios reales se pueden considerar como aquellos que no son posibles predecir completamente y los cuales solo se producen por procesos físicos de naturaleza estocástica [4]. Los números pseudo-aleatorios comúnmente son generados iterando una fórmula matemática, tan pronto como la fórmula y el valor inicial son determinados, la secuencia de números pseudo-aleatorios puede ser determinada con exactitud y volverse completamente predecible. Debido a que es muy difícil implementar una secuencia de números realmente aleatorios se utilizan secuencias de números pseudo-aleatorios en la mayoría de las aplicaciones, ya que si el valor inicial y la fórmula matemática empleada para generar la secuencia de números es desconocida, esta no puede ser predicha, debido a esto las secuencias pseudo-aleatorios son usadas en la mayoría de las aplicaciones[16].

5.1.2. Generación de una secuencia pseudo-aleatoria

Se utiliza un LFSR (registro de desplazamiento con realimentación lineal) para generar la secuencia pseudo-aleatoria, esta se genera al introducir un circuito de realimentación en el desplazamiento del registro a la izquierda. El resultado de esta implementación es la generación de una secuencia pseudo-aleatoria de n bits con 2n-1 posibles valores donde n es el número de bits del registro a desplazar y realimentar. Esta implementación tienen la particularidad de que los resultados obtenidos van a estar en un campo finito. Las operaciones que se realizan al introducir la realimentación en el primer bit del registro se basan en operaciones de módulo 2 por esta razón el primer bit del registro es el resultado de operar dos o más bits del registro completo como se muestra en la figura 26.

Figura. 5.1 LFRS para generar una secuencia pseudo-aleatoria.

Este registro cambia por cada pulso de reloj y la secuencia que se repite cada 2n-1 ciclos de reloj. A partir de la teoría de campos de Galois se puede demostrar que para cualquier valor de *n*  existe al menos una ecuación capaz de generar un secuencia aleatoria que se repite cada 2n-1 ciclos de reloj y en donde el único estado que no es visitado es el todos los bits en cero. De hecho si llegara a pasar que el registro tiene todos sus bits en cero la secuencia se estancaría ya que no es posible sacar el registro de ese estado, debido a que la suma en modulo dos se representa con la operación XOR.

Por esta razón siempre se debe dar un valor inicial diferente de cero al registro, que comúnmente se conoce como semilla. Esta semilla puede ser cualquier número dentro del conjunto de posibilidades que puede tomar el registro exceptuando el cero. El uso de un LFRS es una implementación óptima para solucionar este problema ya que el uso del hardware es el mejor al solo utilizar un registro de bits y unas cuantas operaciones lógicas, a diferencia de la implementación de un contador.

El circuito de realimentación depende del número de bits que tenga el registro. Los bits a tomar para ser operados y realimentar la entrada ya están determinados sobre una base ad hoc[5].

|  |  |
| --- | --- |
| Tamaño del LFSR | Realimentación |
| 2 | b0 XOR b1 |
| 3 | b1 XOR b2 |
| 4 | b2 XOR b3 |
| 5 | b2 XOR b4 |
| 6 | b4 XOR b5 |
| 7 | b3 XOR b6 |
| 8 | b3 XOR b4 XOR b5 XOR b6 |
| 12 | b5 XOR b7 XOR b10 XOR b11 |
| 16 | b10 XOR b11 XOR b12 XOR b15 |
| 32 | b9 XOR b19 XOR b30 XOR b31 |
| 64 | b59 XOR b60 XOR b62 XOR b63 |
| 128 | b98 XOR b110 XOR b125 XOR b127 |

Tabla 5.1 Bits de realimentación según longitud de LFSR.

Las expresiones de la tabla 5.1 proveen lo que se conoce como máxima longitud del LFSR, y además se garantiza que se genere la secuencia de 2n -1 valores con duración de 2n-1 ciclos de reloj. De lo contrario podría realizarse una realimentación que genere menos de los 2n-1 símbolos posibles. Como se mencionó antes, cualquiera de los generadores pseudo-aleatorios, no son exactamente aleatorios por que la secuencia se repite cada cierto tiempo, sin embargo se utilizan por que los periodos en que se repiten son muy largos que pueden considerarse aleatorias las secuencias. Por ejemplo para un reloj de 50 MHz y un LFSR de 60 bits de longitud, la secuencia tardaría en repetirse 741 años lo cual es suficientemente largo para considerarse aleatorio. En el caso de un registro de 64 bits la secuencia se repetiría cada 11861 años.

5.2. Error de bit y error de ráfaga

Existen dos tipos de errores que se presentan en las transmisiones seriales. El error de bit y el error en ráfaga.

El error de bit consiste en la modificación de un único que bit dentro de la secuencia de bits en el canal de transmisión y es el tipo de error menos probable ya que el intervalo de bit es de 1/f, el ruido debería tener una duración muy corta para afectar solo a un bit. En una transmisión en paralelo existe una mayor probabilidad de que exista un error de bit, ya que un cable podría dañarse y uno de los bits se corrompería debido a esto. En la figura 5.2 se puede apreciar un ejemplo.

1

1

1

Enviado

Recibido

*Figura. 5.2 Error de bit en una transmisión serial.*

El error en ráfaga por el contrario significa que dos o más bits han cambiado en una unidad de datos[13]. Los errores en ráfaga no significan que los errores se produzcan consecutivamente. La longitud de la rafa se mide desde el primer bit que se vio afectado hasta el último, sin importar si en la mitad hay bits que no se vieron afectados por la ráfaga. En la figura 5.3 podemos apreciar un ejemplo de esto.

1

1

1

Enviado

Recibido

1

1

1

Longitud de ráfaga

*Figura. 5.3 Error de ráfaga en una transmisión serial.*

Partiendo de estas definiciones se desarrolló un módulo dentro de la FPGA capaz de corromper los datos entre el codificador y el decodificador para probar la capacidad de corrección del código Reed-Solomon, para esto se generó una distribución gaussiana de ruido para la cadena de símbolos a transmitir.

5.3. Modulo generador de error para prueba del código Reed-Solomon

A cada uno de los bits dentro del mensaje enviado se le asigna una probabilidad de error como se mencionó antes. Se sabe que la cantidad de bits en el mensaje es equivalente a:

A partir de esto se calcula una densidad de probabilidad Gaussiana, representada mediante la siguiente ecuación:

(5.1)

Donde:


es el bit dentro del codeword.

es la cantidad de bits por símbolos.

es la cantidad de símbolos por *codeword*.

es una constante que define la apertura de la función.

En la figura 5.4 podemos observar una función generadora de probabilidad para un código RS (7,3). Note como el rango se extiende desde el primer bit hasta el último en el mensaje a transmitir.



*Figura.5.4 Densidad de probabilidad de error para un código 7-3 con sigma de 0.5.*

Escalamos esta distribución en 65535 para realizar una comparación dentro de la FPGA con un registro de 16 bits que se va modificando aleatoriamente. A cada uno de los 21 bits se le asigna un valor de probabilidad como se muestra en la figura 5.4 y de esta forma se emula el ruido dentro de la FPGA. El circuito de la figura 5.5 muestra como se corrompe un solo bit de los 21 mostrados por la figura 5.4. Note que si el valor de probabilidad asignado al bit (en la figura 5.5 Prob. b0) es mayor a la mitad de 65535 la probabilidad de que se genere un bit corrupto en el canal es mayor al 50%. Para resumir la probabilidad de cualquiera de los bits se definiría como:

(5.2)

Fuente aleatoria

16

Prob. b0

Salida codificador.

bit corrompido

16

Figura. 5.5 parte de la implementación del generador de ruido.

Cada una de estas probabilidades es calculada en el software que se explica en el capítulo 6 y es enviada a la FPGA donde se construye un arreglo de probabilidades que representa la distribución de ruido Gaussiano mostrada en el software y que el usuario puede modificar a su gusto. Para esto se configuro la FPGA para que funcionara en dos modos, un modo de configuración y otro de transmisión. En el modo de configuración se fija la densidad de probabilidad del error y el tipo de canal; si es lineal o no lineal. Luego de fijar estos parámetros se pasa al modo de transmisión donde se puede poner a prueba el código Reed-Solomon dependiendo del ruido y estilo del canal configurados.

5.4. Añadiendo una no-linealidad al canal.

El canal no-lineal se modelo con una función cuadrática por la cual pasan los símbolos antes de pasar por el módulo de ruido. Al ser afectados estos por el ruido pasan por la función inversa y de allí a la entrada del codificador como muestra la figura. 5.6.






Figura. 5.6 Diagrama de boques del canal implementado dentro de la FPGA.

Note que si en la configuración se fija un canal no lineal los datos toman las trayectorias de las líneas puntuadas evitando que se aplique una no-linealidad a estos.

El bloque que le agrega la no linealidad se puede representar con la función cuadrática como se muestra en la figura 5.7. Note que a primera vista parece que hubiera un error ya que se parece a una función lineal, no obstante, si se presta atención, al elevar un elemento alfa al cuadrado lo que esta haciendo es multiplicar su exponente por dos y como lo que se esta graficando son esos exponentes se produce como resultado una recta con pendiente 2 para el caso de un código con un n mayor a 16. Sin embargo si graficamos la función para un código con un de 7 podremos observar como al ser un campo finito los alfas mayores a son equivalentes a alfas entre y debido a las propiedades del campo de Galois. Esta representación de la función en un campo de Galois de 7 símbolos es más interesante y es mostrada en la figura. 5.8. Note además que es una función periódica.



*Figura.5.7 Función (representación para un código con un n mayor a 16)*



*Figura.5.8 Función , representación para un código con un .*

**SINTESIS DE LA IMPLEMENTACION SOBRE LA FPGA.**

Como se ha mencionado a través de los últimos capítulos dentro de la FPGA se producen más procesos que solo la codificación y decodificación del código Reed-Solomon. Estos pueden resumirse en:

1. Fijar la distribución de ruido y tipo de canal (Modo de configuración).
2. Modo transmisión.
3. Recibir datos y enviarlos al codificador.
4. Enviar datos de la salida del codificador al generador de ruido.
5. De la salida del generador de ruido enviarlos al decodificador y al software para comprobar la probabilidad de error.
6. De la salida del codificador al software para calcular el porcentaje de símbolos corregidos.

Para poder llevar acabo cada uno de estos procesos se implementó un FSM que controla todo el proceso durante una prueba al código. Describir todo el proceso mediante un diagrama de flujo o de estados resultaría muy complejo por lo que se muestra en la figura 5.9 un diagrama de flujo simplificando el proceso.




Figura. 5.9 Diagrama de flujo del proceso para llevar a cabo la configuración y puesta en funcionamiento del codificador y decodificador RS. Asociado al software.

**6**

Software

Para controlar la configuración aplicada a la FPGA y realizar pruebas al codificador y decodificador Reed-Solomon se desarrolló un software que envía datos a la FPGA a través de un conversor USB-Serial que esta conectado a la FPGA. Esta tiene implementado un módulo de comunicación que entrega estos datos a un FSM que controla todo el flujo de datos dentro de la FPGA. La FPGA entiende dos comandos básicos al iniciar:

|  |  |
| --- | --- |
| **Comando** | **Acción** |
| 47 | Entrar en modo de transmisión. |
| 58 | Entrar en modo comando. |

*Tabla 6.1 Comandos de inicio para la FPGA.*

**Modo de transmisión:** En el modo de transmisión la FPGA recibe *codewords* desde el software para que sean procesador por el codificador, pasen por el módulo de ruido entren al decodificador y retornen al PC.

**Modo de configuración:** En el modo de configuración la FPGA recibirá datos provenientes del PC para fijar las probabilidades del vector de ruido. Recibe dos datos por probabilidad ya que estas son valores de 16 bits y la transmisión solo permite enviar 8 bits. El diagrama de la figura 6.1 explica como esta conectado físicamente el sistema implementado.



FT232

FPGA

Rx

Tx

Rx

Tx

Rx

Tx

Figura. 6.1 Diagrama de conexionado del sistema implementado.

6.1. Comunicación entre el panel de control y la FPGA

Para la comunicación entre el computador donde se estará el panel de control para realizar las pruebas del codificador y decodificador Reed-Solomon, se utiliza una comunicación UART (Universal Asynchronous Receiver/Transmitter). Para esto se diseñan dos módulos en VHDL (uno de recepción y otro de transmisión). Esta comunicación es esencial para lograr la configuración de los parámetros de ruido y enviar y recibir los *codewords* con los que se hacen las pruebas del codificador y decodificador Reed-Solomon.

6.1.1. Módulo de recepción

Para entender como recibir una palabra transmitida a través de este protocolo lo primero que se debe entender es lo que llega al receptor. La trama de bits mostrada en la figura. 6.2 muestra un ejemplo de esto.

b0

b1

b2

b3

b4

b5

b6

b7

Bit de parada

Bit de inicio

Ocio

*Figura. 6.2 Trama transmitida.*

Note que el canal entre el PC y la FPGA siempre está en ‘1’, indicando un estado de ocio en el que solo se espera por el bit de inicio, un ‘0’ que indica el comienzo de la transmisión[14]. Luego se almacenan cada uno de los 8 bits en un registro hasta que llega el bit de parada y deja al canal de nuevo en estado de ocio. Debemos leer cada uno de estos bits exactamente en la mitad de su tiempo para evitar errores de lectura, para ello se utiliza un sobre-muestreo; es decir un reloj más rápido que la velocidad de transmisión para poder dividir el tiempo de un bit en varios pulsos de reloj. Se utiliza un reloj 16 veces más rápido que la velocidad de transmisión y se aprovecha el bit de parada para sincronizar un contador que nos sirva para determinar cuando estamos exactamente en la mitad de un bit para poder leerlo con exactitud, luego de obtener el bit se utiliza un segundo contador que sirve de selector para guardar los bits en un registro para su posterior lectura. Este procedimiento se entiende con más claridad al ver el siguiente diagrama de flujo de la figura 6.3. Note que se utilizan 4 estados:

* Estado de ocio (estado=”00”).
* Estado de sincronización (estado=”01”).
* Estado de lectura (estado=”10”).
* Estado de bit de parada (estado=”11”).

Estos son descritos en una entidad VHDL sintetizando una máquina de estados finitos (FSM), para lograr el objetivo. Hay que tener en cuenta que como la transmisión es asincrónica, ambos dispositivos (PC y FPGA) deben ponerse de acuerdo en el baudrate que van a manejar.



**estado=”11”**

**estado=”10”**

**estado=”01”**

**estado=”00”**

*Figura. 6.3 Diagrama de flujo del receptor (UART)*

6.1.2. Módulo de transmisión

El módulo de transmisión es muy parecido al módulo de recepción, posee el mismo número de estados y la estructura de su diagrama de flujo es casi idéntica.



**estado=”11”**

**estado=”10”**

**estado=”01”**

**estado=”00”**

*Figura. 6.4 Diagrama de flujo transmisión (UART).*

Además de la máquina de estados que utiliza el diagrama de la figura 6.4. Se necesita un circuito que dependiendo del estado en el que se encuentre la trasmisión genere la salida del circuito de la siguiente forma:


* ‘1’ para el estado de ocio (estado=”00”).
* ‘0’ para el bit de inicio (estado=”01”).
* Salida=registro (control2) (estado=”10”).
* ‘1’ para el bit de parada (estado=”11”).

El circuito que describe este comportamiento es un multiplexor como el mostrado en la figura 6.5.

*Figura. 6.5 Multiplexor a la salida del módulo de trasmisión.*

Donde registro corresponde al registro donde se almacena el Byte a transmitir y el cual tiene de selector a control2 que selecciona el bit a trasmitir del registro.

Note también que para empezar la trasmisión, la entrada “trasmitir” debe estar en ‘1’, de esta forma se controla cuando enviar lo que está en el registro. Ambos módulos el de recepción y el de transmisión se integran bajo una misma entidad para su uso en el resto de la implementación como se muestra en la figura 6.6.



*Figura. 6.6 Entidad - módulo de comunicación UART.*

Es importante mencionar la configuración del archivo UCF que se utilizó en la implementación sobre la FPGA. Básicamente a la FPGA se le configuran una entrada y una salida que corresponden a la entrada y salida del módulo de comunicación y los LEDs que se enciende cuando la FPGA está lista para operar. La configuración del archivo UCF se ve en la figura 6.7. Este archivo también es generado por el software cuando se genera cualquier código RS.




Figura. 6.7 UCF utilizado en la implementación.

6.2. Descripción del panel de control

Después de haber realizado la comunicación entre el ordenador y la FPGA, se desarrolló un programa para configurar el módulo de error dentro de la FPGA y probar los códigos Reed-Solomon que se generen con este. Para esto se utilizó una API para graficar el error, donde el usuario puede introducir los parámetros sigma y un corrimiento, y esta genera una representación de una distribución de error Gaussiana como se ve en la figura 6.8.



Figura. 6.8 Configuración del error en el software de control.

Note que como se mencionó en el capítulo anterior la distribución depende del código que se vaya a utilizar. Ya que es aquí donde elaborara el vector de probabilidades para asignarlas dentro de la FPGA a cada uno de los bits que salen del codificador. Luego de haber construido la probabilidad de error deseada, se da clic en el botón “Fijar error”, el software envía la información a la FPGA poniendo automáticamente a esta en modo de transmisión. Adicionalmente se le puede añadir la opción de canal no lineal permitiendo que dentro de la FPGA se le introduzca una no-linealidad al canal entre el codificador y el decodificador.[[9]](#footnote-10)

A partir del momento en el cual la FPGA entra en modo de transmisión, el usuario puede insertar un mensaje con el cual desee hacer el experimento y en respuesta la FPGA retorna los símbolos a la entrada del decodificador (estos ya pasaron por el módulo de ruido) y los símbolos a la salida del decodificador, de esta manera se pueden visualizar los símbolos que se han dañado debido al módulo de error y como estos son corregidos por el decodificador.

Además se tiene un modo de test, en el cual se envían automáticamente 1000 símbolos (todos estos aleatorios) a la FPGA con los cuales se calcula el error de cada uno de los bits que entran al decodificador haciendo una comparación entre cada uno de los datos que están llegando y lo que debería salir del codificador, de esta manera se reconstruye la distribución de los errores para cada uno de los bits y se representa gráficamente en el software. La otra mitad de la información que llega desde la FPGA que son los símbolos provenientes de la salida del decodificador, nos permiten analizar el porcentaje de palabras enviadas corregidas, que se visualiza en el cuadro de texto con el label “Tasa de error”.

Si se desea establecer una distribución de error no Gaussiana se puede realizar enviando en orden los siguientes comandos:

1. Enviar un 58. (Indica a la FPGA que vamos a fijar el vector de ruido).
2. Enviar parejas de valores que representan números de 16 bits para cada fijar cada una de las probabilidades de error de los bits; donde el primer Byte es el más significativo.

Ejemplo:

Se desea asignarle al segundo bit de un código 7-3 una probabilidad del 80% para que este se corrompa. Primero se calcula el valor que se desea enviar de la siguiente forma:

Luego se separa este número en un par de números de 8 bits:

Finalmente el arreglo a ser enviado es el siguiente:

0,0,230,102,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0


Luego para pasar al modo de transmisión se envía el número 47. A partir de ahora se puede ejecutar una prueba con el botón “Test RS” o empezar individualmente a enviar palabras código para ver la codificación y decodificación de esta.

Este software se realizó con estas características con el propósito de poder evaluar el comportamiento del error y la tasa de error cuando el codificador y el decodificador estuvieran separados físicamente. Ya que de esta forma es posible poner a prueba este codificador Reed-Solomon en canales reales de comunicación.

6.3. Generación de entidades VHDL a través del software

La generación de VHDL a través del software nos permitió una flexibilidad que no podíamos lograr con la instrucción GENERIC de VHDL. A partir del software escribimos los archivos .vhd que describen el funcionamiento de cualquier código RS. Durante el desarrollo de la implementación y el estudio de los códigos Reed-Solomon fue posible identificar los parámetros que modificaban el hardware dependiendo de un código y otro en las diferentes etapas de codificación de decodificación del código. A partir de esto se escribió el código necesario para generar los elementos básicos de cada etapa y mediante ciclos repetitivos adicionar cantidades deseadas de estos elementos.

Para la implementación de la generación de estos archivos mediante el software se hizo una división por clases, en donde cada clase representaba la creación de una entidad VHDL. Es decir que se crearon tantas clases como entidades VHDL existen para la generación del codificador y decodificador Reed-Solomon, estas se pueden observar en la figura 6.9. Estas clases se crearon estáticas con el fin de poderlas usar sin instanciar objetos y poderlas utilizar más fácilmente. La estructura básica de estas clases consiste en una función estática llamada vhd que se encarga de escribir todo el código VHDL dentro de una variable tipo String y dependiendo de los parámetros del código ciertas partes de las cadenas de texto que se adicionan a la variable tipo String se generan a partir de ciclos que crean los elementos necesarios para la descripción correcta de cada entidad dependiendo del valor de y del código Reed-Solomon que se quiera describir. Luego de que se ha llenado la variable tipo String con todo lo que se desea escribir en el archivo .vhd se crea un archivo .vhd a partir de un objeto FileWriter que es instanciado a partir de una de las clases Java pertenecientes al paquete Java.io.

****

*Figura. 6.9 Diagrama de clases del software*

6.4. Calculadora de campos finitos

Se desarrolla la calculadora para realizar las operaciones esenciales dentro de un campo de *Galois* las cuales son la suma y la multiplicación.




Figura. 6.10 Interfaz gráfica calculadora desarrollada

En la figura 6.10 se muestra la interfaz desarrollada[[10]](#footnote-11), se puede escoger el número de , es decir el número de bits que tendrán los elementos del campo, por lo que la calculadora opera desde un campo hasta un campo . Además de esto se tienen tres modos de operación:

* *Alfas:* En este modo se ingresa los símbolos a operar en forma de alfa.
* *Binario:* En este modo se ingresa los símbolos a operar a en su representación binaria.
* *Conversor:* En este modo se pueden realizar la conversión de símbolos de su representación binaria a la representación en alfa y viceversa.




Figura. 6.11 Diagrama de flujo generador campo de *Galois*

El valor de por defecto es 3, por lo que el software automáticamente genera un campo , el cual se diseña a partir del diagrama de flujo mostrado en la figura 6.11.

La entrada del algoritmo es la captura del dato que tiene el *ComboBox[[11]](#footnote-12),* cuando se detecta un cambio en el valor del componente se corre nuevamente el algoritmo por lo que se puede cambiar el tamaño del campo de *Galois* sin ningún problema. Cabe anotar que el algoritmo crea 3 matrices donde se guardan los elementos del campo en binario y cuyo índice es el valor en alfa, donde se guarda los elementos del campo en alfa y cuyo índice es la representación binaria e donde se guardan los valores del campo en binario y cuyo índice es el alfa del valor del inverso del símbolo. Para poder realizar que el campo de *Galois* sea reconfigurable es esencial la señal *primitivepol*  creada para darle la flexibilidad necesaria al algoritmo quedando acorde a lo deseado.

Las operaciones tanto de suma como de multiplicación se hacen en principio con los símbolos en la representación de alfas, por lo que si la calculadora esta en modo *binario* los símbolos deben pasar por una función *convertir* la cual pasa el valor del símbolo en binario a su equivalente en *alfas* y se trata el problema como si la calculadora estuviera en modo *alfas*; de la misma manera al final se debe pasar el símbolo a su representación binaria por medio de la función *desconvertir.* La descripción de este proceso se representa por medio del diagrama de flujo mostrado en la figura 6.12, donde numero 1 y numero 2 son los valores que se leen por teclado siendo estos los que el usuario desea operar.

Del diagrama se puede comentar que la señal *opción* hace referencia al modo en el que se encuentra la calculadora, si estamos en modo *alfas* la señal es uno, si se esta en modo *binario* la señal es dos y finalmente si esta en modo *conversor* el valor de la señal es tres. Por otro lado el valor de la señal *oper* hace referencia a la operación que se desea hacer, si es una suma el valor de la señal toma el valor de uno y si es una multiplicación la señal se convierte en dos.

Para darle funcionalidad al modo *conversor* se hace uso de las funciones *convertir* y *desconvertir* anteriormente mencionadas, cuando se detecta que el evento del *RadioButton* cambio se define en que estado esta tomando el valor ingresado por el usuario y pasándolo por la función *conversor* si el estado del *RadioButton* paso de binario a alfa o por la función *desconversor* en caso contrario.




Figura. 6.12 Diagrama de flujo para realizar Multiplicación y suma en un campo de *Galois.*

Es importante mencionar que algoritmo parte del hecho que las variables de entrada *numero 1* y *numero2* pertenecen al campo de *Galois[[12]](#footnote-13),* además de que han sido capturadas por medio del *TextBox*.

**7**


Resultados y discusión

A partir del Software realizado se genera un cofigo RS(15,9), para esto se crea una carpeta llamada “Codigo RS(15,9)”. Donde se copia el ejecutable del software como se ve en la figura 7.1.




*Figura. 7.1 Proceso de generación de archivos .vhd*

Luego se ejecuta el programa y se crean los archivos .vhd que contienen las entidades VHDL para la prueba, como se ve en la figura. 7.2 y la figura 7.3.



*Figura. 7.2 Generando las entidades VHDL a partir del panel de control.*



*Figura. 7.3 Entidades VHDL generadas por el software y listas para simular.*

Se procede a validar via simulación cada uno de los bloques que compone el codigo, empezando por verificar el funcionamiento del codificador y luego el funcionamiento del decodificador.

7.1. Funcionamiento del codificador.

A partir del circuito generalizado de la figura 3.4 para ilustrar el funcionamiento del codificador, se define el circuito para un codificador RS(15,9) el cual se muestra en la figura 7.4 y se asocia a la entidad VHDL generada por el software, asociando las señales internas de la entidad al circuito propuesto.




Figura. 4.4 Circuito del Codificador RS(15,9)

Se define un mensaje el cual será transmitido por el codificador.

(7.1)

(7.2)

Del diagrama de bloques diseñado que representa el código en VHDL se realiza una prueba de escritorio incluyendo las señales más relevantes del circuito la cual es mostrada en la tabla 7.1. Cabe mencionar que por cada pulso de reloj va ingresando un coeficiente del mensaje para que sea procesado, es necesario que después de que entren todos los coeficientes al circuito la señal *obanco* se haga cero para no tener errores en el codificador; esto se controla por media de la señal *control* y se puede observar con más detalle en el código VHDL que el software genera para la entidad codificador. Las operaciones de multiplicación y suma tiene que realizarse claramente bajo el , además de esto es importante resaltar que para hacer funcional el circuito es decir funcione cíclicamente y pueda recibir más mensajes, cuando *control* llega a catorce se deben reiniciar todos los registros que hacen parte del proceso incluyendo el mismo control. De esta manera el circuito queda preparado para recibir un nuevo mensaje y procesarlo, sin embargo no debemos olvidar que entre cada mensaje a procesar por el codificador debe haber un tiempo de espera de seis símbolos, intervalo que corresponde a los símbolos de redundancia que añade el codificador al mensaje.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| ***control*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 0 |
| ***obanco*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***sw2*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***sw1*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult0*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult1*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult2*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult3*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult4*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***omult5*** |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***insum1*** | 0 |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 |
| ***Insum2*** | 0 |  |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 |
| ***insum3*** | 0 |  |  | 0 |  |  | 0 |  |  |  |  |  | 0 | 0 | 0 | 0 |
| ***insum4*** | 0 |  |  |  |  |  | 0 |  |  | 0 |  |  |  | 0 | 0 | 0 |
| ***insum5*** | 0 |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 | 0 |
| ***Insum6*** | 0 |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***osum1*** |  |  |  |  |  |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 |
| ***osum2*** |  |  | 0 |  |  | 0 |  |  |  |  |  | 0 | 0 | 0 | 0 | 0 |
| ***osum3*** |  |  |  |  |  | 0 |  |  | 0 |  |  |  | 0 | 0 | 0 | 0 |
| ***osum4*** |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 | 0 | 0 |
| ***osum5*** |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 | 0 |
| ***feedback*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***aout*** | 0 |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |

**Tabla 7.1. Prueba de escritorio Codificador RS(7,3)**

La salida del codificador se muestra por medio de la señal *aout* siendo la entrada *ain,* como se puede observar en la prueba de escritorio los primeros nueve símbolos de la salida son la misma entrada y los siguientes seis símbolos corresponden a la redundancia calculada por el circuito.

En la figura 7.5 se muestra la simulación[[13]](#footnote-14) del funcionamiento del codificador, se muestran cada una de las señales de la entidad para entender con más claridad el funcionamiento del circuito. Al comparar con los resultados obtenidos en la prueba de escritorio se puede observar que cada señal tiene el valor que se esperaba en cada uno de los pulsos de reloj[[14]](#footnote-15). También se evidencia el retraso de un pulso de reloj que tiene la entrada del codificador con respecto a la salida. Según la simulación y la prueba de escritorio el *codeword* que sale del codificador se representa por el polinomio descrito en la ecuación 7.1.

(7.3)

(7.4)

Finalmente podemos observar que todos los registros se resetean al terminar el circuito la codificación del primer mensaje a la espera de uno nuevo, de hecho se puede ver que al terminar la codificación de la primera palabra, se reinicia el circuito y comienza a decodificar el segundo mensaje siendo todos los coeficientes de este .




Figura. 7.5 Simulación del funcionamiento del codificador

7.2 Funcionamiento del decodificador.

A partir del arreglo de probabilidades que representa la distribución del ruido podemos manipularlo para corromper algunos símbolos del *codeword* que viene del codificador, para este caso en específico se manipulara el arreglo de tal forma que simularemos un canal que agregue el ruido mostrado en la ecuación 7.5.

(7.5)

Partiendo de lo anterior el *codeword* que llega a la entrada del decodificar se puede describir a partir de la ecuación 7.6.

(7.6)

(7.7)

(7.8)

(7.9)

A partir del polinomio obtenido en la ecuación 7.9 se trabajar el decodificador para comprobar la funcionalidad del mismo observando que recupere el mensaje original que ingreso al codificador. Se analiza cada uno de los bloques del codificador por separado y así poder validar la importancia de cada uno de estos y el papel que cumplen dentro del codificador.

7.3. Funcionamiento del síndrome.

En la figura 7.6 se muestra el circuito implementado para generar la funcionalidad del Sindrome para un código RS(15,9), el cual es descrito por medio de la entidad VHDL que genera el software. La entrada del circuito es el polinomio descrito en las ecuaciones 7.8 y 7.9, y las salidas son los valores de los síndromes y ; para mantener un orden en el decodificador las salidas de todos los bloques que lo componen se cargan cuando este termina su trabajo, es decir por ejemplo para este caso los síndromes se cargan en la salida cuando pasan los 15 ciclos de reloj que se demora este bloque en hacer su tarea.




Figura. 7.6 Circuito de implementación del Síndrome

Del circuito de la figura 7.6, cabe destacar los conmutadores que permiten el paso de la información hacia los registros que cargan el valor de la salida, a partir del comportamiento de este circuito se desarrolló la prueba de escritorio que se presenta en la tabla 7.2.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 0 |
| ***control*** | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 1 |
| ***imult*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***fb0*** | 0 |  |  | 0 |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***fb1*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***fb2*** | 0 |  |  |  |  |  | 0 |  |  |  |  |  |  |  |  | 0 |
| ***fb3*** | 0 |  |  |  |  |  |  | 0 |  |  |  |  |  |  |  | 0 |
| ***fb4*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***fb5*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult0*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult1*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult2*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult3*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult4*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***bmult5*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***omult0*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***omult1*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***omult2*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***omult3*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***omult4*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  | 0 |
| ***osum0*** |  |  | 0 |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***osum1*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***osum2*** |  |  |  |  |  | 0 |  |  |  |  |  |  |  |  |  | 0 |
| ***osum3*** |  |  |  |  |  |  | 0 |  |  |  |  |  |  |  |  | 0 |
| ***osum4*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***osum5*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***s0*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***s1*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***s2*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***s3*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***s4*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***s5*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |

Tabla 7.2 Prueba de escritorio Síndrome RS(15,9)

Se observa que el circuito funciona según lo requerido generando los valores de los síndromes al final de los 15 ciclos de reloj, quedando estos valores disponibles para ser usados por el Bloque que realiza el algoritmo de *Berlekamp-Massey.* Se simula la entidad que genera el software para observar que el código implementado este acorde con el circuito diseñado, cabe mencionar que en el circuito se colocaron todas las señales internas de la entidad para comprender de forma correcta la solución.




Figura. 7.7 Simulación del funcionamiento del Síndrome

En la figura 7.8 se presenta la simulación del funcionamiento de la entidad síndrome, la entrada del circuito es la señal *entrada* que representa el polinomio , la señal control se inicializa en 1, y cuando esta llega a 15 se resetean todos los parámetros del circuito cargando la salida de los síndromes. Se puede observar que los 6 síndromes corresponden a los que se calcularon por medio de la prueba de escritorio, estos valores duran cargados en el registro los siguientes 15 ciclos de reloj hasta que el circuito vuelva a generar nuevos valores, este tiempo es suficiente para que el circuito del *Berlekamp-Massey* pueda realizar su trabajo, recordando que las entradas de este circuito son los 6 síndromes calculados.

7.4. Funcionamiento del Berlekamp-Massey.

En las figuras 7.8 y 7.9 se presenta el circuito diseñado a partir del circuito generalizado presentado en las figuras de la 4.6 a la 4.12 para caracterizar el funcionamiento del algoritmo de *Berlekamp-Massey* de un código RS(15,9). Se observan todas las señales internas que componen en el circuito que son analizadas por medio de la prueba de escritorio presentada en la tabla 7.3, cabe mencionar que las entradas de este circuito corresponden a los valores calculados en la entidad síndrome y la salida son los coeficientes del polinomio localizador del error , y .

****


****

Figura. 7.8 Circuito del Algoritmo *Berlekamp Massey* – Parte A


****

Figura. 7.9 Circuito del Algoritmo *Berlekamp Massey* – Parte B

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| ***k*** | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 1 |
| ***l*** | 0 | 1 | 1 | 2 | 2 | 3 | 3 | 3 | 3 | 3 | 3 | 3 | 3 | 3 | 3 | 0 |
| ***c(3)*** |  | 0 | 0 | 0 | 0 |  |  |  |  |  |  |  |  |  |  | 0 |
| ***c(2)*** |  | 0 | 0 |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***c(1)*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***c(0)*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***p3*** |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***p2*** |  |  |  | 0 | 0 |  |  |  |  |  |  |  |  |  |  | 0 |
| ***p1*** | 0 | 0 | 0 |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***p0*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***h3*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***h2*** | 0 | 0 | 0 | 0 | 0 | 0 |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***h1*** | 0 | 0 | 0 | 0 |  | 0 |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***h0*** |  | 0 |  | 0 |  | 0 |  |  |  | 0 | 0 | 0 | 0 | 0o | 0o | 0 |
| ***lp*** | 1 | 1 | 2 | 1 | 2 | 1 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 0 |
| ***dm*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***d*** |  | 0 |  | 0 |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***dm2*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***ddm2*** |  | 0 |  | 0 |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***c3*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***c2*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***c1*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |

Tabla 7.3 Prueba de escritorio circuito del algoritmo *Berlekamp Massey*

De la prueba de escritorio y del circuito propuesto para el Berlekamp Massey de un RS(15,9) cabe mencionar que el valor con el cual se inicia la variable de control *k* es igual a 1, y como se mencionó anteriormente los valores de la salida se cargan cuando la variable de control es igual a 15, es decir cuando el circuito termino su trabajo por lo menos con esa palabra.


****

Figura. 7.10 Simulación del funcionamiento del *Berlekamp Massey*

En la figura 7.10 se puede observar la simulación del funcionamiento del algoritmo Berlekamp Massey de la entidad generada por el software desarrollado y que corresponde a la descripción de *hardware* del circuito propuesto. Los valores de y fueron tomados como bancos de señales por practicidad a la hora del desarrollo del código. Se puede comparar los resultados obtenidos en la simulación con los de la prueba de escritorio y determinar que la entidad creada en VHDL cumple con su objetivo, generando los coeficientes del polinomio localizador del error en el número de ciclos de reloj requerido cargando las salidas en el momento necesario para que sean utilizadas por los circuitos del Chien y Forney.

De la simulación se puede determinar por tanto que el polinomio localizador del error para este *codeword* es el que se presenta en la ecuación 7.10.

(10)

(11)

7.5 Funcionamiento del Chien.


****

Figura. 7.11 Circuito del Algoritmo de *Chien*

En la figura 7.11 se presenta el circuito diseñado del algoritmo de Chien para un código RS(15,9) a partir de la generalización presentada en la figura 4.14, se añade la parte del circuito de la derecha para poder controlar que los valores de la salida del circuito se carguen solamente cuando este termina su trabajo es decir al cabo de 15 ciclos de reloj . Cabe recordar que el Chien es el encargado de encontrar las raíces del polinomio localizador del error, por lo que las entradas corresponden a los coeficientes de dicho polinomio excepto que se toma como una constante interna dentro del circuito y las salidas son el valor de inversa de las raíces anteriormente mencionadas que corresponden al valor de la posición del error dentro del *codeword*, como el polinomio localizador es de grado 3 deben existir 3 raíces y por tanto esta entidad tiene 3 salidas.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| ***control*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 0 |
| ***reg\_1*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***reg\_2*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***reg\_3*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***tosum1*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***tosum2*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***tosum3*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***getsum*** |  | 0 |  |  |  |  |  |  |  | 0 |  |  |  |  | 0 | 0 |
| ***root*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***invroot*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***ab1*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***ab2*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |  |  |  |  |  | 0 |
| ***ab3*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 |
| ***b1*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***b2*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***b3*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |

Tabla 7.4 Prueba de escritorio circuito del algoritmo de *Chien*

En la figura 7.12 se muestran los resultados de la simulación de la entidad *Chien* generada por el software desarrollado y que representa el circuito propuesto en la figura 7.11, se puede observar que la variable *control* empieza en 0 y cuando llega a 14 los registros vuelven a sus valores iniciales con el fin de quedar preparado para procesar otra palabra.

Se observa en la simulación los valores de los coeficientes del polinomio localizador del error que llegan del Chien, así como el cálculo de los valores de las raíces de dicho polinomio después del

procesamiento que dura 15 ciclos de reloj correspondientes a la longitud de la palabra. Al comparar los valores obtenidos en la prueba de escritorio con los resultados de la simulación se puede decir que la descripción en VHDL desarrollada está acorde con el circuito propuesto logrando así las salidas esperadas correspondientes a las inversas de las raíces que representan la posición de los errores.



Figura. 7.12 Simulación del funcionamiento del Algoritmo de *Chien*

Si se recuerda la ecuación 7.9 se puede ver que los errores se presentan en las posiciones 14, 6 y 1 del *codeword*, que deben corresponder al valor de de cada una de las salidas del código *Chien* como efectivamente se puede observar al pasar las salidas binarias del circuito a su correspondiente valor en revisando la tabla 2.2.

7.6. Funcionamiento del Forney.


****

Figura. 7.13 Circuito del Algoritmo *Forney*

En la figura 7.13 se muestra el circuito propuesto para el desarrollo del algoritmo de *Forney*, producto del circuito generalizado mostrado en las figuras 4.15 y 4.16, cabe recordar que el *Forney* es el encargado de encontrar el polinomio del valor del error. En este diseño las salidas del circuito corresponden a los coeficientes del numerador y los coeficientes del denominador de dicho polinomio.

En la tabla 7.5 se puede observar la prueba de escritorio realizada para el circuito de la figura 7.3, la variable de control *k* se inicializa en 0, se verifica que el circuito tenga una duración de 15 ciclos de reloj para que se sincronice con el resto de los elementos del decodificador.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***Clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| ***K*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 0 |
| ***sn*** |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***snc0*** |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***snc1*** |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***snc2*** |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***snc3*** |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r11*** | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r21*** | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r22*** | 0 | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r31*** | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r32*** | 0 | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***r33*** | 0 | 0 | 0 |  |  |  |  | 0 |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***n*** |  | 0 |  | 0 | 0 | 0 |  |  |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***an0*** | 0 |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***an1*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***an2*** | 0 | 0 | 0 |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***an3*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***an4*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***an5*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***am0*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***am1*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 0 |
| ***n0*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***n1*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***n2*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***n3*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***n4*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***n5*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***m0*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |
| ***m1*** | *0* | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  |

Tabla 7.5 Prueba de escritorio circuito del Algoritmo de *Forney.*

En la figura 7.14 se muestra el resultado de la simulación del Algorimo de *Forney* de la entidad que se crea por medio del software desarrollado, para que este circuito desarrolle su función correctamente es indispensable que los parámetros de entrada estén disponibles en el momento justo como se evidencia que está sucediendo en la simulación; de lo anterior se puede decir que en el momento que el *Forney* empiece a procesar determinada palabra, esta palabra tuvo que haber pasado ya por los circuitos del *Sindrome* y del *Berlekamp Massey* obteniendo los valores de los coeficientes del polinomio localizador del error así como de los síndromes.

Al comparar los resultados de la simulación con los de la prueba de escritorio, se observa que las salidas son las deseadas y en el momento deseado, a partir de estas podemos definir el polinomio del valor del error

(7.12)

(7.13)

(7.14)

(7.15)





Figura. 7.14 Simulación del funcionamiento del Algoritmo de *Forney*

* 1. ***Funcionamiento del algoritmo de corrección***

En la figura 7.15 se presenta el circuito propuesto para el algoritmo de *corrección* para un código RS(15,9), a partir de la generalización planteada en la figura 4.16. Se calcula el valor del error y cuando se encentra que en determinada posición hay un error se cambia el símbolo de la salida.

En la tabla 7.6 se realiza la prueba de escritorio del algoritmo propuesto, a diferencia de los circuitos anteriores la señal de control se inicializa en 14 y va decrementando, cuando llega a 0 se restauran los valores de los registros por defecto para procesar una nueva palabra. A la vez desde el primer ciclo de reloj el circuito empieza a corregir y generar los símbolos corregidos, tarea que se demora 15 ciclos de reloj mientras procesa todo el *codeword.* En este circuito se evalúan las 3 raíces encontradas en el *Chien* en el polinomio del error obtenido en el *Forney.*

****

**Figura. 7.15 Circuito del algoritmo *de corrección.***

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| ***Clk*** | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| ***K*** | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ***pe1*** | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 |
| ***pe2*** | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 | 6 |
| ***pe3*** | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| ***B*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***r1*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***r2*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***r3*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***r4*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***r5*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***nr1*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***nr2*** |  | 0 | 0 | 0 | 0 | 0 | 0 | 0 |  | 0 | 0 | 0 | 0 |  | 0 |
| ***nr3*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***nr4*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***nr5*** | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| ***Num*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***m0*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***m1*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***Den*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***invden*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***E*** |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| ***entrada*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |
| ***auxsal*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |
| ***salida*** |  |  |  |  |  |  |  |  |  |  |  | 0 |  |  |  |

Tabla 7.6 Prueba de escritorio algoritmo *de corrección*

En la figura 7.16 se presenta los resultados de la simulación de la entidad generada por el software desarrollado que representa el circuito propuesto en la figura 7.15. Se comparan los resultados obtenidos con la prueba de escritorio y se evidencia que el objetivo se cumplió y el código corrigió los tres símbolos que se habían corrompido. A partir de esto se reconstruye el *codeword* enviado por el codificador y se recupera el mensaje emitido.

(7.16)

(7.17)




Figura. 7.16 Simulación del funcionamiento del algoritmo de c*orrección*

7.7 Funcionamiento del decodificador.

Ahora observaremos el comportamiento al decodificar en general. En la figura 7.17 se encuentra el circuito propuesto para un código RS(15,9), se debe tener en cuenta que los síndromes necesitan estar disponibles para la entidad *Forney*, luego estos deben tener un persistencia de 15 pulsos para asegurarnos que efectivamente puedan ser leídos por ambas entidades.




Figura. 7.17 Circuito Decodificador RS(15,9)


En la figura 7.18 se muestra la simulación del decodificador observando su correcto funcionamiento.



Figura. 7.18 Simulación del Decodificador RS(15,9)

7.8 Prueba de la implementación a través del software.


Para comprobar que el codificador y decodificador Reed-Solomon está funcionando correctamente y corrige no solo el *codeword* que se envió en la simulación sino cualquier *codeword* del código RS(15,9) se fija la misma distribución de ruido utilizada en la simulación en donde se corrompían 3 símbolos y probamos el codificador y decodificador enviando 1000 símbolos escogidos aleatoriamente, a partir de esto se calcula la tasa de error y se verifica la distribución de error en el canal.



*Figura. 7.19 Resultados del panel de control.*

Como se puede ver en la figura 7.19 la taza de error es del 0% es decir que se corrigieron los 1000 *codewords* aleatorios que fueron enviados a la FPGA. Además en la gráfica que entrega el software que muestra la distribución de ruido en el canal se evidencia como se dañaron los 3 símbolos en cada uno de los 1000 experimentos que se hicieron.

En la siguiente prueba se dañaron todos los bits de los 3 símbolos que se dañaron anteriormente, esto con el fin de comprobar que el código Reed-Solomon al ser un código no-binario, no importa si se daña un solo bit del símbolo o todos, ya que este código corrige es por símbolos y no por bits.




*Figura. 7.20 Resultados del panel de control al dañar todos los bits de los símbolos1, 5 y 14.*


Note que el decodificador volvió a recuperar todos los mensajes corrompidos con una tasa de éxito del 100%.

Ahora dañamos un cuarto bit para analizar que sucede al superar la capacidad de corrección del código, que para este caso es de 3 símbolos. Note que el decodificador no puede corregir los 4 datos generando una tasa de error del 100%. Esto se puede evidenciar en la figura 7.21.

¿Qué podemos hacer si nuestro canal esta dañando 4 símbolos y nuestro código solo corrige 3?, la solución a este problema consiste en variar el parámetro k del código Reed-Solomon para aumentar la capacidad de corrección. Para ello generamos un código 15-7 que es capaz de corregir 4 símbolos y lo implementamos sobre la FPGA. Al repetir la prueba podemos ver en la figura 7.22 como cambian los resultados drásticamente. Note como se paso de una tasa de error del 100% a una tasa de error del 4.8 %, se entiende entonces lo que quería decir Shannon, que uno puede lograr establecer una tasa de error deseada a partir del uso de códigos de detección y corrección de errores. Solo variando el parámetro k se logra establecer la capacidad de corrección que se desee sobre el canal.




*Figura. 7.21 Resultados del panel de control al dañar un bit extra.*



*Figura. 7.22 Resultados del panel de control al cambiar a un código 15-7.*

Ahora modificamos de nuevo el parámetro k del código Reed-Solomon generando un código RS(15,5), de esta forma la capacidad de corrección aumentara a 5 símbolos. Los resultados se ven en la figura 7.23



*Figura. 7.23 Resultados del panel de control al cambiar a un código 15-7.*

Esta vez obtenemos una tasa de error del 0.1%. Sin embargo al bajar el parámetro k necesitaremos enviar más palabras código para transmitir la misma cantidad de información. Si es posible aumentar la velocidad de trasmisión esta seria capaz de compensar la perdida de información útil que se pierde al agregar más capacidad de corrección al código.

Con los dos últimos ejemplos nos damos cuenta que es posible transmitir a una mayor distancia con la misma cantidad de potencia, aumentando la capacidad de corrección del código. La potencia que se ahorra al aumentar la capacidad de corrección se conoce con el término de potencia del código.

7.8. Consumo de hardware

Se intentó parametrizar el consumo de hardware a partir de la variación del número de bits y de la cantidad de bits de paridad. Para ellos se hicieron 5 pruebas solo variando la cantidad de bits dentro de los símbolos sin variar la cantidad de símbolos de paridad del código.

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Código** | N° de Bits | N° de Slices | N° de Flip-Flops | N° de LUTs de 4 entradas. |
| RS(7,3) | 3 | 1056 | 766 | 1658 |
| RS(15,11) | 4 | 1913 | 1710 | 2543 |
| RS(31,27) | 5 | 6560 | 3884 | 9878 |
| RS(63,59) | 6 | 11964 | 8891 | 15883 |
| RS(127,123) | 7 | 41247 | 20192 | 63861 |

*Tabla 3.7 Resumen del consumo de hardware dependiendo de la variación de bits por símbolo.*

Las ecuaciones resultantes para cada uno de los parámetros de consumo en donde la variable que se modifico fue el número de bits por símbolo fueron las siguientes:

Figura. 7.20 Incremento del número de slices con el incremento en el número de bits por símbolo.

Figura. 7.21 Incremento del número de flip-flops con el incremento en el número de bits por símbolo.

Figura. 7.22 Incremento del número de LUTs con el incremento en el número de bits por símbolo.

Los resultados para la variación de la cantidad de símbolos de parida y cantidad de bits fija fueron las siguientes. Para un

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Código** | N° de símbolos de paridad. | N° de Slices | N° de Flip-Flops | N° de LUTs de 4 entradas. |
| RS(15,11) | 4 | 1913 | 1710 | 2543 |
| RS(15,9) | 6 | 2189 | 1782 | 3121 |
| RS(15,7) | 8 | 2394 | 1848 | 3506 |
| RS(15,5) | 10 | 2645 | 1920 | 4042 |
| RS(15,3) | 12 | 2839 | 1993 | 4394 |

Tabla 7.4 Resumen del consumo de hardware dependiendo de los simbolos de paridad.

Las ecuaciones resultantes para cada uno de los parámetros de consumo en donde la variable que se modifico fue el número símbolos de paridad para un fueron las siguientes:

Hay que tener en cuenta que estas ecuaciones solo sirven para el caso de un las pendientes y punto de corte de esta recta dependerán del valor de . Lo que importa destacar con este análisis es el comportamiento lineal que tiene el incremento de los símbolos de paridad en el consumo del hardware. Mientras que la modificación del número de bits por símbolo tienen un comportamiento con tendencia exponencial.

*Figura. 7.23 Incremento del número de slices con el incremento en el número de símbolos de paridad.*

*Figura. 7.24 Incremento del número de flip-flops con el incremento en el número de símbolos de paridad.*

*Figura. 7.25 Incremento del número de LUTs con el incremento en el número de símbolos de paridad.*

7.9. Calculadora

Se realiza la validación del funcionamiento de la calculadora, primero se selecciona el modo de funcionamiento *alfas*, se valida la operación descrita en la ecuación 7.18 basados en la tabla 2.3, los resultados se muestran en la figura 7.26.

(7.18)


****

Figura. 7.26 Validación del funcionamiento de la calculadora modo *alfas.*

Se realiza la validación del funcionamiento del modo *binario,* por medio de la operación mostrada en la ecuación 7.19 basada en la tabla 2.4, es importante anotar que cuando se cambia de modo todos los parámetros de la calculadora retornan a su valor inicial, además podemos observar que como en este modo solo necesitamos ingresar 0 o 1, los botones correspondientes a otros números se bloquean para que el usuario no digite un valor erróneo. Los resultados de la validación se pueden observar en la figura 7.27.

(7.19)

(7.20)




Figura. 7.27 Validación del funcionamiento de la calculadora modo *binario*

En la figura 7.28, se muestran los resultados de la validación del modo *conversor,* se utilizo la ecuación descrita en la ecuación 7.21 para corroborar el correcto funcionamiento del modulo.

(7.21)




Figura. 7.28 Validación del funcionamiento de la calculadora modo *conversor.*

También se puede observar que si se ingresa un valor que no corresponde a ningún símbolo dentro del campo de *Galois* se muestra un mensaje en la pantalla informando el evento encontrado.

**8**

Conclusiones y trabajo futuro

* La elaboración de una herramienta de cálculo sobre campos de Galois es fundamental a la hora de abordar temas que incluyan este tipo de matemática, ya que la dificultad para entender cualquier tema sin tener a la mano una herramienta de este tipo, dificulta el proceso aprendizaje considerablemente.
* El entendimiento de la matemática de Galois es esencial para poderse introducir en temas de codificación, encriptación y compresión de información.
* La implementación de un código Reed-Solomon es compleja para códigos muy extensos como un RS(255,247), por esto es conveniente construir con código más simple y generalizarlo para generar cualquier código deseado independiente de su complejidad.
* La velocidad de la implementación puede aumentarse si en la entidad que calculan el valor de las raíces del polinomio localizador del error y la entidad que calcula el polinomio del valor del error, se hacen sin elementos secuenciales. Teniendo en cuenta que esto produciría un incremento significativo en el uso del hardware dentro de la FPGA.
* Se evidencia que el código Reed-Solomon es eficiente frente a errores en ráfaga. Sin embargo si el canal presenta una distribución de error capaz de corromper simultáneamente más símbolos que los que son posibles corregir, la eficiencia del código disminuye considerablemente.
* El uso de software para generar las entidades VHDL permite abrir un campo de posibilidades al poder generar una descripción de hardware reconfigurable, la cual antes estaba restringida al uso de GENERICS dentro de las entidades VHDL.
* El uso de software para probar el código Reed-Solomon permite tener un control total de las variables a las que este se enfrenta y evaluar mejor su capacidad de corrección.

8.1. Trabajos futuros

* Se propone la implementación de codificadores y decodificadores de códigos Reed-Solomon, Turbo códigos y códigos de baja densidad, mediante el uso de algoritmos de aprendizaje como los basados en redes neuronales y algoritmos genéticos. Ya que como las entradas y salidas del codificador y decodificador son conocidas es posible entrenar sistemas de aprendizaje para lograr el mismo propósito.
* Separar el codificador y decodificador físicamente con el fin de realizar las pruebas del canal y evaluar la capacidad de corrección y potencia del código en un ambiente real.
* Evaluar otros algoritmos para la localización del error como el “Euclidean Algorithm”.
* Mover las tablas que se usan para la conversión de binario a alfas a la memoria RAM de la FPGA con el fin de consumir menos hardware.

**9**

Anexos

**ANEXO A**

**FPGA utilizada en la implementación.**



*Figura A1 Spartan 3A3AN apariencia física.[18]*

**CARACTERISTICAS PRINCIPALES**

|  |  |
| --- | --- |
| **Reloj** | * Cristal de 50 MHz en la tarjeta de desarrollo. * Espacio para reloj de usuario. |
| **Memoria** | * 4 Mbit Platform Flash PROM * 32M x 16 DDR2 SDRAM * 32 Mbit parallel Flash * 2-16 Mbit SPI Flash devices |
| **Dispositivos de interfaces análogas.** | * 4-channel D/A converter * 2-channel A/D converter * Signal amplifier |
| **Interfaces y conectores.** | * Ethernet 10/100 PHY * JTAG USB download port * Two 9-pin RS-232 serial port * PS/2-style mouse/keyboard port * 15-pin VGA connector capable of 4,096 colors * One FX2 100-pin and two 6-pin expansion connectors * 20 user I/O available on standard header pins * Stereo mini-jack for PWM audio * Rotary/push button function switch * Eight individual LED outputs * Four slider switches, four push-button switches. |
| **Display** | * 16 character, 2-Line LCD |

**ANEXO B**

**CONVERSOR USB-SERIAL USADO PARA LA COMUNICACIÓN ENTRE LA FPGA y EL PC.**

**DESCRIPCION**

Tarjeta para el FT232RL, circuito integrado conversor de interfaz serial USB-UART. Se alimenta directamente del puerto USB, y su pin VCCIO puede ser puesto a 3.3 V por medio del solder-jumper (SJ-1, ubicado en la cara superior entre el FT232 y la regleta de 5 pines).[6]



*Figura. B1 Conversor USB-SERIAL utilizado en la comunicación. Apariencia física.*

**CARATERISITICAS PRINCIPALES**

|  |  |
| --- | --- |
| * Chip USB a interfaz de transferencia de datos serial asincronos. * Protocolo USB manejado enteramente desde el chip. Ningún firmaware de programación requerida. * 1024 EEPROM integrada y configuración CBUS I/O. * Resistencias de terminación USB integradas. * Reloj integrado ningún cristal externo requerido más habilitar la salida del reloj para sincronizar con FPGA o MCU * Tasas de transferencia de datos desde 300 baudios hasta 3 Mbaudios (RS422, RS485, RS232 ) en niveles TTL. * Buffer de recepción de 128 bytes y buffer de transmisión de 256 bytes utilizando tecnología de buffer smoothing. * FTDI‟s royalty-free Virtual Com Port (VCP) y Direct (D2XX) drivers eliminando el requerimiento de usar driver USB en la mayoria de los casos. Característica USB FTDIChip-ID™. * Pines CBUS I/O configurables. * Transmite y recibe señales de drive de LED. * Interfaz UART soporta 7 o 8 bits de datos, 1 o 2 bits de parada and par / impar / marca / espacio / no paridad. | * FIFOs de recepción y buffers de transmisión para un alto rendimiento. * Opciones de bit sincrónico y asíncrono con RD# and WR# strobes. * Dispositivo con serial USB único. Soporta bus auto-alimentado ,y configuraciones USB de alto rendimiento * Convertido a nivel de 3.3 V integrado para I/O USB. * Convertidor de nivel a UART integrado y CBUS para interfaces entre +1.8V y +5V. * True 5V/3.3V/2.8V/1.8V CMOS drive salida y entrada TTL. * Pines de I/O con drive fuerte de salida * Circuito integrado de power-on-reset. * Filtro de alimentación AVCC integrado - no es requerido ningún filtro externo. * Opción de conversión de señal UART.   +3.3V (usando oscilador externo) a +5.25V (oscilador interno). Una sola fuente de alimentación requerida.   * Operación baja y suspensión de corriente USB. * Bajo consume de ancho de banda USB. * Compatible con controladores de host UHCI/OHCI/EHCI . * Compatible con USB 2.0 Full Speed. * -40°C a 85°C operación de rango extendido. * Disponible en encapsulado de 28 pines compacto Pb-free SSOP y paquetes QFN-32 (ambos RoHS esclavos). |

**10**

Glosario

* **Codeword:** Conjunto de símbolos de un campo de Galois que forman el mensaje a transmitir.
* **Símbolo:** Conjunto de bits que representan un elemento de un campo de Galois y que tienen como longitud . Donde es la cantidad de codewords que contiene el código.
* **Alfas:** Elemento de un campo extendido de Galois, utilizado para representar matemáticamente los símbolos dentro de un campo de Galois.
* **Código:** Conjunto de palabras código (codewords) que pueden ser transmitidas.
* **Campo:** Conjunto de elementos que poseen las propiedades de suma, resta, multiplicación, división y que el resultados de estas son otro elemento dentro del conjunto que lo componen.
* **Campo de Galois:** Conjunto de elementos finitos que cumplen los axiomas de suma por cerradura y multiplicación por cerradura.
* **Campo de Galois extendido:**
* **Potencia del código:** Es la potencia que se ahorra al implementar un código en una transmisión. Es decir que si se necesita una potencia P1 para trasmitir correctamente y con la implementación del código se necesita una potencia P2. La diferencia entre P1 y P2 es la potencia del código.
* **LFSR: (**Linear Feedback Shift Register) Arreglo de registros a los que se realimenta su entrada con la señal de alguno de los registros que lo conforma.
* **GENERICS:** Instrucción dentro de VHDL quedefine y declara constantes y propiedades del modulo al que pertenece.
* **UART:** (universal asynchronous receiver/transmitter) Protocolo de comunicación utilizado para las transmisión serial de datos. Ideal para hacer conversiones de datos serial en paralelo y viceversa.

**11**

Bibliografía

[1]Sklar, B., *Digital Communications: Fundamentals and Applications, Second*

*Edition* (Upper Saddle River, NJ: Prentice-Hall, 2001).

[2] Moon, T. K. (2005). *Error Correction Coding Mathematical Methods and Algorithms.* Hoboken, New Jersey: John Wiley & Sons, Inc. Pagina 8.

[3] Moon, T. K. (2005). *Error Correction Coding Mathematical Methods and Algorithms.* Hoboken, New Jersey: John Wiley & Sons, Inc. Pagina 258.

[4] Shen Hai-Wei; Li Jin-ping, "A High-Speed and Long-Period Combined Pseudo-random Number Generator," *Computational Intelligence and Design, 2009. ISCID '09. Second International Symposium on* , vol.1, no., pp.112,114, 12-14 Dec. 2009

|  |
| --- |
| [5] Cristian Sisterna, (2003),”Generador de Secuencia Binaria Pseudo Aleatoria”, Nota Técnica 12,  Disponible en: <http://c7t-hdl.com/Docs/C7T_NT12_PRBS_LFSR.pdf> |

[6] [Online][Citado 2013-12-07]

Disponible en: <http://www.sigmaelectronica.net/manuals/TARJETA%20FT232.pdf>

[7] Enrique Ponsoda, Rafael Company.(2000).Algebra,Valencia:Ed.Univ.Politéc. Pagina 121.

[8] Richard E. Blahut, Algebraic Code for Data Transmission, Cambridge University Press, New York, USA, 2003, pp.5.

[9] S Kaulgud, M Mukherjee, “FPGA Implementation of Reed-Solomon Codes” International Conference and Workshop on Emerging Trends in Technology– TCET, Mumbai, India. 2011.

[10] Liu Tong; Zhang Chuan, "Optimization design of reed-solomon decoder based on FPGA," *Electronics, Communications and Control (ICECC), 2011 International Conference on* , vol., no., pp.368,371, 9-11 Sept. 2011.

[11] Moon, T. K. (2005). *Error Correction Coding Mathematical Methods and Algorithms.* Hoboken, New Jersey: John Wiley & Sons, Inc. Pagina 262-264.

[12] Moon, T. K. (2005). *Error Correction Coding Mathematical Methods and Algorithms.* Hoboken, New Jersey: John Wiley & Sons, Inc. Pagina 248-249.

[13] Monica Borda.(2011).Fundamentals in Information an Theory Coding.Springer. Pagina 49.

[14] Pong P. Chu.(2008).FPGA Prototyping by VHDL examples.Cleveland.John Willey & Sons, Inc. New Jersey.Pagina 163.

[15] Michael J. Miller. Branka Vucetic.Les Berry.(1993).Satelite communications:Mobile and Fixed Services.Springer.pagina 134.

[16] Liliana Blanco Castañeda.(2004).Probabilidad.Universidad Nacional de Colombia.pagina 295.

[17] Vera Pless. (2011).Introduction to the theory of error correcting codes. John Willey & Sons. Página 17.

[18] [Online][Citado 2013-12-07]

Disponible en: http://www.gta.ufrj.br/ensino/EEL480/spartan3/ug334.pdf

[19] Sklar, B. (2001), *Digital Communications: Fundamentals and Applications, Second*

*Edition* (Upper Saddle River, NJ: Prentice-Hall). página 11.

[20] John Proakis Masoud Salehi.(2008).Digital communications.McGraw-Hill Higher Education. Pagina 1.

1. No-Binario hace referencia a que los símbolos del Campo no son solo un uno o un cero. [↑](#footnote-ref-1)
2. Los campos de *Galois* son conjuntos de números que cumplen ciertas propiedades como lo son: cerradura por adición y por multiplicación, es decir que cualquier operación que se realice entre dos elementos del campo debe dar como resultado un elemento del mismo campo, recordando que el número de elementos llamados símbolos es finito. También es importante mencionar que el inverso de todos los elementos del campo existe, así como también existe el elemento nulo, al realizar la suma de dos elementos del campo que son iguales se tiene como resultado el elemento nulo. [↑](#footnote-ref-2)
3. Para profundizar sobre la construcción de campos de *Galois* a partir de Polinomios primitivos y toda la matemática que rodea este tema se recomienda ir a [8]. [↑](#footnote-ref-3)
4. Puede ser igual o mayor, ya que existen códigos como el RS(249,237) que también funcionan sobre un [↑](#footnote-ref-4)
5. Cuando se habla del valor del símbolo en alfa se hace referencia al valor de la potencia, por ejemplo si el símbolo es , el valor en *alfa* es 0 y el valor en binario es 1. [↑](#footnote-ref-6)
6. Para realizar la descripción de hardware se realizaron Bancos de Registros estáticos que se crean por medio del Software desarrollado. [↑](#footnote-ref-7)
7. Los códigos R-S son un subconjunto de los códigos BCH (Bose, Chaundhuri, y Hocquenghem), de modo que no es de sorprenderse que exista relación entre el numero de símbolos de paridad y el grado del polinomio generador. [↑](#footnote-ref-8)
8. Similar al caso binario. [↑](#footnote-ref-9)
9. La descripción de la no-linealidad que se agrega al canal fue descrita en el capitulo anterior. [↑](#footnote-ref-10)
10. De la interface cabe destacar que no esta habilitado el modo de entrada por teclado, es decir la única forma de ingresar los datos son por medio de los botones creados, a la vez dependiendo del modo en que se encuentra la calculadora se habilitan o deshabilitan ciertos botones con el fin de que el usuario no ingrese datos que el algoritmo no sea capas de procesar. También se crearon botones para realizar borrado (<-) y para limpiar los valores de las entradas (C). [↑](#footnote-ref-11)
11. Independiente del modo en que se encuentre la calculadora el dato que se captura es un decimal, por lo que si la calculadora se encuentra en modo *alfas* se lee la cadena de bits como si fuera un numero decimal. [↑](#footnote-ref-12)
12. Para garantizar esto se crea una función denominada validación, la cual recibe un dato y verifica que ese dato sea un símbolo del campo de *Galois* sobre el que se esté realizando las operaciones en ese momento. [↑](#footnote-ref-13)
13. Es importante mencionar que se simulo la entidad principal *módulo de comunicación* por lo que al realizar el archivo de simulación hay que tener en cuenta que la entrada se debe realizar bit por bit y se tiene que tener presente los tiempos de transmisión y recepción 781250 bps (95.367 kB/s) de cada dato para no tener ningún inconveniente. Sin embargo si se desea simular solo la entidad se puede realizar sin ningún inconveniente. [↑](#footnote-ref-14)
14. El reloj que se utilizo es de 50 MHz por lo que la duración de cada ciclo de reloj es de 20 ns. [↑](#footnote-ref-15)