دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

پیش‌گزارش آزمایش شماره ۲

آزمایشگاه مدارهای منطقی

مشخصه‌ی گیت NAND و آشنایی با مفهوم Fan-Out

مشخصات گروه C

الیاس حاجی نژاد 404105734
پرهام هادوی 404106514
شایان طالبیانی 404110453
محمدامین مهدیخانی 403171192

استاد: دکتر انصاری
دستیار آموزشی: متین مقدم
تاریخ تحویل: ۱۴۰۵/۰۸/۰۶
پاییز ۱۴۰۵

فهرست مطالب

۱ اهداف آزمایش **۱**

۲ مبانی نظری **۱**

۱.۲ گیت NAND به‌عنوان معکوس‌کننده ۱

۲.۲ مشخصه‌ی انتقالی ۱

۳.۲ Fan-Out ۱

۴.۲ اثر بار بر مشخصه ۲

۳ ترسیم و شبیه‌سازی مدار در Proteus **۲**

۱.۳ مدار پایه (منبع متغیر با پتانسیومتر) ۲

۱ اهداف آزمایش

هدف آزمایش

هدف این آزمایش آشنایی با دو مفهوم مشخصه‌ی انتقالی (V_o–V_i) و Fan-Out در تراشه‌های TTL است. به‌طور مشخص:

۱. به‌دست آوردن و رسم مشخصه‌ی انتقالی یک گیت NAND (تراشه‌ی 7400) در حالتی که یکی از ورودی‌ها به 5 V وصل است و گیت مانند یک معکوس‌کننده رفتار می‌کند.

۲. بررسی اثر جهت جاروب ولتاژ ورودی (صعودی از 0 تا 5 V و نزولی از 5 تا 0 V) بر مشخصه‌ی انتقالی.

۳. بررسی اثر وصل کردن ۱۰ گیت مشابه به خروجی (بار Fan-Out) بر سطوح ولتاژ خروجی و مقایسه‌ی دو مشخصه.

۴. آشنایی با محیط Proteus و شبیه‌سازی آزمایش پیش از حضور در آزمایشگاه.

۲ مبانی نظری

۱.۲ گیت NAND به‌عنوان معکوس‌کننده

خروجی گیت NAND دو ورودی برابر $Y = \overline{A \cdot B}$ است. اگر ورودی B به 5 V (منطق ۱) وصل شود:

$$Y = \overline{A \cdot ۱} = \overline{A} \qquad (۱)$$

یعنی گیت مانند یک NOT عمل می‌کند و می‌توان مشخصه‌ی انتقالی آن را با تغییر ولتاژ ورودی A به‌دست آورد. در این آزمایش ورودی دوم از طریق مقاومت 1 kΩ به 5 V وصل می‌شود.

۲.۲ مشخصه‌ی انتقالی

مشخصه‌ی انتقالی نمودار V_o بر حسب V_i است. مطابق جدول راهنمای دستور کار (سری 74LS) محدوده‌های مجاز به‌صورت زیر است:

بین V_{IL} و V_{IH} ناحیه‌ی گذار قرار دارد که در آن خروجی از سطح بالا به پایین می‌رود.

۳.۲ Fan-Out

Fan-Out حداکثر تعداد ورودی‌های مشابهی است که می‌توان به خروجی یک گیت وصل کرد. این مقدار

در هر دو حالت منطقی محاسبه می‌شود و کوچک‌ترین مقدار ملاک است:

$$\text{Fan-Out}_L = \frac{I_{OL(max)}}{I_{IL(max)}}, \qquad \text{Fan-Out}_H = \frac{I_{OH(max)}}{I_{IH(max)}} \tag{۲}$$


۴.۲ اثر بار بر مشخصه

با افزایش تعداد گیت‌های بار، جریان بیشتری از خروجی کشیده یا به آن تزریق می‌شود. در حالت منطق ۱ این جریان باعث افت ولتاژ بیشتر روی مقاومت و ترانزیستور طبقه‌ی خروجی (Totem-Pole) می‌شود و V_{OH} کاهش می‌یابد. در حالت منطق ۰ جریان ورودی به خروجی افزایش می‌یابد و V_{OL} کمی بالا می‌رود. بنابراین انتظار داریم مشخصه‌ی با بار پایین‌تر از مشخصه‌ی بدون بار قرار گیرد.

۳ ترسیم و شبیه‌سازی مدار در Proteus

۱.۳ مدار پایه (منبع متغیر با پتانسیومتر)

ورودی ۱ گیت از طریق R1=1 kΩ به +5V وصل است. دو سر پتانسیومتر RV1 به +5V و GND وصل شده و پایه‌ی وسط (wiper) به ورودی ۲ می‌رود. پروب CH(A) روی ورودی ۲ و پروب CH(B) روی خروجی (پایه‌ی ۳) قرار دارد.



شکل ۱: شماتیک مدار در Proteus (74LS00، منبع متغیر با پتانسیومتر)