دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

پیش‌گزارش آزمایش شماره ۴

آزمایشگاه مدارهای منطقی

شیفت رجیسترها

مشخصات گروه C

الیاس حاجی نژاد 404105734

پرهام هادوی 404106514

شایان طالبیانی 404110453

محمدامین مهدیخانی 403171192

استاد: دکتر انصاری

دستیار آموزشی: متین مقدم

تاریخ آزمایش: 1405/8/21

تاریخ تحویل: 1405/8/28

پاییز ۱۴۰۵

فهرست مطالب

۱ اهداف آزمایش ۱
۲ مبانی نظری ۱
۱.۲ شیفت رجیستر ۱
۲.۲ شیفت رجیستر یک‌طرفه با بارگذاری موازی ۲
۳.۲ شیفت رجیستر دوطرفه ۲
۴.۲ تراشه‌ی ۷۴۹۵ . . . . . ۳
۵.۲ شمارنده‌ی جانسون ۴
۶.۲ تشخیص دنباله با شیفت رجیستر ۴
۳ محاسبات تئوری طراحی مدار ۴
۱.۳ قسمت الف: بستن مدار شکل (۱) ۴
۲.۳ قسمت ب: بارگذاری مقدار اولیه‌ی ۱۰۱۰ . . . . . ۵
۳.۳ قسمت پ: شیفت رجیستر با قابلیت شیفت به راست ۵
۴.۳ قسمت ت: تبدیل به شمارنده‌ی جانسون ۶
۵.۳ قسمت ج: شیفت رجیستر دوطرفه ۸
۶.۳ قسمت چ: ساخت شیفت رجیستر با تراشه‌ی ۷۴۹۵ . . . . . ۸
۷.۳ قسمت ح: طراحی مدار شناسایی دنباله‌ها ۹
۴ شبیه‌سازی مدار در Proteus ۱۰
۱.۴ مدار شیفت رجیستر یک‌طرفه (قسمت‌های الف، ب و پ) ۱۰
۲.۴ شمارنده جانسون (قسمت ت) ۱۱
۳.۴ مدار شیفت رجیستر دوطرفه (قسمت ج) ۱۲
۴.۴ مدار شیفت رجیستر با تراشه‌ی ۷۴۹۵ (قسمت چ) ۱۳
۵.۴ مدار شناسایی دنباله‌ها (قسمت ح) ۱۴

۱ اهداف آزمایش

هدف آزمایش

هدف از این آزمایش، پیاده‌سازی شیفت رجیستر با استفاده از تراشه‌ی 7495 است. به‌طور مشخص:

۱. طراحی و شبیه‌سازی شیفت رجیستر چهاربیتی یک‌طرفه با فلیپ‌فلاپ D و مدار انتخاب‌گر (AND-OR یا MUX) مطابق شکل (۱) دستور کار.

۲. بارگذاری موازی مقدار اولیه‌ی 1010 و شیفت سریال داده به سمت راست.

۳. تبدیل مدار به شمارنده‌ی جانسون با اتصال $\overline{Q_D}$ به ورودی سریال و رسم دیاگرام زمان‌بندی خروجی‌ها.

۴. تبدیل مدار به شیفت رجیستر دوطرفه مطابق شکل (۲) دستور کار.

۵. آشنایی با کاتالوگ تراشه‌ی 7495 و ساخت شیفت رجیستر با قابلیت شیفت به راست با آن.

۶. طراحی مداری که دنباله‌های 1101، 1110، 0010 و 0001 را در جریان ورودی شناسایی کند.

۷. آشنایی با محیط Proteus و شبیه‌سازی مدارها پیش از حضور در آزمایشگاه.


۲ مبانی نظری

۱.۲ شیفت رجیستر

شیفت رجیستر (Shift Register) مدار ترتیبی‌ای است که از چند فلیپ‌فلاپ با کلاک مشترک ساخته می‌شود و خروجی هر طبقه‌ی آن به ورودی طبقه‌ی بعد وصل است. با هر لبه‌ی فعال کلاک، محتوای رجیستر یک خانه جابه‌جا و یک بیت جدید از ورودی سریال وارد می‌شود. برای رجیستر چهاربیتی با خروجی‌های Q_a تا Q_d و شیفت به راست (حرکت از Q_a به سمت Q_d) داریم:

$$Q_a(t+1) = SI, \qquad Q_b(t+1) = Q_a(t), \qquad Q_c(t+1) = Q_b(t), \qquad Q_d(t+1) = Q_c(t) \quad (1)$$

فلیپ‌فلاپ D برای این کار مناسب‌ترین عنصر است، زیرا معادله‌ی آن $Q(t+1) = D$ است. چون همه‌ی فلیپ‌فلاپ‌ها هم‌زمان با لبه‌ی کلاک نمونه‌برداری می‌کنند، هر بیت در هر کلاک دقیقاً یک خانه جابه‌جا می‌شود.



شکل ۱: ساختار شیفت رجیستر چهاربیتی با فلیپ‌فلاپ‌های D و کلاک مشترک

بر اساس نحوه‌ی ورود و خروج داده، شیفت رجیسترها چهار دسته‌اند: ورودی سریال/خروجی سریال (SISO)، ورودی سریال/خروجی موازی (SIPO)، ورودی موازی/خروجی سریال (PISO) و ورودی موازی/خروجی موازی (PIPO). از شیفت رجیسترها در تبدیل سریال به موازی و بالعکس، ایجاد تأخیر، ساخت شمارنده‌ها و تشخیص دنباله استفاده می‌شود.

۲.۲ شیفت رجیستر یک‌طرفه با بارگذاری موازی

در شکل (۱) دستور کار هر طبقه شامل یک فلیپ‌فلاپ D و یک مدار AND-OR (دو گیت AND و یک گیت OR) است. یکی از گیت‌های AND ورودی موازی همان طبقه (A تا D) را با کلید PE (Parallel Enable) و دیگری خروجی طبقه‌ی قبل را با $\overline{PE}$ (خروجی گیت NOT) گیت می‌کند. برای طبقه‌ی اول به‌جای خروجی طبقه‌ی قبل، ورودی سریال SE قرار دارد:

$$D_i = PE \cdot X_i + \overline{PE} \cdot Q_{i-1}, \qquad X_i \in \{A, B, C, D\}, \quad Q_{a-1} \equiv SE \tag{۲}$$

جدول ۱: حالت‌های کاری مدار شکل (۱)

PE	عملکرد در هر لبه‌ی کلاک	معادله
0	شیفت به راست با ورودی سریال SE	$Q_a \leftarrow SE,\ Q_b \leftarrow Q_a,\ Q_c \leftarrow Q_b,\ Q_d \leftarrow Q_c$
1	بارگذاری موازی	$Q_a \leftarrow A,\ Q_b \leftarrow B,\ Q_c \leftarrow C,\ Q_d \leftarrow D$

هر مدار AND-OR بالا یک مالتی‌پلکسر ۲ به ۱ با خط انتخاب PE است ($Y = \overline{S}\, I_0 + S\, I_1$). به همین دلیل می‌توان از تراشه‌ی 74157 (چهار مالتی‌پلکسر ۲ به ۱) استفاده کرد.

۳.۲ شیفت رجیستر دوطرفه

در شیفت رجیستر دوطرفه، ورودی D هر طبقه می‌تواند از همسایه‌ی چپ یا راست تأمین شود. در شکل (۲) دستور کار هر طبقه یک مدار AND-OR دارد که با کلید جهت (و معکوس آن) یکی از دو همسایه را انتخاب می‌کند. اگر کلید جهت را DIR بنامیم:

$$D_i = \overline{DIR} \cdot Q_{i-1} + DIR \cdot Q_{i+1} \tag{۳}$$

یعنی $DIR = ۰$ شیفت به راست ($Q_a \to Q_d$) و $DIR = ۱$ شیفت به چپ ($Q_d \to Q_a$) است. ورودی طبقه‌هایی که در دو سر رجیستر همسایه ندارند، از ورودی سریال یا بازخورد سر دیگر رجیستر تأمین می‌شود. در این ساختار بارگذاری موازی وجود ندارد.

۴.۲ تراشه‌ی ۷۴۹۵

7495 یک شیفت رجیستر چهاربیتی با ورودی سریال، ورودی‌های موازی و خروجی‌های موازی است که با لبه‌ی **پایین‌رونده**ی کلاک کار می‌کند. دو ورودی کلاک (CLK1 روی پایه‌ی ۸ و CLK2 روی پایه‌ی ۹) و یک ورودی انتخاب حالت (MODE) دارد.

جدول ۲: پایه‌های تراشه‌ی 7495

شماره‌ی پایه	نام	عملکرد
1	SI	ورودی سریال (شیفت به راست)
2, 3, 4, 5	(D3–D0) A, B, C, D	ورودی‌های موازی
6	MODE	انتخاب حالت
8	CLK1 (SR)	کلاک شیفت به راست
9	CLK2 (SL)	کلاک بارگذاری موازی / شیفت به چپ
13, 12, 11, 10	(Q3–Q0) QA, QB, QC, QD	خروجی‌ها
7 / 14	GND / VCC	تغذیه

جدول ۳: جدول عملکرد تراشه‌ی 7495

MODE	کلاک فعال	عملکرد
0	CLK1	شیفت به راست: $Q_A \leftarrow SI,\ Q_B \leftarrow Q_A,\ Q_C \leftarrow Q_B,\ Q_D \leftarrow Q_C$
1	CLK2	بارگذاری موازی: $Q_A \leftarrow A,\ \ldots,\ Q_D \leftarrow D$

برای شیفت به چپ، طبق کاتالوگ در حالت $MODE = ۱$ و با کلاک CLK2، خروجی‌ها به ورودی‌های موازی طبقه‌ی قبل وصل می‌شوند ($Q_D \to C$، $Q_C \to B$، $Q_B \to A$) و داده‌ی ورودی چپ به ورودی D داده می‌شود. اگر هر دو کلاک به هم وصل شوند، انتخاب بین شیفت و بارگذاری فقط با MODE انجام می‌شود.

۵.۲ شمارنده‌ی جانسون

اگر خروجی معکوس آخرین طبقه به ورودی سریال طبقه‌ی اول بازخورد شود ($D_a = \overline{Q_d}$)، شمارنده‌ی جانسون (حلقه‌ی پیچ‌خورده) به‌دست می‌آید. برای n فلیپ‌فلاپ این شمارنده $2n$ حالت معتبر دارد؛ پس برای $n = 4$ ۴ یک شمارنده‌ی پیمانه‌ی ۸ است. در هر کلاک فقط یک بیت تغییر می‌کند و هر خروجی دوره‌ای برابر ۸ دوره‌ی کلاک دارد. از ۱۶ حالت ممکن، ۸ حالت در دنباله‌ی اصلی‌اند و ۸ حالت دیگر یک چرخه‌ی نامعتبر جدا می‌سازند؛ بنابراین شمارنده باید ابتدا با 0000 بارگذاری شود. چون 7495 خروجی $\overline{Q}$ ندارد، معکوس Q_D با یک گیت NOT ساخته می‌شود.

۶.۲ تشخیص دنباله با شیفت رجیستر

اگر بیت‌های ورودی به‌صورت سریال وارد شیفت رجیستر شوند، رجیستر همواره آخرین ۴ بیت دریافتی را (یک پنجره‌ی لغزان) نگه می‌دارد؛ جدیدترین بیت در Q_a و قدیمی‌ترین در Q_d است. یک مدار ترکیبی روی خروجی‌های رجیستر تشخیص می‌دهد که پنجره‌ی فعلی یکی از دنباله‌های هدف است یا نه. چون این مدار پس از هر کلاک ارزیابی می‌شود، دنباله‌ها در هر جای جریان ورودی (حتی هم‌پوشان) و بدون بازنشانی شناسایی می‌شوند.

۳ محاسبات تئوری طراحی مدار

قراردادهای مورد استفاده در همه‌ی قسمت‌ها:

- مقدار رجیستر به‌صورت $Q_aQ_bQ_cQ_d$ نوشته می‌شود و شیفت به راست یعنی حرکت از Q_a به سمت Q_d. پس مقدار اولیه‌ی 1010 یعنی $A = ۱$، $B = ۰$، $C = ۱$ و $D = ۰$.
- کلید SE ورودی سریال است (در متن دستور کار با نام RS نیز آمده است) و کلید PE انتخاب بارگذاری موازی است.
- طبق «توجه» انتهای دستور کار، به‌جای مدارهای AND-OR از 74157 استفاده می‌شود. با $S = PE$ داریم $Y = \overline{S}\, I_A + S\, I_B$ که دقیقاً معادل شکل (۱) است.
- فلیپ‌فلاپ‌های 7474 با لبه‌ی بالارونده و تراشه‌ی 7495 با لبه‌ی پایین‌رونده‌ی کلاک کار می‌کنند.

۱.۳ قسمت الف: بستن مدار شکل (۱)

مدار شیفت رجیستر یک‌طرفه با دو تراشه‌ی 7474 (فلیپ‌فلاپ‌های Q_a تا Q_d) و یک 74157 ساخته می‌شود. پایه‌ی انتخاب (پایه‌ی ۱) به PE و پایه‌ی Enable (پایه‌ی ۱۵) به زمین وصل است؛ پس با $PE = ۰$ ورودی‌های A (مسیر شیفت) و با $PE = ۱$ ورودی‌های B (داده‌ی موازی) به فلیپ‌فلاپ‌ها می‌رسند. اتصالات در جدول ۴ آمده است.

جدول ۴: اتصالات مالتی‌پلکسر 74157 به فلیپ‌فلاپ‌ها

طبقه	فلیپ‌فلاپ	ورودی A (شیفت)	ورودی B (موازی)	خروجی مالتی‌پلکسر
اول	U2:A (Q_a)	SE (1A، پایه‌ی 2)	A (1B، پایه‌ی 3)	1Y (پایه‌ی 4)
دوم	U2:B (Q_b)	Q_a (2A، پایه‌ی 5)	B (2B، پایه‌ی 6)	2Y (پایه‌ی 7)
سوم	U3:A (Q_c)	Q_b (3A، پایه‌ی 11)	C (3B، پایه‌ی 10)	3Y (پایه‌ی 9)
چهارم	U3:B (Q_d)	Q_c (4A، پایه‌ی 14)	D (4B، پایه‌ی 13)	4Y (پایه‌ی 12)

انتظار داریم با $PE = ۱$ در هر لبه‌ی کلاک مقدار ورودی‌های A تا D در رجیستر ذخیره شود و با $PE = ۰$ محتوا در هر لبه‌ی کلاک به راست شیفت یابد و بیت SE وارد Q_a شود. بین دو لبه‌ی کلاک خروجی‌ها ثابت می‌مانند.

۲.۳ قسمت ب: بارگذاری مقدار اولیه‌ی ۱۰۱۰

برای دادن مقدار اولیه‌ی 1010، ابتدا کلیدها روی $A = ۱$، $B = ۰$، $C = ۱$ و $D = ۰$ و $PE = ۱$ تنظیم می‌شوند. با یک پالس کلاک، مقدار 1010 در $Q_aQ_bQ_cQ_d$ ذخیره می‌شود. سپس $PE = ۰$ می‌شود تا ورودی‌های موازی دیگر اثر نکنند. تغییر PE بهتر است هنگامی انجام شود که کلاک پایین است تا لبه‌ی ناخواسته ایجاد نشود.

علاوه بر این، با حذف SE و بازخورد Q_d به ورودی سریال (1A) شیفت رجیستر چرخشی به‌دست می‌آید که مقدار بارگذاری‌شده را بدون نیاز به ورودی سریال در خود می‌چرخاند. با $Q_a \leftarrow Q_d$ از مقدار اولیه‌ی 1010 دنباله‌ی $1010 \to 0101 \to 1010 \to \cdots$ با دوره‌ی ۲ کلاک ایجاد می‌شود. انتظار داریم پس از بارگذاری، خروجی‌ها برابر 1010 باشند و تا لبه‌ی بعدی کلاک تغییر نکنند.

۳.۳ قسمت پ: شیفت رجیستر با قابلیت شیفت به راست

با $PE = ۰$ مدار قسمت (الف) یک شیفت رجیستر سریال به راست است: در هر لبه‌ی کلاک بیت SE وارد Q_a می‌شود، بقیه‌ی بیت‌ها یک طبقه به سمت Q_d می‌روند و بیت Q_d از رجیستر خارج می‌شود. پس از ۴ کلاک، محتوای اولیه کاملاً با بیت‌های ورودی جایگزین می‌شود. جدول ۵ رفتار مدار را از مقدار اولیه‌ی 1010 و با ورودی سریال 1001 (به ترتیب ورود) نشان می‌دهد.

جدول ۵: شیفت به راست از مقدار اولیه‌ی 1010 با $PE = ۰$


کلاک	SE	Q_a	Q_b	Q_c	Q_d
۰ (اولیه)	–	1	0	1	0
۱	1	1	1	0	1
۲	0	0	1	1	0
۳	0	0	0	1	1
۴	1	1	0	0	1

۴.۳ قسمت ت: تبدیل به شمارنده‌ی جانسون

برای ساخت شمارنده‌ی جانسون، ورودی سریال SE از کلید جدا و به $\overline{Q_D}$ وصل می‌شود ($D_a = \overline{Q_d}$). در مدار با 7474 می‌توان از خروجی $\overline{Q}$ فلیپ‌فلاپ آخر (U3:B، پایه‌ی 8) استفاده کرد و در مدار با 7495 باید Q_D از یک گیت NOT عبور کند. ابتدا با $PE = ۱$ و $A = B = C = D = ۰$ یک کلاک می‌دهیم تا رجیستر با 0000 بارگذاری شود و سپس $PE = ۰$ می‌کنیم. دنباله‌ی حالت‌ها در جدول ۶ و دیاگرام زمان‌بندی در شکل ۲ آمده است.

جدول ۶: جدول حالت‌های شمارنده‌ی جانسون ۴ بیتی

کلاک	Q_a	Q_b	Q_c	Q_d
۰	0	0	0	0
۱	1	0	0	0
۲	1	1	0	0
۳	1	1	1	0
۴	1	1	1	1
۵	0	1	1	1
۶	0	0	1	1
۷	0	0	0	1
۸	0	0	0	0



شکل ۲: دیاگرام زمان‌بندی خروجی‌های شمارنده‌ی جانسون ۴ بیتی (شروع از 0000)

پس از ۸ کلاک مدار به حالت اولیه برمی‌گردد. انتظار داریم هر خروجی ۴ کلاک بالا و ۴ کلاک پایین باشد (چرخه‌ی کاری ۵۰٪ و فرکانس یک‌هشتم کلاک) و خروجی‌های متوالی یک کلاک نسبت به هم تأخیر داشته باشند.

۵.۳ قسمت ج: شیفت رجیستر دوطرفه

برای تبدیل مدار به شکل (۲) دستور کار، ورودی D هر طبقه از یک مالتی‌پلکسر ۲ به ۱ تأمین می‌شود که بین همسایه‌ی چپ و راست انتخاب می‌کند. کلید PE نقش انتخاب جهت (DIR) و کلید SE نقش ورودی سریال را دارد؛ ورودی‌های موازی حذف می‌شوند. ورودی A مالتی‌پلکسر برای شیفت به راست و ورودی B برای شیفت به چپ است:

- طبقه‌ی اول (Q_a): SE = A، Q_b = B؛
- طبقه‌ی دوم (Q_b): Q_a = A، Q_c = B؛
- طبقه‌ی سوم (Q_c): Q_b = A، Q_d = B؛
- طبقه‌ی چهارم (Q_d): Q_c = A، B = ورودی سریال شیفت به چپ (SE یا بازخورد).

جدول ۷ رفتار مورد انتظار را از حالت 0000 نشان می‌دهد.

جدول ۷: نمونه‌ی رفتار مدار دوطرفه (شروع از 0000)

کلاک	جهت	SE	Q_a	Q_b	Q_c	Q_d
۱	راست ($PE = ۰$)	1	1	0	0	0
۲	راست	0	0	1	0	0
۳	راست	0	0	0	1	0
۴	راست	0	0	0	0	1
۵	چپ ($PE = ۱$)	0	0	0	1	0
۶	چپ	0	1	0	0	0

۶.۳ قسمت چ: ساخت شیفت رجیستر با تراشه‌ی ۷۴۹۵

طبق کاتالوگ (جدول ۲)، با $MODE = ۰$ و کلاک CLK1 شیفت به راست و با $MODE = ۱$ و کلاک CLK2 بارگذاری موازی انجام می‌شود. اگر هر دو کلاک به یک منبع وصل شوند، MODE (کلید PE) به‌تنهایی نوع عملکرد را تعیین می‌کند و رفتار مدار مانند قسمت‌های (الف) تا (پ) است، با این تفاوت که فقط یک تراشه لازم است و ماشه‌ی آن لبه‌ی پایین‌رونده‌ی کلاک است. برای جلوگیری از لبه‌ی کلاک ناخواسته، تغییر MODE باید هنگامی انجام شود که کلاک بالا است.

۷.۳ قسمت ح: طراحی مدار شناسایی دنباله‌ها

مدار باید به‌صورت پیوسته بیت‌های ورودی را بررسی کند و به محض ورود آخرین بیت هر یک از دنباله‌های 1101، 1110، 0010 و 0001، خروجی Z را 1 کند. ورودی سریال به SE داده می‌شود و $PE = ۰$ مدار را در حالت شیفت به راست نگه می‌دارد. اگر دنباله به ترتیب $x_۱x_۲x_۳x_۴$ دریافت شود ($x_۱$ اولین بیت)، پس از کلاک چهارم داریم $Q_d = x_۱$، $Q_c = x_۲$، $Q_b = x_۳$ و $Q_a = x_۴$. جدول ۸ این چهار دنباله را بررسی می‌کند.

جدول ۸: چهار دنباله‌ی هدف و محتوای رجیستر پس از دریافت آخرین بیت

دنباله ($x_۱x_۲x_۳x_۴$)	$Q_aQ_bQ_cQ_d$	$Q_c \oplus Q_d$	$Q_a \oplus Q_b$	Z
1101	1011	0	1	1
1110	0111	0	1	1
0010	0100	0	1	1
0001	1000	0	1	1

در هر چهار دنباله دو بیت اول با هم برابرند ($x_۱ = x_۲$) و دو بیت آخر با هم متفاوت‌اند ($x_۳ \neq x_۴$). از ۱۶ ترکیب ممکن دقیقاً ۴ ترکیب (۲×۲) این دو شرط را دارند؛ پس شرط لازم و کافی است:

$$Z = \overline{Q_c \oplus Q_d} \cdot (Q_a \oplus Q_b) \tag{۴}$$

این رابطه با دو گیت XOR (7486)، یک گیت NOT (7404) و یک گیت AND (7408) پیاده‌سازی می‌شود. برای آزمون مدار، جریان ورودی 000111010010 با $PE = ۰$ از طریق SE وارد می‌شود (رجیستر ابتدا 0000 است). رفتار مورد انتظار در جدول ۹ آمده است: Z فقط پس از کلاک‌های ۴، ۷، ۸ و ۱۲ برابر 1 می‌شود که متناظر با 0001، 1110، 1101 و 0010 هستند و دنباله‌های هم‌پوشان نیز بدون بازنشانی شناسایی می‌شوند.


جدول ۹: آزمون مدار با جریان ورودی 000111010010

کلاک	ورودی	$Q_aQ_bQ_cQ_d$	$Q_a \oplus Q_b$	$Q_c \oplus Q_d$	Z	پنجره‌ی ۴ بیتی
۱	0	0000	0	0	0	–
۲	0	0000	0	0	0	–
۳	0	0000	0	0	0	–
۴	1	1000	1	0	1	0001
۵	1	1100	0	0	0	0011
۶	1	1110	0	1	0	0111
۷	0	0111	1	0	1	1110
۸	1	1011	1	0	1	1101
۹	0	0101	1	1	0	1010
۱۰	0	0010	0	1	0	0100
۱۱	1	1001	1	1	0	1001
۱۲	0	0100	1	0	1	0010

۴ شبیه‌سازی مدار در Proteus

۱.۴ مدار شیفت رجیستر یک‌طرفه (قسمت‌های الف، ب و پ)


مدار شکل (۱) دستور کار با دو تراشه‌ی 7474 و یک 74157 بسته شده است. کلاک مشترک به پایه‌های CLK هر چهار فلیپ‌فلاپ وصل است، پایه‌های Preset و Clear به VCC وصل‌اند، پایه‌ی انتخاب مالتی‌پلکسر به کلید PE و پایه‌ی Enable به زمین وصل است. کلید SE به ورودی سریال طبقه‌ی اول و کلیدهای A تا D به ورودی‌های موازی می‌روند و خروجی‌های Q_a تا Q_d به پروب‌های منطقی وصل شده‌اند. انتظار داریم با $PE = ۱$ داده‌ی موازی بارگذاری شود و با $PE = ۰$ محتوا به راست شیفت یابد.



شکل ۳: شماتیک شیفت رجیستر یک‌طرفه با بارگذاری موازی و ورودی سریال با 74157 و 7474 در Proteus (قسمت‌های الف، ب و پ)

۲.۴ شمارنده جانسون (قسمت ت)


در این مدار کلید SE حذف و خروجی Q_d به ورودی سریال طبقه‌ی اول بازخورد شده است. پس از بارگذاری مقدار 1010 با $PE = ۱$ و تغییر PE به صفر، انتظار داریم محتوای رجیستر با هر کلاک بین 1010 و 0101 جابه‌جا شود.



شکل ۴: شماتیک شمارنده جانسون با بارگذاری موازی در Proteus (بازخورد Q_d به ورودی سریال، قسمت ب)

۳.۴ مدار شیفت رجیستر دوطرفه (قسمت ج)


در این مدار هر طبقه یک ورودی از مالتی‌پلکسر 74157 می‌گیرد که با کلید جهت (PE) بین همسایه‌ی چپ و راست انتخاب می‌کند و ورودی سریال از کلید SE تأمین می‌شود. انتظار داریم با $PE = ۰$ بیت‌ها از Q_a به Q_d و با $PE = ۱$ از Q_d به Q_a حرکت کنند.



شکل ۵: شماتیک شیفت رجیستر دوطرفه با 74157 و 7474 در Proteus (قسمت ج)

۴.۴ مدار شیفت رجیستر با تراشه‌ی ۷۴۹۵ (قسمت چ)


در این مدار کلید SE به ورودی سریال (پایه‌ی ۱)، کلیدهای A تا D به ورودی‌های موازی (پایه‌های ۲ تا ۵) و کلید PE به MODE (پایه‌ی ۶) وصل شده است. ژنراتور پالس هم‌زمان به CLK1 (پایه‌ی ۸) و CLK2 (پایه‌ی ۹) وصل است و خروجی‌های Q_A تا Q_D (پایه‌های ۱۳ تا ۱۰) به پروب‌ها می‌روند. انتظار داریم با $PE = ۱$ بارگذاری موازی و با $PE = ۰$ شیفت به راست انجام شود و نتایج با جدول ۵ یکسان باشد.



شکل ۶: شماتیک شیفت رجیستر ۴ بیتی با تراشه‌ی 7495 در Proteus (قسمت چ)

۵.۴ مدار شناسایی دنباله‌ها (قسمت ح)

خروجی‌های Q_c و Q_d به ورودی‌های U2:A (7486) و خروجی آن به گیت NOT (U5:A) داده شده است. خروجی‌های Q_a و Q_b به ورودی‌های U3:A (7486) وصل‌اند. خروجی گیت NOT و خروجی U3:A به ورودی‌های گیت AND (U4:A، 7408) می‌روند و خروجی آن همان Z است. انتظار داریم Z فقط پس از ورود هر یک از دنباله‌های 1101، 1110، 0010 و 0001 برابر 1 شود.



شکل ۷: شماتیک مدار شناسایی دنباله‌ها با 7495 و گیت‌های XOR، NOT و AND در Proteus (قسمت ح)