



POLITECNICO
MILANO 1863

Politecnico di Milano

Dipartimento di Ingegneria Industriale e dell'Informazione

Corso di Laurea in Ingegneria Informatica

Prof. Fabio Salice

Anno Accademico 2023/2024

Relazione Prova Finale di Reti Logiche

Progettazione e sintesi di un dispositivo programmabile

Emanuele Minotti - 10764444

Filippo Morelli - 10799749

Indice

1	Introduzione	1
2	Architettura	1
2.1	Segnali interni	1
2.2	Moduli	1
2.2.1	Address counter	1
2.2.2	Word counter	1
2.2.3	Credibility counter	1
2.2.4	Data register	1
2.2.5	Multiplexer	1
2.2.6	Address counter	1
2.2.7	Macchina a stati	1
3	Risultati sperimentali	1
3.1	Sintesi	1
3.2	Simulazioni	2
3.2.1	Test bench i	2
4	Conclusioni	2

1 Introduzione

2 Architettura

2.1 Segnali interni

2.2 Moduli

2.2.1 Address counter

2.2.2 Word counter

2.2.3 Credibility counter

2.2.4 Data register

2.2.5 Multiplexer

2.2.6 Address counter

2.2.7 Macchina a stati

3 Risultati sperimentali

3.1 Sintesi

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs*	63	0	0	78600	0.08
LUT as Logic	63	0	0	78600	0.08
LUT as Memory	0	0	0	26600	0.00
Slice Registers	57	0	0	157200	0.04
Register as Flip Flop	57	0	0	157200	0.04
Register as Latch	0	0	0	157200	0.00
F7 Muxes	0	0	0	39300	0.00
F8 Muxes	0	0	0	19650	0.00

Slack (MET) : 17.369ns (required time - arrival time)
Source: current_data_reg[3]/C
(rising edge-triggered cell FDCE clocked by clock
{rise@0.000ns fall@5.000ns period=20.000ns})
Destination: credibility_reg[0]/CE

```
(rising edge-triggered cell FDPE clocked by clock
    {rise@0.000ns fall@5.000ns period=20.000ns})
Path Group:      clock
Path Type:       Setup (Max at Slow Process Corner)
Requirement:     20.000ns (clock rise@20.000ns - clock rise@0.000ns)
Data Path Delay: 2.210ns (logic 0.540ns (24.434%) route 1.670ns (75.566%))
Logic Levels:    3 (LUT4=1 LUT5=1 LUT6=1)
```

3.2 Simulazioni

3.2.1 Test bench i

4 Conclusioni