Dia 3 - Plano Consolidado de Verificação do MiniSoC AES

Status: planejamento de camadas e fases concluído. A implementação e a validação por simulação serão realizadas nas próximas etapas.

1. Decisões arquiteturais

Item	Definição
SPI	Scoreboard independente alimentado pelo spi_monitor; modelo simples de registradores, sem RAL inicialmente
Comunicação	uvm_analysis_port, analysis_imp e/ou uvm_tlm_analysis_fifo
Timeouts	Global e individual por operação
Tratamento de falhas	UVM_ERROR para divergências; UVM_FATAL para falhas estruturais
Coverage	Componentes por subsistema integrados no minisoc_env
Regressão	Makefile com testes, seeds e relatórios por fase
Metodologia	Implementação incremental por fase; cada fase deve ser executável e verificável

2. Cinco camadas de verificação

Camada	Componentes e função
L1 - BFMs	clk_driver, rst_driver, spi_driver, mem_driver: estímulos físicos
L2 - Geração / Monitoramento	Sequencers SPI e Memory; monitores SPI, Memory, PLL e AES
L3 - Checking	spi_scoreboard, mem_scoreboard, minisoc_scoreboard, pll_checker e SVA
L4 - Coverage	Cobertura SPI, PLL, Memory, AES, integração e robustez
L5 - Harness / Scenarios	top_tb, minisoc_env, virtual sequences e testes

Clock e Reset: drivers diretamente no minisoc_env, sem agentes nem sequencers. PLL e AES: monitoramento passivo.

3. Matriz de fases

Fase	Escopo	Critério principal
F1 - SPI + PLL	Bring-up, registradores SPI, PLL /2, /4, /8, LOCKED, sys_clk e reset interno	Configurações e comportamento temporal verificados
F2 - Memory	Leitura/escrita RAM, limites, padrões, random e scoreboard	Integridade dos dados e cobertura dos acessos
F3 - AES Functional	Cipher, Inverse Cipher, modos implementados, múltiplos blocos	100% dos cruzamentos válidos
F4 - Integration	Back-to-back, reconfiguração, alternância AES/RAM e transições	100% dos bins válidos de transição
F5 - Robustness & Stress	Reset durante BUSY, escritas protegidas, START concorrente, LOCKED e stress random	Fechamento funcional e ausência de falhas

Critério global: 100% dos bins funcionais válidos definidos, zero divergências no scoreboard, zero violações das assertions aplicáveis e testes dirigidos e de regressão aprovados. Exclusões de bins exigem justificativa técnica.

4. Parâmetros já estabelecidos

Subsistema	Parâmetros
Clock / Reset	Clock de referência: 2 GHz (500 ps); reset ativo baixo por 10 ciclos; clk_cfg e rst_cfg via uvm_config_db
SPI	Mode 0 (CPOL=0, CPHA=0); 25 MHz padrão, configurável via spi_cfg
Transação SPI	spi_item: op, addr, write_data e read_data; resposta separada via get_response()
PLL	Divisores /2, /4 e /8; reset interno AES liberado após 3 ciclos de sys_clk depois de LOCKED
AES	AES-128, Cipher, Inverse Cipher, múltiplos blocos e todos os modos efetivamente implementados
RAM	1024 x 32 bits; acesso externo e AES conforme propriedade da memória

5. Estrutura-alvo de arquivos

```
verif/
 doc/
  verification_plan.md
 tb/
  agents/
   clk/  clk_if.sv, clk_cfg.sv, clk_driver.sv
   rst/  rst_if.sv, rst_cfg.sv, rst_driver.sv
   spi/  spi_if.sv, spi_item.sv, spi_cfg.sv,
         spi_driver.sv, spi_monitor.sv,
         spi_sequencer.sv, spi_agent.sv
   mem/  mem_if.sv, mem_item.sv, mem_cfg.sv,
         mem_driver.sv, mem_monitor.sv,
         mem_sequencer.sv, mem_agent.sv
  env/
   minisoc_env.sv, minisoc_env_cfg.sv
   minisoc_virtual_sequencer.sv
   spi_scoreboard.sv, mem_scoreboard.sv
   minisoc_scoreboard.sv
   pll_monitor.sv, pll_checker.sv, aes_monitor.sv
   coverage/
    spi_coverage.sv, pll_coverage.sv
    mem_coverage.sv, aes_coverage.sv
    integration_coverage.sv, robustness_coverage.sv
  sequences/
   spi/, mem/, virtual/
  tests/
   minisoc_base_test.sv
   minisoc_pll_bringup_test.sv
   minisoc_memory_test.sv
   minisoc_aes_test.sv
   minisoc_integration_test.sv
   minisoc_robustness_test.sv
  refmod/  cpp/, aes_lib.svh, README.md
  top_assertions.sv
  top_tb.sv
```

6. Ordem de implementação

Ordem	Entrega
1	Clock e Reset: interfaces, configurações e drivers automáticos

Ordem	Entrega
2	SPI Agent: registradores, Mode 0, leitura/escrita e resposta
3	PLL: monitor, checker, SVA, cobertura e teste F1
4	Memory: agente, modelo, scoreboard, cobertura e teste F2
5	AES: monitor, modelo de referência, scoreboard e teste F3
6	Integração: virtual sequences, back-to-back e teste F4
7	Robustez: exceções, stress random, regressão e fechamento F5

7. Pontos a confirmar no RTL antes da codificação

Mapa e larguras dos registradores SPI; formato exato dos quadros; modos AES e codificações; comportamento de condições excepcionais; hierarquia dos sinais internos; temporização e restrições de reconfiguração. Esses pontos não alteram a conclusão do planejamento arquitetural.

Conclusão: Dia 3 concluído em nível de planejamento. Próxima atividade: implementação incremental da F1, iniciando pelos componentes de Clock e Reset.