

Propuesta de Diseño del Laboratorio 2: Taller de Diseño Digital

Gabriel Fernández Vargas y Emanuel Rojas Fernández

1 de septiembre de 2025

1. Propuesta A — ALU combinacional estructural

Idea: Implementar suma y resta con un *ripple-carry adder* de *full adders*; como operación aritmética adicional se utiliza un multiplicador 4×4 por *productos parciales* (array multiplier). El resto de operaciones ($/$, $\%$, AND, OR, XOR, SHL, SHR) se realizan con operadores del HDL permitidos.

Bloques básicos

- **FA (Full Adder):** sumador completo con ecuaciones $s = a \oplus b \oplus cin$, $cout = ab + ac + bc$.
- **Add/Sub:** $sub=0$ realiza suma; $sub=1$ realiza resta aplicando complemento a uno y acarreo inicial.
- **Mul 4×4 :** matriz de productos parciales $p_i = A \& \{4\{B_i\}\}$ y suma desplazada.
- **Mux:** selecciona el resultado según OP.

Ventajas: muy clara para revisión, sin FSM, latencia mínima, recursos bajos en 4 bits.

Desventajas: la multiplicación combinacional consume más LUTs que un esquema iterativo (aunque poco relevante en $N = 4$).

2. Diseño de bloques




Figura 1: Adder (Full Adder)




Figura 2: Subtractor (Ripple Carry Adder con control)




Figura 3: Multiplier (4x4 Array Multiplier)

3. Propuesta B — Datapath iterativo + FSM

Idea: Reutilizar un único sumador Add/Sub y un **shifter** con registros A, B, ACC.

- Multiplicación: algoritmo *shift-and-add* (hasta 4 ciclos).
- División/Módulo: *restoring division* (hasta 4-5 ciclos).

Ventajas: mínimo uso de lógica (un sumador, registros y control), escala bien a $N > 4$.

Desventajas: requiere FSM, señales **start/done**, mayor complejidad de verificación temporal.

4. Comparación y opción elegida

Criterio	Propuesta A (combinacional)	Propuesta B (iterativa)
Simplicidad de diseño	Alta (bloques puros)	Media (FSM y handshakes)
Recursos (ALMs/M10K)	Bajos en $N=4$	Muy bajos (reutiliza sumador)
Latencia	1 ciclo	4–8 ciclos según operación
Esfuerzo de prueba	Bajo (combinacional)	Medio/Alto (temporal)
Adecuación al curso	Excelente (trazable)	Buena (más avanzada)

Opción elegida: Propuesta A.

Justificación

Se escogió esta alternativa por varias razones:

- **Claridad académica:** permite mostrar de manera explícita cómo se construye una ALU a partir de circuitos básicos (sumadores completos, sumadores en cascada y multiplicadores por productos parciales). Esto facilita la revisión y asegura el cumplimiento del requisito de partir de tablas de verdad y elementos fundamentales.
- **Facilidad de implementación:** al no requerir una máquina de estados ni registros adicionales, la descripción en HDL es más corta, directa y menos propensa a errores de sincronización.
- **Latencia mínima:** cada operación se calcula en un solo ciclo combinacional, lo que simplifica la demostración en la FPGA, ya que el resultado aparece de inmediato al cambiar los switches.
- **Relevancia para $N = 4$:** aunque la multiplicación combinacional ocupa más recursos que un algoritmo iterativo, en 4 bits el impacto en el uso de ALMs de la FPGA es mínimo.
- **Integración sencilla con la DE10-Standard:** al ser combinacional, basta con conectar switches a las entradas y mostrar resultados en los displays y LEDs, sin necesidad de mecanismos de inicio/fin ni control adicional.

En conjunto, estas ventajas hacen que la Propuesta A sea la más adecuada para el contexto del laboratorio: se ajusta perfectamente a los objetivos de aprendizaje, es fácil de verificar mediante simulación y testbench, y resulta muy simple de demostrar en hardware.

Referencias

- Harris, David A., y Sarah L. Harris. *Digital Design and Computer Architecture*. Morgan Kaufmann Publishers, 2007. Disponible en línea: https://www.r-5.org/.../Digital_Design_and_Computer_Architecture.pdf.