embeff
BETTER EMBEDDED.

AI für Embedded Soft- & Hardware


Was sechs Monate Claude bei embeff verändert haben

Daniel Penning · Founder

5th NiOAI'26, Lübeck



Firmware auf echten Mikrocontrollern testen



ExecutionPlatform
generisches Processor-in-the-Loop-Testsystem

+



DUT
für jeden Kunden ein eigenes Board

Unsere Kunden bauen sicherheitskritische Systeme





JUNGHEINRICH

embeff in Zahlen

2020
gestartet

2023
Marketing-Launch

43
DUT-Platinen erstellt

> 50 %
Wachstum YoY


6
Mitarbeiter

embeff
BETTER EMBEDDED.


Neue DUT-Platine als Standardprozess



Fragebogen



Schaltplan in KiCad



DUT-Platine

Die AI-Pipeline für DUTs

1 Eingaben

- Kundenfragebogen
- MCU-Datenblatt
- Screenshot der Flasher-Verbindung

→

2 Claude Code

- Skill `dut-schematic`
- Schreibt Kicad-Projektdatei

→

3 Hartes Feedback


- `kicad-cli` ERC
- zusätzliche CI-Checks

→

4 Layout

Geschlossene Schleife: Claude ändert, prüft und korrigiert, bis alles grün ist

Gute Ergebnisse beim Schaltplan



Automatisch generierter Schaltplan

1-2 Tage

vom Kundenfragebogen zum Schaltplan ohne AI


18-45 min

vom Kundenfragebogen zum Schaltplan mit AI

embeff
BETTER EMBEDDED.

Schlechte Ergebnisse beim Layout

✗ Autorouter mit Claude




Autorouting-Versuch

134
Verbindungen fehlen

849
DRC-Fehler

✓ Von Hand




Fertiges Layout

0
Verbindungen fehlen

0
DRC-Fehler

✗ Kommerzielle AI-Router



DeepPCB nach ~45 min

10/53
Netze geroutet (DeepPCB)

25k $
Minimum pro Jahr (Quilter)

Claude durchgängig für unseren Software-Stack

Python

tests/test_can_model.py

```python
def test_arms_the_transmit_last(self):
    self.model.send_frame(Id=0x123,
        Data=b"\x11\x22", **CLASSIC)
    # Writing the repeat count is what
    # starts the transmit
    offsets = [offset for offset, _
        in relative(
            self.mem.writes, 1)]
    self.assertEqual(offsets[-1],
        REPEAT)
```

C, C++, Rust

broker/src/main.rs

```rust
const READ_INTERFACE: &str =
    "/dev/xdma0_c2h_0";
const HEADER_SIZE: usize = 8;

struct EventBroker {
    device_path: String,
    running: bool,
    stop_event: Arc<AtomicBool>,
    read_thread:
        Option<JoinHandle<()>>,
}
```

Verilog


endpoints/PWM/src/PWM.sv

```verilog
module PWM #(
  parameter ADDR_BITS = 10,
  parameter DATA_BITS = 16
) (
  input           CLK,
  input           RST,
  input           timestamp_reset,
  axi_mm_if.slave s_axi,
  input           OUT,
  input           OUTn
);
```


embeff
BETTER EMBEDDED.

AI für unsere Kunden: Die EP als Brücke zur Hardware

LLMs sind blind für Physik. Die EP gibt schnelles Feedback für elektrische Signale.



embeff
BETTER EMBEDDED.

Danke!



daniel.penning@embeff.com

embeff.com



Folien: github.com/embeff/talks