Ejercicio 1:

Dados los siguientes bloques de memoria:

1) 8Kbyte

- 5) 16Knibble
- 2) 256 x 16bits
- 6) 32Mbyte

3) 2Kbits

- 7) 16K x 32bits
- 4) 4K x 4bits
- 8) 1024Kbyte

Se pide:


- A. Ordenar los bloques de forma descendente según su capacidad total.
- B. Ordenar los bloques de forma ascendente según su cantidad de palabras.





Ejercicio 2:


Cuantos "chip" de memoria RAM de 2K palabras x 8 bits se necesitan para implementar un banco de memoria de:


- A. 2K palabras de 16 bits?
- B. 4K palabras de 8 bits?
- C. 4K palabras de 16 bits?












Ejercicio 5:

"Interleaved Memory" es una técnica utilizada para compensar la velocidad relativamente lenta de las memorias dinámicas de acceso aleatorio (DRAM) respecto al procesador. Esta técnica consiste en distribuir direcciones de memoria en forma uniforme a través de distintos bancos, y así evitar el tiempo de ciclo que se debería esperar entre dos accesos consecutivos a memoria. Sabiendo esto, se pide:


Implementar la sección de RAM 4Kx8bits como un sistema de memoria de dos bloques, de forma tal que las direcciones pares estén contenidas en un banco y las impares en otro.

Records que en el ejercico 4 se podía implementar una Ran 4hx 8 a partir de chips zhx4. En écre caso, para llevar a cabo la técnica inverteaved memor), me alcanza con dar vuelta los cables de selección, es decir que el decodificador elija entre los bios menos significativos:



Ejercicio 6:

Basados en el sistema de memoria mostrado en la figura.



Se pide:


- A. Calcular el máximo espacio direccionable por el procesador expresado en palabras de 16 bits.
- B. Desarrollar el mapa de direcciones implementado indicando el inicio y final de cada bloque de memoria.
- C. Indicar en qué bloque se encuentran las siguientes direcciones:
 - 0x0654321
 - 0x0ABCDEF 0x0FEDCBA
 - iii.
 - iν. 0x0123456 0x2000000

- D. Diseñar con compuertas lógicas un circuito que proporcione un "1" a la salida cuando la dirección generada por el procesador no esté en el mapa de memoria
- E. ¿Esta implementación genera posiciones imagen de algún bloque de memoria?, ¿Por qué?

A					
El sistema de memoria tiene 2 16 megas de 16 palabras, de 6	4 cables de direccións cuáles sólo 10	namiento, por lo winto puede i se están utilizando.	direccions		
3)					
16 6765	0 × 000000 0 × 0 FF FF P 0× 1 FF FF P 0× 1 FF FF P 0× 200000 0× 9 FF FF P 0× 00000 0× 0× 0× 0× 0× 0× 0× 0× 0× 0× 0× 0× 0× 0	B) Tanto la salida del decodificador como el cesto se indica mediante el círculo que hay en entrada del chip select de las memorias. Est A23, A22, A21 y A20 sean cero, se activar: salida y por lo tanto el bloque #1 de memoria Dado que al decodificador están conectada habilitará bloques de 1 Mega palabras. En grandes, se deberán utilizar más de una salida El chip #1 tiene conectados los address de conectado a la salida cero del decodificado A22, A21 y A20 sean ceros. Por lo tanto la cla 0x000000 y la última 0x0FFFFF. El siguiente chip (el #2) tiene el mismo tar decodificador (X1), por lo tanto, el chip se hi e 0001. La dirección de la primer direcció 0x1FFFFF. El chip #3 cuenta con 21 señales de direccapacidad de direccionamiento es de 2 Me conecta a dos salidas del decodificador, las que las salidas del decodificador son activa cero, la salida de la compuerta AND será memoria. La primer posición de memoria de 0x9FFFFF. La conexión del chip #4 es similar a la anter 0xA00000 y la última la 0xBFFFFF.	n el pin de salida del decodificado to implica que, por ejemplo, cuar rá la salida X0. Es decir, habrá u a se activará. as las salidas A23, A22, A21 y a caso en que se quiera habilitada. al A0 al A19 es decir, 20 bits. Y or (X0), este chip se va a habilita dirección de la primer posición de maño pero está conectada a la abilita cuando las señales [A23, ón de memoria será la 0x1000 coción, de la A0 a la A20 (21 bitaga palabras. El chip select de X8 y X9, mediante una compue as por bajo, si la salida de algun cero y por lo tanto se habilitaré este bloque será la 0x800000 y la rior, pero la dirección de la prime	or y en el pin de do los address un cero en esta A20, cada una ar bloques más dado que está ar cuando A23, e memoria será salida uno del A22, A21, A20] 100 y la última ts), es decir, la este bloque se rita AND. Dado la de ellas vale à el chip #3 de a última será la prosición es la proposición es la sur posición es la sur posición es la sur cero en esta AND.	
	10.8 1-11-11	Finalmente, las señales de direccionamier memoria (#5) son las A0 a la A21, es decir tiene una capacidad de 4 Mega palabras. Al decodificador mediante una compuerta AND la 0xC00000 y la última la 0xFFFFFF.	r, 22 bits. Por lo tanto, este bloq I <i>chip select</i> , hay conectadas cu	ue de memoria atro salidas del	
•	0x0654321 We imple 0x0ABCDEF # 4 0x0FEDCBA # 5 0x0123456 # 2 0x2000000 ## Fu	era-Idespaces.			
D) Como se dijo en el punto B, la salida alguna de las señales del decodificado activan, tendremos un cero en dicha obtendrá un 1 si se activa alguna de es	or que no están utilizadas salida. Por lo tanto, medi	(X2, X3, X4, X5, X6, X7) se			
X6X7		-			

E) No existen posiciones imágenes, ya que, en todos los chips están involucradas todas las señales de direccionamiento. Ya sea, conectadas directamente a las señales de address del chip o mediante el *Chip Select* y el decodificador.

Ejercicio 7Basados en el sistema de memoria mostrado en la figura:



0101=5

011-7

1000 = 8

1100

11 11

1011 = U = B

C

F

Se pide:

- A. Completar los cuadros en línea de puntos con los faltantes de cantidad de señales y su denominación (A[..] o D[..]) para los bloques #1, #2, #3 y #4.
- B. Desarrollar el mapa de memoria implementado, indicando la dirección de inicio y final de cada bloque. Especificar si se trata de un rango real o de posiciones imagen.
- C. Responder con V (Verdadero) o F (Falso) las siguientes afirmaciones:
 - 1. El sistema de memoria implementado NO contiene posiciones imagen.
 - 2. El sistema de memoria contiene segmentos de memoria no implementados.
 - 3. El procesador puede direccionar un total de 64K palabras de 16 bits.
 - 4. Todos los bloques están implementados en posiciones de memoria

