# Logica combinacional - MSI

OdC 2024

# Escala de Integración Media (MSI)

A medida que la tecnología de integración se fue desarrollando, cada vez fue posible incluir más transistores en la misma área de silicio.

Esto hizo que puedan fabricarse circuitos más complejos que integran circuitos de utilidad específica, como:

- Multiplexores
- Decodificadores / Codificadores
- Sumadores binarios
- etc.

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2<sup>N'</sup> salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y  $2^N=4$  (deco 2 x 4).

- a Expresar las tablas de verdad de las cuatro salidas  $X_0$ ,  $X_1$ ,  $X_2$  y  $X_3$ .
- b Encontrar las expresiones de  $X_0$ ,  $X_1$ ,  $X_2$  y  $X_3$  como suma de minitérminos y como producto de maxitérminos.
- c Encontrar expresiones minimizadas de X<sub>0</sub>, X<sub>1</sub>, X<sub>2</sub> y X<sub>3</sub> utilizando el método de Karnaugh o un método algebraico.
- d Implementar las expresiones anteriores a través del uso de compuertas lógicas.
- e Repetir el punto (d) agregando una entrada de HABILITACIÓN (**E**) activa por bajo, de tal forma que cuando **E**='1' ninguna señal de salida permanezca habilitada.

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2<sup>N</sup>' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2<sup>N</sup>=4 (deco 2 x 4).

a - Expresar las tablas de verdad de las cuatro salidas X<sub>0</sub>, X<sub>1</sub>, X<sub>2</sub> y X<sub>3</sub>.

A <sub>1</sub>	$A_0$	$X_3$	$X_2$	$X_1$	$X_0$

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2<sup>N</sup>' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2<sup>N</sup>=4 (deco 2 x 4).

b - Encontrar las expresiones de  $X_0$ ,  $X_1$ ,  $X_2$  y  $X_3$  como suma de minitérminos y como producto de maxitérminos.

A <sub>1</sub>	$A_0$	X <sub>3</sub>	$X_2$	X <sub>1</sub>	$X_0$
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1 1 0 1	1	1

#### Suma de miniterminos

$$X0 = (A1'.A0)+(A1.A0')+(A1.A0)$$

$$X1 = (A1'.A0')+(A1.A0')+(A1.A0)$$

$$X_2 = (A_1'.A_0')+(A_1'.A_0)+(A_1.A_0)$$

$$X_3 = (A_1'.A_0')+(A_1'.A_0)+(A_1.A_0')$$

#### Producto de maxiterminos

$$X0 = (A1+A0)$$

$$X1 = (A1 + A0')$$

$$X2 = (A1' + A0)$$

$$X3 = (A1' + A0')$$

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2<sup>N</sup>' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y  $2^N=4$  (deco 2 x 4).

c - Encontrar expresiones minimizadas de X<sub>0</sub>, X<sub>1</sub>, X<sub>2</sub> y X<sub>3</sub> utilizando el método de Karnaugh o un método algebraico.

A <sub>1</sub>	$A_0$	$X_3$	$X_2$	$X_1$	$X_0$
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	1 1 0	1	1
1	1	0	1	1	1
	·				

Xo		A <sub>1</sub>	
		0	1
Λ.	0		1
Ao	1	1	1

X1		-	1
		0	1
Δ.	0	1	1
Ao	1		1

X2		
	0	1
0	1	
1	1	1
	0	0 0 1

Хз		A <sub>1</sub>		
		0	1	
Λ.	0	1	1	
Ao	1	1		

X0 =	(A1+A0
------	--------

$$X1 = (A1 + A0')$$


$$X2 = (A1'+A0)$$

$$X3 = (A1' + A0')$$

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2<sup>N</sup>' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2<sup>N</sup>=4 (deco 2 x 4). d - Implementar las expresiones anteriores a través del uso de compuertas lógicas.


X0 = (A1+A0) X1 = (A1+A0') X2 = (A1'+A0)X3 = (A1'+A0')



# Ejercicio 9: Decodificadores (3x8 y 4x16)


Implementar un decodificador de 3 x 8 y otro de 4 x 16 a partir de decodificadores 2 x 4 activos por bajo, con entrada de habilitación (**E**) activa por bajo y compuertas lógicas.

$A_2$	A <sub>1</sub>	$A_0$	X <sub>6</sub>	X <sub>6</sub>	X <sub>5</sub>	X <sub>4</sub>	$X_3$	$X_2$	X <sub>1</sub>	$X_0$
0	0	0	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	0	1
0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	0	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1
1	1	0	1	0	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1



# Ejercicio 9: Decodificadores (3x8 y 4x16)


Implementar un decodificador de 3 x 8 y otro de 4 x 16 a partir de decodificadores 2 x 4 activos por bajo, con entrada de habilitación (**E**) activa por bajo y compuertas lógicas.



- a Diseñar un circuito SUMADOR COMPLETO (3 entradas: X, Y,  $C_{IN}$ ; 2 salidas: S,  $C_{OUT}$ ) mediante el uso de un Decodificador de salida activa por alto y compuertas OR.
- b Diseñar un sumador completo usando dos semisumadores y una compuerta.

a - Diseñar un circuito SUMADOR COMPLETO (full adder) de 3 entradas:  $\mathbf{X}$ ,  $\mathbf{Y}$ ,  $\mathbf{C}_{\text{IN}}$  y 2 salidas:  $\mathbf{S}$ ,  $\mathbf{C}_{\text{OUT}}$  mediante el uso de un Decodificador de salida activa por alto y compuertas OR.


$C_{in}$	Χ	Υ	C <sub>out</sub>	S
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		




b - Diseñar un sumador completo usando dos semisumadores y una compuerta.


#### Semisumador (half adder)

X	у	С	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



b - Diseñar un sumador completo usando dos semisumadores y una compuerta.







Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N</sup>' entradas de información (**D**) requiere 'N' señales de selección (**S**).


- a. Expresar la tabla de verdad de un MUX de 2 entradas y una salida, y su implementación mediante el uso de compuertas lógicas (AND, OR, NOT, NOR, NAND, etc.)
- b. Mostrar cómo se puede usar un MUX para obtener una compuerta NOT.
- c. ¿Cómo obtener un MUX de 4 entradas (y una salida) en base a multiplexores de 2 entradas?
- d. ¿Cómo obtener un multiplexor de 'N' entradas con multiplexores de 2 entradas?

Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N</sup>' entradas de información (**D**) requiere 'N' señales de selección (**S**).






Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N'</sup> entradas de información (**D**) requiere 'N' señales de selección (**S**). a - Expresar la tabla de verdad de un MUX de 2 entradas y una salida, y su implementación mediante el uso de compuertas lógicas (AND, OR, NOT, NOR, NAND, etc.)




Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N</sup>' entradas de información (**D**) requiere 'N' señales de selección (**S**). b - Mostrar cómo se puede usar un MUX para obtener una compuerta NOT.



Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N</sup>' entradas de información (**D**) requiere 'N' señales de selección (**S**). c - ¿Cómo obtener un MUX de 4 entradas (y una salida) en base a multiplexores de 2 entradas?

$s_1$	$s_0$	Y
0	0	$I_0$
0	1	$I_0 \ I_1$
1	0	
1	1	$I_2$ $I_3$




Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige <u>a una única salida (Y)</u>, conforme al estado de las señales de selección. Si un MUX posee '2<sup>N'</sup> entradas de información (**D**) requiere 'N' señales de selección (**S**). d - ¿Cómo obtener un multiplexor de 'N' entradas con multiplexores de 2 entradas?

- 1 Se debe poner una primer columna de multiplexores (MUXes de la izquierda) hasta obtener la cantidad de entradas requeridas.
- 2 Luego una segunda columna de multiplexores compuesta por la mitad de multiplexores que la columna anterior.
- 3 Repetir esta secuencia, hasta obtener una última columna de MUX (columna de derecha) compuesta de un solo multiplexor.

Todas las líneas de selección (Sel) de los MUX de una misma columna deben conectarse juntas, tomando el menos significativo para


la primer columna de la derecha, e incrementándose hacia la derecha



# Ejercicio 6

Analizar los circuitos de lógica combinacional de la figura. Para cada uno:


- a. Escribir la función booleana correspondiente.
- b. Encontrar la tabla de verdad para la función obtenida.
- c. Obtener la función minimizada como suma de productos a partir del mapa de Karnaugh.
- d. Dibujar el circuito de lógica combinacional resultante del punto (c).



# Ejercicio 6

Analizar los circuitos de lógica combinacional de la figura. Para cada uno:

a. Escribir la función booleana correspondiente.



$$F_{2} = AB + AC + BC$$

$$T_{1} = A + B + C$$

$$T_{2} = ABC$$

$$T_{3} = F'_{2}T_{1}$$

$$F_{1} = T_{3} + T_{2}$$

$$F_{1} = T_{3} + T_{2} = F'_{2}T_{1} + ABC = (AB + AC + BC)'(A + B + C) + ABC$$

$$= (A' + B')(A' + C')(B' + C')(A + B + C) + ABC$$

$$= (A' + B'C')(AB' + AC' + BC' + B'C) + ABC$$

$$= A'BC' + A'B'C + AB'C' + ABC$$