



## Ejercicio 4:

Implementar un registro **paralelo** de 4 bits que permita el intercambio (**swapping**) entre el par de bits más significativo y el par menos significativo de salida, utilizando Flip Flops tipo D y multiplexores de 2 entradas. Funcionamiento: Cuando la señal **swap** está activa ('1'), se intercambian los dos bits más significativos con los dos bits menos significativos. Es decir, si la salida actual del registro es "1110" y **swap** = '1', en el próximo flanco ascendente del **clk** la salida del registro cambiará a "1011".





# **Ejercicio 5:**


Diseñar un Shift Register de 4 bits (con entradas y salidas de datos en serie y paralelo) con dos señales de control  $C_1$  y  $C_0$  tales que:

Si  $C_1C_0$  = "00", el registro pone todas sus salidas a cero (reset).

Si  $C_1C_0$  = "01", el registro desplaza 1 bit a la derecha.

Si  $C_1C_0$  = "10", el registro mantiene la información.


Si  $C_1C_0$  = "11", el registro carga información por su entrada en paralelo.




# Ejercicio 6:

Implementar un contador de 3 bits de cuenta regresiva ("111" -> "110" -> "101" -> … "000"), con una entrada **R** (reinicio), que lleve el contador al estado cuya salida sea "111" en el siguiente ciclo de reloj, si su valor es igual a '0'. Utilizar Flip-flops tipo D y las compuertas lógicas necesarias. Tener en cuenta que el contador es cíclico, es decir, que pasa del estado "000" al "111".


estado "000" al "111".			1 1 1	, , ,
	Estado	Estado actual	Entrada	Estado siguiente
	r salida -	Q2 Q1 Q0	R	D <sub>2</sub> D <sub>1</sub> D <sub>2</sub>
0 1 E <sub>1</sub>	1 67	5000	0	7 1 4
E . 0	$\varepsilon_{\epsilon}$	5001	P	
1		{ 0 0 ) ( 0 0 )	1	600
A	0	5010	o o	1 1 1
		(0)0	(	001-
$\left(\begin{array}{c} E \\ 0 \end{array}\right) \left(\begin{array}{c} 0 \\ 0 \end{array}\right) \left(\begin{array}{c} 0 \\ 0 \end{array}\right)$	) + &4	5011	6	UVI
110 0 0		1011		Q L O -
1( / /	$\left(\begin{array}{c} E_5 \\ o \circ o \end{array}\right)_{\tilde{\mathcal{E}}_3}$	5100	0	
<b>X</b>				
(E <sub>2</sub> )	1 625	5101	0	100
	Ey	5(10	0	1 6 6
1 (E <sub>3</sub> )			Ĭ	101
1		5 ( ) 1	0	121
	50	( ) )	1	10
D1-(Q2+Q1+Q0+R)( Q2Q, Q0 01 11 10				
D1-(Q2+Q1+Q0+16)(	Q2+Q,+Q6	+(()(	QztQij	+Qo+R)(Qt+QoHR)
QoR ac al II IO				
tro,				
00 1 1 9 1	- R + Q2 Q1 Q0	+0.0	100	
	- K 1 45 61 60	1 920, 7	- 42 Wo	
0 ( 1 0 0 1				
				Estado actua Entrada Estado siguiente
LI				Q Q Q Q R D D D D
			37	
10				50010000
			€6	
<del>1</del> 7,			Ēş	
P1 00 0 ( 1 10 0,20			45	[0,0]
Q Q , 00 0 ( 1 10			€4	50110011
0,20	Q. Qo+R+Q,C	),	-	510000111
00			E3	
1 0			63	5,010011
01				
			E,	S ( 1 0   0   L L )
11				
			Go	




#### Ejercicio 7: Diseñar un circuito secuencial de 4 estados "00", "01", "10" y "11", con 2 entradas E y X. Los valores de salida en cada estado son iguales a la codificación de dicho estado. Funcionamiento: si E= '0' el circuito permanece en el mismo estado sin importar el valor de X. Cuando E= '1' y X= '1' el circuito pasa al siguiente estado (de "00" a "01" a "10" a "11" y de vuelta al "00"). Cuando E= '1' y X= '0', el circuito vuelve al estado anterior (de "00" a "11" a "10" a "01" y de vuelta al "00"). Minimizar las ecuaciones en caso de ser posible. Implementar el circuito utilizando Flip-flops tipo D y las compuertas lógicas necesarias. Eo Di Do 5 9, 90 00 0 1 10 0 ( 1 1 10 00 1/ D, Е X Do P 0 0 0 0 0 0 Ø ( 0 0 0 0 1 1 0 ) Ó 0 ١ 1 Ø 0 Ĝ 0 ) 0 O 0 Ô J 0 0 0 0 1 Ø 1 0 0 0 0 1 0 0 1 ) 0 0 ( ( 0 1 l 1 0 1 ( 0 ) Ø ( P l 1 ( 0 1 0 ( 0 0 00 Las bi6s de entrada son representados de la forma Ex. 00 0% 10 10 VO 11 16




#### Ejercicio 8: Un código Gray es una secuencia de números binarios con la propiedad de que el salto de un elemento de la secuencia al siguiente es de un solo bit. Por ejemplo, un código Gray binario de 3 bits: 000, 001, 011, 010, 110, 111, 101 y 100. Utilizando 3 Flip-flops tipo D y compuertas lógicas, construir un contador de código Gray con una entrada inc que hace que el contador pase a la próxima secuencia. Notar que el código es cíclico. Realizar dos implementaciones de dicho contador a partir de los diagramas propuestos en las figuras y luego comparar los resultados obtenidos. Estate actual Gutvala States igniente Inc D2 D1 D0 Q Q1 Q0 0 000 000 000 001 001 0 001 061 010 10 Ó 010 Ô 0 ) 011 O 011 ( ) 100 Ø 100 Ô 6 DO 101 Ø 10 101 ) 110 110 0 0 0 0 1 ( 0 1 0 b 000 90 I 00 0,20, 01 P791 00 01 O Ó 0 $\bigcirc$ $\bigcirc$ 00 01 1 $\bigcirc$ 0 0 01 01 01 $\bigcirc$ 0 O Ô Ø 0 0 De= QoI + QoI D2= Q2 00+ Q2Q1]+ Q001+Q2Q1 D=QQ+Q,Q,I+Q,I





luego, la implementación es la siguiente:





Puede verse que la segunda implementación no requiere compuertas lógicas en el combinacional de selida, esto se debe a que hicimos que la salida coincidiera con la codificación de estados. Esto hace que el número de compuertas utilizadas sea menor en ésta segunda implementación.

## Ejercicio 9:

Diseñar un circuito secuencial que mediante una entrada **inc** produzca la siguiente secuencia de salida: 2, 3, 2, 4, 2, 3, 2, 4...


- Señales de entrada: inc.
- Señales de salida: X<sub>2</sub>, X<sub>1</sub> y X<sub>0</sub> (donde 2= "010", 3= "011" y 4= "100").
- Funcionamiento: Si inc = '0', la secuencia repite el número que está mostrando y no avanza al próximo estado. Si inc = '1', la secuencia avanza normalmente. Por ejemplo: ...(inc = '1') 2, 3, 2, (inc = '0') 2, 2, 2, 2, 2, (inc = '1') 4, 2, 3, 2, 4, etc...





# Ejercicio 10:

Diseñar un circuito secuencial que compruebe la paridad de una señal de entrada (**IN**) de un bit. Funcionamiento: en cada flanco de clk ingresa un nuevo bit, y la salida (**OUT**) pasa a '1' cuando la cantidad de '1s' ingresados desde el inicio de la secuencia es impar, caso contrario es '0'.



# Ejercicio 11:

Q2 Q1

0

P = 0,0,IN

0

Q2 Q1

0

0


Q2 01


0

Do = 0, IN + Qo IN

Diseñar una máquina de estados que funcione como detector del patrón "1011". La máquina debería mostrar un '1' como salida cada vez que se encuentra el patrón, y un '0' en caso contrario.

No debe considerarse las superposiciones en la secuencia de entrada, es decir si: "....1011011...." el output correcto es "....0001000....".






## Ejercicio 12:

00010

0016


El siguiente diagrama de estados representa la implementación de un circuito detector de patrones cuya salida inicia en '0' y toma valor '1' cuando se detecta un patrón válido.


a. Teniendo en cuenta que los patrones pueden solaparse, determinar cuáles son los patrones que detecta el circuito.




b. Considerando que ingresa la siguiente secuencia de entrada (In), determinar la salida (Out) para cada clock.

In:	1	0	0	1	1	0	0	0	1	0	0	1	0	1	1	1	0	1	0	0	1	0
Out:	0	0	0	0	0	0	0	0	9	*	0	0	0	0	0	Q	0	Ø	Q	0	0	Ĝ







<u>© IN</u> © IN © IN © IN									
	0	0	< >	0					
<u>~</u> , co.	0	1	0	0					
Q2Q,	κ	K	ĸ	κ					
Q, Q,	0	0	0	0					
D1 = Q2Q,Q0IN + Q,Q0IN									

<u>~ 10 0 10 0 10 0 10 0 10 0 10 0 10 0 10</u>									
	1	~	0	0					
<u>~</u> , co.	0	1	1	1					
<i>Q</i> ₂Q,	K	K	1	1					
ଉ₂ ପ୍ର	0	0	0	0					
D = Q2Q,Q0 + Q2Q0IN+Q,Q									

	Q.Q.	Q,Q,	Q.Q.	Q.Q.
_ Q₂	X	1	0	1
Q۷	1	1	K	κ

ωτ= Q,+Q0

