



1. Link para o github

https://github.com/emilieny/emilieny_victor_vending

2. Diagrama de blocos



3. Diagrama de Estados



4. Descrição dos módulos

A máquina de vendas foi projetada previamente separando a unidade de controle e o caminho de dados, para garantir modularidade e facilitando o desenvolvimento, separando o desenvolvimento em 7 arquivos principais:

Unidade de controle (control_unit.sv)

Implementação da Máquina de Estados Finitos (FSM), onde foram feitos 2 blocos **always**, um sequencial **always_ff**, responsável pela atualização do estado na borda de subida do clock e um combinacional **always_comb**, responsável por definir o próximo estado e as saídas de controle.

Separando a lógica sequencial da combinacional facilita a leitura e evita interferência, além de que dividindo os estados passo a passo, evita condições de corrida e garante que a FSM funcione de forma síncrona.

Acumulador de Crédito (credit_reg.sv)

Responsável por receber as moedas inseridas, convertê-las para seu valor real em centavos e manter o saldo atual do usuário.

Foi criada uma função **coin_value** para converter a entrada **coin_in** para valores de 8 bits correspondentes aos centavos. A soma do crédito ocorre de forma síncrona quando o sinal **credit_load** é habilitado em IDLE ou COLLECT.

Isolando o registro e a soma do crédito fora do FSM simplifica a máquina de estados, o **credit_load** atua como um enable, garantido que adição de moedas fora do estado do collect não corrompa o cálculo do troco ou da venda.

Memória de Produtos (memory.sv)

Responsável por armazenar os preços dos produtos e a quantidade do estoque de cada um.

A memória foi feita como um array de 4 posições, onde cada uma possui 16 bits, 8 bits guarda o preço e os outros 8 guardam o estoque. A leitura de price e stock foi feita de forma combinacional em **always_comb** enquanto a escrita foi feita de forma síncrona com **always_ff**

A leitura combinacional garante que os valores de preço e estoque estejam sempre disponíveis para o comparador e para o subtrator no mesmo ciclo de clock, evitando atrasos na FSM, a escrita síncrona ocorre apenas quando **mem_write** é ativado e garante que o estoque diminua de forma controlada após a compra ser validada.

Comparador (comparator.sv)

Módulo para verificar a validade da transação, o módulo incrementa apenas a lógica combinacional para dar o feedback a FSM durante a fase de CHECK, para verificar se é possível comprar o produto devido ao valor do preço e sua disponibilidade no estoque, assim definindo se a FSM passa do estado de CHECK para DISPENSE ou ERROR.

Subtrator / Calculo de Troco (subtractor.sv)

Calcula o valor do troco a ser devolvido. Implementado de forma combinacional, o circuito realiza o cálculo de **credit - price** para uma compra normal ou devolve o valor de **credit** caso tenha um pedido de cancelamento, chamado por **cancel_req**. Incluímos uma proteção que retorna zero se o crédito for menor que o preço.

O cálculo combinacional garante que o troco seja feito antes da FSM verificar sua validação, impedindo que o sistema emita algum valor inesperado para o troco do usuário.

Módulo Top-level (vending_top.sv)

Módulo que unifica os outros módulos, instanciando as variáveis e criando roteamento dos fios, nele também foi adicionado um registrador para o troco **change_out**, que só é atualizado quando sinaliza que o troco é válido com **w_change_valid**.


Registrando a saída evita que ruídos ou flutuações lógicas, fazendo com que o usuário só receba o valor do troco quando finaliza a compra ou quando ela é cancelada.

Pacote (Vending_pkg.sv)


apenas um pacote para definir os estados da FSM em um só lugar, evitando de precisar repetir o mesmo bloco nos outros módulos múltiplas vezes, evitando redundâncias e inconsistências.

5. Waveforms


Cenário 1




Cenário 2



Cenário 3



Cenário 4



6. Saída do testbench

```
Terminal
Arquivo Editar Exibir Pesquisar Terminal Ajuda
Verdi KDB elaboration done and the database successfully generated
./simv
Info: [VCS SAVE RESTORE INFO] ASLR (Address Space Layout Randomization) is detected on the machine. To enable $save functionality, ASLR will be switched off and simv re-executed.
Please use '-no_save' simv switch to avoid re-execution or '-suppress=ASLR_DETECTED_INFO' to suppress this message.
Chronologic VCS simulator copyright 1991-2025
Contains Synopsys proprietary information.
Compiler version X-2025.06-SP2_Full64; Runtime version X-2025.06-SP2_Full64; Jul 10 13:55 2026
*Verdi* Loading libsscore vcs202506.so
FSDB Dumper for VCS, Release Verdi_X-2025.06-SP2, Linux x86_64/64bit, 11/27/2025
(C) 1996 - 2025 by Synopsys, Inc.
*Verdi* : Create FSDB file 'waves.fsdb'
*Verdi* : Begin traversing the scope (tb_vending), layer (0).
*Verdi* : End of traversing.

=====
INICIANDO TESTES VENDING
=====

-> Cenario 1: Compra bem-sucedida (Cafe com R$ 1,00)
[PASS] Cenario 1: dispense=1 (DISPENSE)
[PASS] Cenario 1: change_out=75 (CHANGE)
[PASS] Cenario 1: credit=0 ao final
[PASS] Cenario 1: FSM retornou a IDLE

=====
TESTES CONCLUIDOS
=====

$finish called from file "sim/tb_vending.sv", line 221.
$finish at simulation time 180000
V C S S i m u l a t i o n R e p o r t
Time: 180000 ps
CPU Time: 0.430 seconds; Data structure size: 0.0Mb
Fri Jul 10 13:55:31 2026
[emilienv.silva@srv-microeletronica3 emilienv victor vending]$
```

```
Terminal
Arquivo Editar Exibir Pesquisar Terminal Ajuda
CPU time: 1.095 seconds to compile + .557 seconds to elab + .593 seconds to link
Verdi KDB elaboration done and the database successfully generated
./simv
Info: [VCS SAVE RESTORE INFO] ASLR (Address Space Layout Randomization) is detected on the machine. To enable $save functionality, ASLR will be switched off and simv re-executed.
Please use '-no_save' simv switch to avoid re-execution or '-suppress=ASLR_DETECTED_INFO' to suppress this message.
Chronologic VCS simulator copyright 1991-2025
Contains Synopsys proprietary information.
Compiler version X-2025.06-SP2_Full64; Runtime version X-2025.06-SP2_Full64; Jul 10 13:59 2026
*Verdi* Loading libsscore vcs202506.so
FSDB Dumper for VCS, Release Verdi_X-2025.06-SP2, Linux x86_64/64bit, 11/27/2025
(C) 1996 - 2025 by Synopsys, Inc.
*Verdi* : Create FSDB file 'waves.fsdb'
*Verdi* : Begin traversing the scope (tb_vending), layer (0).
*Verdi* : End of traversing.

=====
INICIANDO TESTES VENDING
=====

-> Cenario 2: Credito insuficiente (Snack com R$ 0,25)
[PASS] Cenario 2: error=1 ativado
[PASS] Cenario 2: FSM foi para ERROR (3'b101)

=====
TESTES CONCLUIDOS
=====

$finish called from file "sim/tb_vending.sv", line 221.
$finish at simulation time 180000
V C S S i m u l a t i o n R e p o r t
Time: 180000 ps
CPU Time: 0.450 seconds; Data structure size: 0.0Mb
Fri Jul 10 13:59:25 2026
[emilienv.silva@srv-microeletronica3 emilienv victor vending]$
```

```
Terminal
Arquivo Editar Exibir Pesquisar Terminal Ajuda

./simv
Info: [VCS_SAVE_RESTORE_INFO] ASLR (Address Space Layout Randomization) is detected on the machine. To enable $save functionality, ASLR will be switched off and simv re-executed.
Please use '-no_save' simv switch to avoid re-execution or '-suppress=ASLR_DETECTED_INFO' to suppress this message.
Chronologic VCS simulator copyright 1991-2025
Contains Synopsys proprietary information.
Compiler version X-2025.06-SP2_Full64; Runtime version X-2025.06-SP2_Full64; Jul 10 14:00 2026
*Verdi* Loading libsscore vcs202506.so
FSDB Dumper for VCS, Release Verdi_X-2025.06-SP2, Linux x86_64/64bit, 11/27/2025
(C) 1996 - 2025 by Synopsys, Inc.
*Verdi* : Create FSDB file 'waves.fsdb'
*Verdi* : Begin traversing the scope (tb_vending), layer (0).
*Verdi* : End of traversing.

=====
INIICIANDO TESTES VENDING
=====

-> Cenario 3: Cancelamento apos inserir R$ 2,00
[PASS] Cenario 3: Credito acumulado e de 200 centavos
[PASS] Cenario 3: change_out=200 no cancelamento
[PASS] Cenario 3: credit=0 apos cancel
[PASS] Cenario 3: FSM retornou a IDLE (3'b000)

=====
TESTES CONCLUIDOS
=====

$finish called from file "sim/tb_vending.sv", line 221.
$finish at simulation time 180000
V C S S i m u l a t i o n R e p o r t
Time: 180000 ps
CPU Time: 0.440 seconds; Data structure size: 0.0Mb
Fri Jul 10 14:00:37 2026
[emilienv.silva@srv-microeletronica3 emilienv victor vending]$
```

```
Terminal
Arquivo Editar Exibir Pesquisar Terminal Ajuda

*Verdi* Loading libsscore vcs202506.so
FSDB Dumper for VCS, Release Verdi_X-2025.06-SP2, Linux x86_64/64bit, 11/27/2025
(C) 1996 - 2025 by Synopsys, Inc.
*Verdi* : Create FSDB file 'waves.fsdb'
*Verdi* : Begin traversing the scope (tb_vending), layer (0).
*Verdi* : End of traversing.

=====
INIICIANDO TESTES VENDING
=====

-> Cenario 4: Estoque zerado (Comprar cafe 5 vezes e falhar na 6a)
Comprando cafe 1/5 (estoque restando)...
Comprando cafe 2/5 (estoque restando)...
Comprando cafe 3/5 (estoque restando)...
Comprando cafe 4/5 (estoque restando)...
Comprando cafe 5/5 (estoque restando)...
Tentando a 6a compra de cafe (deve falhar por falta de estoque)...
[PASS] Cenario 4: error=1 (stock=0 na 6a tentativa)
[PASS] Cenario 4: FSM foi para ERROR (3'b101)
[PASS] Cenario 4: change_out=100 apos cancelar do ERROR
[PASS] Cenario 4: credit=0 apos cancel
[PASS] Cenario 4: FSM retornou a IDLE (3'b000)

=====
TESTES CONCLUIDOS
=====

$finish called from file "sim/tb_vending.sv", line 221.
$finish at simulation time 610000
V C S S i m u l a t i o n R e p o r t
Time: 610000 ps
CPU Time: 0.460 seconds; Data structure size: 0.0Mb
Fri Jul 10 14:01:48 2026
[emilienv.silva@srv-microeletronica3 emilienv victor vending]$
```

7. Resultado de síntese

Usando `compile_ultra -no_autoungroup` :

Período	Frequência	Slack(ns)	Área	Timing
20 ns	50 Mhz	15.53	799.447410	0.97 (MET)
18 ns	55.5 Mhz	13.53	799.447410	0.97(MET)
16 ns	62.5 Mhz	11.53	799.447410	0.97 (MET)
14 ns	71.4 Mhz	9.53	799.447410	0.97 (MET)
12 ns	83.3 Mhz	7.53	799.447410	0.97 (MET)
10 ns	100 Mhz	5.53	799.447410	0.97 (MET)
8 ns	125 Mhz	3.53	799.447410	0.97 (MET)
6 ns	166.7 Mhz	1.53	799.447410	0.97 (MET)
4 ns	250 Mhz	- 0.01	1005.020787	0.51 (VIOLATED)
2 ns	500 Mhz	- 2.47	799.447410	0.97 (VIOLATED)

- Período mínimo suportado: 6 ns
- Período abaixo do mínimo: 4ns, viola o timing e aumenta a área, mas na terceira mudança ele consegue gerar um slack (ns) = 0.00 (MET) graças ao aumento da área
- Ao retirar o `-no-autoungroup` da síntese e usando o período mínimo suportado (6 ns), há uma mudança de 1.53 ns para 1.70 no slack, 0.97 para 0.80 no timing e 799.447410 para 759.399597 na área.

Usando `compile_ultra -area_effort high` :

Período	Frequência	Slack(ns)	Área	Timing
20 ns	50 Mhz	16.41	330.489588	0.09 (MET)
18 ns	55.5 Mhz	14.41	330.489588	0.09 (MET)
16 ns	62.5 Mhz	12.41	330.489588	0.09 (MET)
14 ns	71.4 Mhz	10.41	330.489588	0.09 (MET)
12 ns	83.3 Mhz	8.41	330.489588	0.09 (MET)
10 ns	100 Mhz	6.41	330.489588	0.09 (MET)

Período	Frequência	Slack(ns)	Área	Timing
8 ns	125 Mhz	4.41	330.489588	0.09 (MET)
6 ns	166.7 Mhz	2.41	330.489588	0.09 (MET)
4 ns	250 Mhz	0.41	330.489588	0.09 (MET)
2 ns	500 Mhz	- 1.59	330.489588	0.09 (VIOLATED)

8. Análise

1. Qual é o caminho crítico do design? Quais módulos ele atravessa?

O caminho crítico é o caminho de decisão da FSM em função do datapath.

Módulos que o caminho crítico atravessa:

- registrador de crédito em credit_reg.sv;
- comparador em comparator.sv;
- lógica combinacional da FSM em control_unit.sv;
- e o registrador de estado da FSM..

2. Como a área total variou à medida que o período foi reduzido? Explique o motivo.

À medida que o período de clock é reduzido, a área total tende a aumentar. Isso acontece porque o sintetizador passa a usar células mais rápidas, inserir buffers e, em alguns casos, aumentar o paralelismo interno da lógica para reduzir o atraso e fechar timing.

3. A partir de qual frequência o Design Compiler não conseguiu mais fechar o timing? O que acontece com o slack nesse ponto?

O Design Compiler não conseguiu mais fechar o timing na faixa de aproximadamente 166 MHz, o que corresponde a um período de cerca de 6 ns. A partir desse ponto, o slack deixa de ser positivo e passa a ficar negativo, indicando que o caminho crítico já não consegue completar a propagação em tempo dentro do período imposto.

4. Considerando a FSM e o caminho de dados do projeto, qual estado ou transição você acredita estar no caminho crítico, e por quê?

O estado CHECK, principalmente na transição de DISPENSE ou ERROR. Pois, nesse estado o circuito precisa usar o crédito acumulado, ler o preço e estoque da memória, executar a comparação e esperar a FSM decidir o próximo estado.

5. Que modificação no RTL você proporia para reduzir o caminho crítico sem alterar o comportamento funcional do design?

A inserção de um registrador intermediário para armazenar a decisão de can_sell e fazer a FSM usar esse resultado no ciclo seguinte, para não depender diretamente do resultado combinacional no mesmo ciclo.

9. Conclusão

Nossa maior dificuldade inicial foi analisar as ondas para identificar os erros existentes pois estávamos tendo problemas com o troco e com o fluxo da máquina de estados, após conseguir entender bem, conseguimos arrumar os problemas e ajustar o fluxo do funcionamento. Além de saber como definir os clocks durante a fase de testbench

Equivalência Formal (Formality) com guidance

A verificação formal valida matematicamente se a netlist sintetizada porta-a-porta (Gate-Level Netlist) possui equivalência lógica rigorosa em relação ao código comportamental RTL em SystemVerilog.

1. set_svf e confirmação que reports/default.svf foi gerado

set_svf é adicionado antes de compile_ultra, para que o Formality receba automaticamente o histórico de otimizações do Design Compiler.

```
# -----  
# Síntese  
# -----  
  
puts "\n===== "  
puts "INICIANDO SÍNTESE"  
puts "===== "  
  
file mkdir synth/reports  
set_svf synth/reports/default.svf  
  
# A restrição de área DEVE vir antes do compile_ultra!  
set_max_area 0  
  
compile_ultra -no_autoungroup
```

Print confirmando que default.svf foi gerado

```
[emilieny.silva@srv-microeletronica3 emilieny_victor vending]$ ls -la synth/reports/default.svf  
-rw-rw-r--. 1 emilieny.silva emilieny.silva 10496 jul 23 17:48 synth/reports/default.svf
```

2. set_svf seguido de set synopsys_auto_setup

Trecho mostrando que o formality foi configurado corretamente, sendo set_svf seguido de set synopsys_auto_setup true, e antes de qualquer read_verilog;

```
# 2. ESSENCIAL: habilita o modo de setup automático baseado no SVF.  
# Sem esta variável, o Formality só aproveita o guidance  
# parcialmente (limitado a poucas operações estruturais) – é ela  
# que faz o Formality de fato consumir o histórico de otimizações  
# do Design Compiler (constantes, retiming, merge/inversão de  
# registrador, reencodificação de FSM) durante o match.  
set synopsys_auto_setup true  
true  
# (Invertamos o passo 2 com o 3, pois dava erro "may not be changed after set_svf")  
# 3. Carrega o SVF gerado pelo Design Compiler (Etapa 1) como guidance.  
# Deve vir ANTES de qualquer read_verilog/set top: o Formality lê  
# o histórico de otimizações da síntese e passa a registrar também  
# as próprias operações desta sessão  
set_svf ../synth/reports/default.svf  
SVF set to '/home/emilieny.silva/projetos/emilieny_victor_vending/synth/reports/default.svf'.  
1  
# 4. Design de referência (golden) – RTL pré-síntese.  
read_sverilog -r { ../rtl/vending_pkg.sv \  
    ../rtl/credit_reg.sv \  
    ../rtl/memory.sv \  
    ../rtl/comparator.sv \  
    ../rtl/subtractor.sv \  
    ../rtl/control_unit.sv \  
    ../rtl/vending_top.sv }  
No target library specified, default is WORK  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/vending_pkg.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/credit_reg.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/memory.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/comparator.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/subtractor.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/control_unit.sv'  
Loading verilog file '/home/emilieny.silva/projetos/emilieny_victor_vending/rtl/vending_top.sv'  
Current container set to 'r'  
1
```

3. report_svf_operation -status accepted e -status rejected

Executou-se a fase de matching e em seguida verificou-se o processamento dos guias SVF, esse foi o resultado geral do matching de pontos de comparação:

```
***** Matching Results *****
68 Compare points matched by name
0 Compare points matched by signature analysis
0 Compare points matched by topology
9 Matched primary inputs, black-box outputs
0(0) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
*****
```

- report_svf_operation -status accepted

```
[emilieny.silva@srv-microeletronica3 fm]$ cat reports/formality_svf_accepted.rpt
*****
Report      : svf_operation
             -status accepted

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Thu Jul 23 18:53:17 2026
*****
```

- report_svf_operation -status rejected

```
[emilieny.silva@srv-microeletronica3 fm]$ cat reports/formality_svf_rejected.rpt
*****
Report      : svf_operation
             -status rejected

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Thu Jul 23 18:53:17 2026
*****
```

4. Veredito final para a netlist

Ao rodar o comando verify, a ferramenta realizou a verificação formal sobre todos os pontos comparáveis:

```
***** Verification Results *****
Verification SUCCEEDED
  ATTENTION: synopsys_auto_setup mode was enabled.
             See Synopsys Auto Setup Summary for details.
  ATTENTION: Inconsistency detected in design data with SVF.
             See Design Consistency Check Summary for details.
-----
Reference design: r:/WORK/vending_top
Implementation design: i:/WORK/vending_top
68 Passing compare points
-----
Matched Compare Points    BBPin    Loop    BBNet    Cut    Port    DFF    LAT    TOTAL
-----
Passing (equivalent)      0        0        0        0    29     39        0     68
Failing (not equivalent)  0        0        0        0        0        0        0        0
*****
```

Equivalência Formal (Formality) sem o -no_autoungroup

1. report_svf_operation -status accepted e -status rejected

- match executado e com os seguintes resultados:

```
***** Matching Results *****
68 Compare points matched by name
0 Compare points matched by signature analysis
0 Compare points matched by topology
9 Matched primary inputs, black-box outputs
0(0) Unmatched reference(implementation) compare points
0(0) Unmatched reference(implementation) primary inputs, black-box outputs
*****
```

- report_svf_operation -status accepted

```
[victor.medeiros@srv-microeletronica3 fm]$ cat reports/formality_svf_accepted.rpt
*****
Report      : svf_operation
             -status accepted

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Thu Jul 23 21:49:32 2026
*****
```

- report_svf_operation -status rejected

```
[victor.medeiros@srv-microeletronica3 fm]$ cat reports/formality_svf_rejected.rpt
*****
Report      : svf_operation
             -status rejected

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Thu Jul 23 21:49:32 2026
*****
1
```

2. Veredito final para a netlist sem a opção no_autoungroup do compile_ultra

verify executado, com o seguinte resultado:

```
***** Verification Results *****
Verification SUCCEEDED
  ATTENTION: synopsys_auto_setup mode was enabled.
             See Synopsys Auto Setup Summary for details.
  ATTENTION: Inconsistency detected in design data with SVF.
             See Design Consistency Check Summary for details.
-----
Reference design: r:/WORK/vending_top
Implementation design: i:/WORK/vending_top
68 Passing compare points
-----
Matched Compare Points      BBPin    Loop    BBNet    Cut    Port    DFF    LAT    TOTAL
-----
Passing (equivalent)        0        0        0        0    29    39        0    68
Failing (not equivalent)    0        0        0        0        0        0        0    0
*****
```

3. Principal diferença entre os testes se dá no Guidance Summary :

A principal diferença notada internamente pela ferramenta está detalhada no Guidance Summary do fluxo sem a restrição de ungrouping, onde o Formality precisou processar e aceitar operações adicionais de otimização estrutural (como 5 operações de ungroup e 44 de reg_constant) repassadas pela síntese.

Com -no_autoungroup:

```
Status: Processing Guide Commands...
SVF BEGIN: Timestamp: Cpu: 0.001h, Wall: 0.001h, Mem: 1.002G, Current time: Thu Jul 23 19:36:15 2026
SVF END: Timestamp: Cpu: 0.001h, Wall: 0.001h, Mem: 1.004G, Current time: Thu Jul 23 19:36:16 2026

***** Guidance Summary *****
                        Status
Command                Accepted  Rejected  Pending  Unprocessed  Total
-----
change_names           :         7         0         0         0         7
constant               :         1         0         0         0         1
environment            :         4         0         0         0         4
reg_constant           :        44         0         0         0        44
-----
Total                  :        56         0         0         0        56
```

Sem -no_autoungroup:

```
Status: Processing Guide Commands...
SVF BEGIN: Timestamp: Cpu: 0.000h, Wall: 0.001h, Mem: 1.002G, Current time: Thu Jul 23 21:49:27 2026
SVF END: Timestamp: Cpu: 0.001h, Wall: 0.001h, Mem: 1.011G, Current time: Thu Jul 23 21:49:27 2026

***** Guidance Summary *****
                        Status
Command                Accepted  Rejected  Pending  Unprocessed  Total
-----
change_names           :         6         0         0         0         6
constant               :         1         0         0         0         1
environment            :         5         0         0         0         5
reg_constant           :        44         0         0         0        44
replace                :         1         0         0         0         1
ungroup                :         5         0         0         0         5
-----
Total                  :        62         0         0         0        62
```

4. Redução do trabalho manual de *matching* com o uso do SVF

O uso do arquivo SVF (reports/default.svf) juntamente com o comando `set synopsys_auto_setup true` foi fundamental para a fluidez da verificação formal neste projeto. O arquivo de *guidance* transfere automaticamente o histórico de otimizações agressivas realizadas pelo Design Compiler (DC) para o Formality.

Comparando ao fluxo informal sem SVF, o ganho de produtividade foi imenso pelos seguintes motivos:

- **Eliminação de Mapeamento Manual:** Como visto no *Guidance Summary* do cenário sem -no_autoungroup, o SVF instruiu o Formality a aceitar automaticamente **62 otimizações complexas**. Isso incluiu a resolução de 44 otimizações de

registradores para constantes (`reg_constant`), 5 quebras de hierarquia (`ungroup`), e 6 mudanças de nome de variáveis (`change_names`).

- **Evita Falsos Negativos:** Sem o SVF, a ferramenta de equivalência trataria registradores suprimidos ou renomeados durante a síntese como *unmatched points*. O projetista seria forçado a inspecionar o cone lógico manualmente e utilizar comandos avançados (como `set_constant` ou regras customizadas de expressão regular para *matching*) para forçar a equivalência.
- No projeto, o uso correto do SVF garantiu que todos os 68 pontos de comparação fossem conectados diretamente por nome (`matched by name`) sem intervenção manual e sem depender de análises heurísticas lentas (análise de assinatura ou topologia), resultando em uma prova de equivalência robusta e imediata.