



Toma de Notas - S8 Buses del Sistema

G1 [Emilio Alban, Ariel Montufar, Karen Suarez, Samuel Churaco]

2026-06-19

Índice

1. Estructuras de Interconexión	1
1.1. Preguntas y Términos clave (Cue):	1
1.2. Notas (Notes):	1
1.2.1. El computador como una red de módulos	1
1.2.2. Los Módulos y sus Señales (Basado en Figura 3.15 de Stallings)	2
1.2.3. Tipos de Transferencias de Datos	2
1.3. Resumen (Summary):	2
2. Interconexión punto a punto	2
2.1. Preguntas y Términos clave (Cue):	2
2.2. Notas (Notes):	3
2.2.1. El fin del bus compartido	3
2.2.2. Características de la Interconexión Punto a Punto	3
2.2.3. El modelo QPI (QuickPath Interconnect)	3
2.3. Resumen (Summary):	3
3. TODO Mis Tareas [100 %]	4

1. Estructuras de Interconexión

1.1. Preguntas y Términos clave (Cue):

¿Qué es una estructura de interconexión? Es el conjunto de líneas o caminos que conectan los módulos principales (CPU, Memoria, E/S) para permitir la comunicación entre ellos.

¿Cuáles son los tres módulos elementales del sistema? El Procesador (CPU), la Memoria y el módulo de Entrada/Salida (E/S).

¿Qué señales intercambia típicamente la CPU? Lee instrucciones y datos, escribe datos procesados, envía señales de control y recibe señales de interrupción.

¿En qué consiste el Acceso Directo a Memoria (DMA)? Es un intercambio directo de datos entre el módulo de E/S y la memoria sin que la información pase por el procesador, lo que ahorra tiempo de ejecución.

1.2. Notas (Notes):

1.2.1. El computador como una red de módulos

- Un computador no es una sola pieza, sino una red de módulos que se comunican constantemente.

- La estructura de interconexión define los caminos por donde viaja la información entre estos componentes.

1.2.2. Los Módulos y sus Señales (Basado en Figura 3.15 de Stallings)

- CPU (El Cerebro): Actúa como el controlador principal.
 - Salidas: Direcciones y señales de control.
 - Entradas: Datos, instrucciones y señales de interrupción.
- Memoria (El Almacén): Constituida por N palabras de igual longitud, cada una con una dirección única.
 - Operaciones principales: Lectura y Escritura.
- Módulo de E/S (La Interfaz): Similar a la memoria pero maneja dispositivos externos y puertos.
 - Puede enviar señales de interrupción a la CPU para avisar que terminó una tarea.

1.2.3. Tipos de Transferencias de Datos

La estructura debe soportar 5 intercambios fundamentales:

1. Memoria al Procesador: La CPU lee una instrucción o dato desde la memoria.
2. Procesador a Memoria: La CPU escribe una unidad de datos en una dirección específica.
3. E/S al Procesador: La CPU capta datos de un dispositivo externo a través del módulo de E/S.
4. Procesador a E/S: El procesador envía datos o comandos hacia un periférico.
5. Memoria a E/S y viceversa (DMA): Transferencia directa de bloques de datos entre memoria y periféricos sin intervención de la CPU.

1.3. Resumen (Summary):

El computador funciona como una red de tres módulos (CPU, Memoria y E/S) unidos por una estructura de interconexión. Esta estructura permite mover datos e instrucciones mediante cinco tipos de transferencias clave, destacando el DMA por su capacidad de realizar intercambios directos entre memoria y periféricos para mejorar la eficiencia del sistema.

2. Interconexión punto a punto

2.1. Preguntas y Términos clave (Cue):

- ¿Por qué los buses compartidos tradicionales están siendo reemplazados en los sistemas modernos? :: Debido a las restricciones eléctricas al aumentar la frecuencia y la dificultad de realizar funciones de sincronización y arbitraje en tiempos cada vez más cortos .

ckPath Interconnect) Es una tecnología de interconexión punto a punto de alto rendimiento introducida por Intel en 2008 para superar los cuellos de botella de los buses compartidos.

- ¿Cuáles son las características principales de las arquitecturas punto a punto? :: Conexiones directas por parejas, arquitectura de protocolos en capas y transferencia de datos mediante paquetes con cabeceras y control de errores.

arril de reloj en QPI? Sirve para sincronizar el envío de señales, permitiendo que el receptor identifique exactamente cuándo se transmite cada bit en los 20 carriles de datos.

bits? ¿En qué casos? Sí, el ruido eléctrico puede alterar bits. La capa de enlace detecta esto mediante el código CRC y solicita la retransmisión del paquete dañado.

2.2. Notas (Notes):

2.2.1. El fin del bus compartido

- El bus compartido fue el estándar durante décadas, pero está siendo abandonado debido a restricciones eléctricas en sistemas de alta velocidad.
- A medida que se incrementa la frecuencia de los buses síncronos anchos, resulta casi imposible sincronizar y arbitrar los datos a tiempo.
- La llegada de los chips multinúcleo multiplicó estas dificultades, requiriendo menor latencia y mayor tasa de datos para no frenar a los procesadores.

2.2.2. Características de la Interconexión Punto a Punto

- Este modelo ofrece menor latencia, mayor tasa de datos y mejor escalabilidad que los buses tradicionales.
- Presenta 3 características fundamentales:
 1. **Múltiples conexiones directas:** Enlaces directos por parejas entre componentes, eliminando la necesidad de arbitraje por el uso del medio.
 2. **Arquitectura de protocolos en capas:** Estructura similar a redes (como TCP/IP), organizada en 4 niveles técnicos.
 3. **Transferencia por paquetes:** Los datos se encapsulan en paquetes con etiquetas de control y códigos de corrección de errores (CRC), en lugar de enviarse como un flujo de bits en bruto .

2.2.3. El modelo QPI (QuickPath Interconnect)

- Arquitectura estructurada en 4 capas: Física (señales eléctricas), Enlace (fiabilidad), Encaminamiento (tablas de ruta) y Protocolo (coherencia de caché).
- **Unidades de transferencia:**
 - Capa Física: La unidad es el **Phit** (20 bits).
 - Capa de Enlace: La unidad es el **Flit** (80 bits: 72 de mensaje y 8 de CRC).
- **Transmisión y Hardware:** Utiliza 20 carriles de datos por dirección y señalización diferencial de bajo voltaje (LVDS) para mitigar el ruido.
- **Control de Flujo:** Usa un sistema de créditos; el receptor devuelve créditos al emisor cuando sus buffers tienen espacio libre, evitando la saturación del sistema.
- **Cálculos de capacidad de transferencia:** A velocidades típicas de 6.4 GT/s (transferencias por segundo), enviando 20 bits por Phit en cada transferencia, la capacidad por dirección es: $6,4 \text{ GT/s} \times 20 \text{ bits} = 16 \text{ GB/s}$. Como los enlaces QPI son pares bidireccionales dedicados, la capacidad total de un enlace es: $16 \text{ GB/s} \times 2 = 32 \text{ GB/s}$.

2.3. Resumen (Summary):

La evolución tecnológica abandonó los buses compartidos porque las altas frecuencias eléctricas hacían casi imposible sincronizar y arbitrar los datos a tiempo. Al evolucionar a arquitecturas de interconexión punto a punto de alto rendimiento como QPI, se mejora drásticamente la escalabilidad y la latencia del sistema. Esto se logra empleando conexiones directas que eliminan el arbitraje, y gestionando la información estructurada en paquetes a través de protocolos de capas (Física, Enlace, Enrutamiento y Protocolo)

3. TODO Mis Tareas [100 %]

- ☒ Leer este documento
- ☒ Escribir el resumen de la exposición 1 - G1