# S8 — Buses del Sistema

G1 - G2

2026-06-18

Indicaciones
Indicaciones
Diseño de las Diapositivas
Sobre este Documento
Buses del Sistema
Estructuras de Interconexión (7, 97)
Interconexión con Buses
Interconexión con Buses (7, 99)
Conceptos y Estructura Física
Estructura del Bus (7, 99)
¿Por qué surge la Jerarquía de Buses? (7, 102)
Jerarquía Tradicional de Buses (7, 102)
Jerarquía de Buses de Altas Prestaciones (7, 103)
Elementos de Diseño de un Bus (7, 104)
Tipos de Líneas de Bus
Tipos de Líneas de Bus
Clasificación por Funcionalidad
Arbitraje del Bus
Métodos de Control

Temporización
Coordinación de Eventos
Ancho de Bus y Transferencia
Parámetros de Rendimiento
Interconexión punto a punto
Problemas del bus compartido tradicional
El Reemplazo: Interconexión Punto a Punto
El Reemplazo: Las 3 características modernas
QPI (11, 120): Ejemplo de Interconexión Punto a Punto: Intel QPI?
Configuración Multinúcleo y Red de Conmutación
Arquitectura de 4 Capas de QPI
Capa Física: Phits y Señalización Diferencial
Capa Física: Distribución Multicarril
Capa de Enlace: Flits y Control de Flujo
Capas de Encaminamiento y Protocolo
PCI Express
PCI Express (11, 123)
Referencias

## Bibliografía

- Recuerde que si `options: H:2`, entonces:
  - * Declara el nombre de la Sección
  - ** Declara el nombre de la diapositiva
- Puede alterar la estructura de la diapositiva si lo considera necesario
- Reparto del tema por grupos:
  - **G1:** Estructuras de Interconexión, Interconexión punto a punto, QPI
  - **G2:** Interconexión con Buses, Jerarquía de Buses, Elementos de Diseño, PCI Express
- Para este tema consulte las siguientes fuentes:
  - Stallings et al. (2006), 7ma edición, 2006, Español, páginas 99 a 119.
  - Stallings (2022), 11ava edición, 2022, English, páginas 116 a 131.
- Las tuplas (7, 99) significan: Edición 7, página 99 del PDF.
- El grupo expone el tema y sube la presentación (`.ORG` y `.PDF` para Beamer, o `.ORG` y `.HTML` para reveal.js)

- El grupo sube las ayudas memoria/notas del tema usando la plantilla FormatoTareas/TemplateNotasClase.org (`.ORG` y `.PDF`)
- Para diseñar sus diapositivas puede consultar cualquiera de las presentaciones `.ORG` desarrolladas por el profesor así como al archivo tutorialBeamer.org en el repositorio de la clase.
- Recuerde que los archivos `.ORG` son archivos de texto así que los puede copiar y sustituir por su texto propio.
- Este documento tiene la propuesta de temas a tratar y desarrollar por los estudiantes.
- Se ha de utilizar como base la bibliografía recomendada, pero puede consultar bibliografía adicional.
- Un computador consta de tres componentes fundamentales: **CPU**, **Memoria** y **Módulos de E/S**.
- Estos componentes deben comunicarse entre sí para ejecutar programas.
- La estructura de interconexión es el conjunto de caminos que conectan estos módulos.

- El diseño depende de los intercambios que deban realizarse:
  - **Memoria a CPU**: La CPU lee una instrucción o dato desde la memoria.
  - **CPU a Memoria**: La CPU escribe un dato en la memoria.
  - **E/S a CPU**: La CPU lee datos de un dispositivo de E/S mediante el módulo correspondiente.
  - **CPU a E/S**: La CPU envía datos o comandos al dispositivo de E/S.
  - **E/S a/desde Memoria**: Utilizado en transferencias directas sin pasar constantemente por la CPU (e.g., DMA - Acceso Directo a Memoria).




1. ¿Qué es un Bus?
   - Un **bus** es un camino de comunicación compartido que conecta dos o más dispositivos.
   - **Medio de difusión (broadcast)**: Las señales transmitidas por un dispositivo son recibidas por todos los demás.

- Si dos dispositivos transmiten al mismo tiempo, sus señales colisionarán y se corromperán.
- Por ende, solo **un dispositivo** puede transmitir datos con éxito en un instante dado.
- Los buses del sistema modernos constan de decenas de líneas de comunicación individuales.

Un bus de sistema se divide en tres grupos funcionales de líneas:

- **Bus de Datos**:
  - Proporciona un camino para transmitir datos entre los módulos.
  - El número de líneas determina el **ancho del bus de datos** (e.g., 32, 64 o 128 bits).
  - El ancho del bus influye directamente en el rendimiento del sistema.
- **Bus de Direcciones**:
  - Determina el origen o el destino del dato en el bus de datos.
  - Si la CPU desea leer una palabra de memoria, coloca la dirección física de la palabra en estas líneas.
  - El **ancho del bus de direcciones** determina la capacidad máxima de memoria direccionable del sistema ($2^n$ ubicaciones).
- **Bus de Control**:

- Controla el acceso y uso de las líneas de datos y direcciones.
- Transmite órdenes y señales de temporización entre los módulos.
- **Señales típicas**: Escritura/Lectura de Memoria, Escritura/Lectura de E/S, Petición de Bus, Concesión de Bus, Reloj, Reinicio.




## -¿Por qué surge la jerarquía de buses?

- Un único bus compartido simplifica la interconexión del sistema.
- A medida que aumenta el número de dispositivos, aparecen limitaciones críticas:

- **Retardo de propagación:** Las líneas físicas largas ralentizan las señales.
- **Contención:** Más dispositivos compiten por el acceso al canal.
- **Tráfico masivo:** El flujo de datos entre CPU, memoria y E/S satura el canal.

- **Resultado:** El bus se convierte en un **cuello de botella** y un único bus ya no puede satisfacer a todos los componentes.




2. Características
   - **Bus Local:** Conecta la CPU con la memoria caché a la máxima velocidad del procesador.
   - **Bus del Sistema:** Se encarga de conectar la caché con la memoria principal.
   - **Bus de Expansión:** Conecta los dispositivos de E/S periféricos.

- **Aislamiento:** Mantiene el tráfico de E/S separado de los procesos de la CPU.

1. Arquitectura Moderna




2. Características

- **Bus de Alta Velocidad:** Conecta de forma más directa los dispositivos exigentes (video, gráficos, redes rápidas).
- **Bus de Expansión:** Mantiene relegados a los dispositivos y periféricos más lentos.
- **Ventaja:** La separación del tráfico mejora el rendimiento global del sistema.
- **Transición:** Esta organización introduce nuevos retos en el arbitraje, la temporización y el ancho del bus.

- El diseño de un bus de sistema no es arbitrario; representa un balance crítico entre **costo físico**, **complejidad del hardware** y **rendimiento esperado**.
- Para evaluar o diseñar un bus, Stallings define los siguientes parámetros clave:
  - **Físicos**: Tipo de líneas y ancho del bus.
  - **Lógicos y de Control**: Método de arbitraje, tipo de transferencia y temporización.
- A continuación, se analizará cómo cada uno de estos elementos impacta directamente en el ancho de banda del procesador y el direccionamiento del sistema.

1. Líneas Dedicadas vs Multiplexadas

- **Dedicadas**:
  - Asignadas permanentemente a una función o subconjunto de componentes.
  - Ejemplo: Líneas de direcciones y de datos físicamente separadas.
  - +Rendimiento alto, -Costo de espacio y pines.
- **Multiplexación Temporal**:
  - El mismo conjunto de líneas se usa para diferentes propósitos en tiempos distintos.
  - Ejemplo: Las mismas líneas envían la dirección al inicio y luego el dato.
  - +Ahorro de espacio y pines, -Lógica de control compleja y velocidad.

1. Arbitraje Centralizado vs Distribuido

1.1 Centralizado — Texto:BMCOL

- Un solo hardware (**árbitro**) asigna el acceso.
- Proceso: Petición $\rightarrow$ Concesión.
- Punto único de fallo.

1.2 Distribuido — Imagen:BMCOL

- No hay nodo central.
- Cada módulo tiene lógica propia.
- Cooperación mediante protocolos compartidos.

1. Temporización Síncrona
   - Determinada por una señal de **reloj del sistema**.
   - Todos los dispositivos ven el tren de pulsos (0 y 1).
   - Las acciones ocurren en ciclos de reloj fijos.
   - **Ventaja**: Simple y rápida de probar.
   - **Desventaja**: El dispositivo más lento limita al bus entero.
2. Temporización Asíncrona
   - La ocurrencia de un evento depende del éxito del evento anterior.
   - Utiliza un protocolo de saludo (**handshaking**).
   - $[REQ] \rightarrow [ACK] \rightarrow [Data]$
   - **Ventaja**: Mezcla eficiente de dispositivos rápidos y lentos.
   - **Desventaja**: Implementación de hardware muy compleja.

1. Ancho del Bus
   1.1 Datos BMCOL
   - Determina cuántos bits se transmiten en paralelo.
   - A mayor ancho, mayor rendimiento del sistema.

   1.2 Direcciones BMCOL
   - Determina el rango de memoria direccionable.
   - Capacidad máxima: $2^n$ bytes.
2. Tipos de Transferencia de Datos

- **Lectura/Escritura**: Operación básica de memoria.
- **Lectura-Modificación-Escritura**:
  - Operación atómica indivisible.
  - Clave para sincronización y semáforos.
- **Transferencia por Bloques**:
  - Envía 1 dirección y luego una ráfaga de datos.
  - Optimiza el uso de la memoria Caché y DMA.




-Restricciones eléctricas: Al subir la frecuencia del reloj para ganar velocidad, el bus tradicional falla

-El problema: Con tasas de datos tan altas, es casi imposible realizar la sincronización y el arbitraje a tiempo y sin errores




-El nuevo estándar: El bus compartido ha sido reemplazado casi por completo por interconexiones punto a punto
-Ventajas: Menos latencia, una tasa de datos significativamente más alta y mejor escalabilidad




1. Conexiones directas por parejas: Al enlazar directamente dos componentes, se elimina por completo la necesidad de arbitraje
2. Arquitectura de protocolos en capas: Se estructuran de forma similar a las redes de datos (como TCP/IP)
3. Transferencia por paquetes: Los datos se envían como secuencias de paquetes que incluyen cabeceras y detección de errores

- **Interconexión punto a punto** de alta velocidad introducida en 2008 (Stallings, 2022, p.118).

- **Motivación:** Superar restricciones eléctricas y latencia de los buses compartidos en chips multinúcleo.

- **Pilares:**

  - Conexiones directas por pares (sin arbitraje).

  - Arquitectura de protocolo en capas.

  - Transferencia de datos mediante paquetes con control de errores.


I/O device
I/O Hub
I/O device
DRAM
Core A
Core B
DRAM
DRAM
Core C
Core D
DRAM
device
I/O Hub
device

2. Explicación Texto
   - Los enlaces QPI (flechas verdes) forman una **malla de conmutación** (switching fabric).
   - Permite que los datos "salten.entre núcleos para llegar a su destino.
   - Conecta el procesador con el I/O Hub (IOH), que traduce señales hacia dispositivos PCIe. ** Configuración Multinúcleo y Red de Conmutación




**Figure 3.18** QPI Layers

- **Protocolo:** Reglas de alto nivel y coherencia de caché.
- **Encaminamiento (Routing):** Tablas de ruta definidas por firmware.

- **Enlace (Link):** Transmisión confiable y control de flujo por Flits.
- **Física:** Unidades eléctricas y lógica de bits (Phits).




**Figure 3.19** Physical Interface of the Intel QPI Interconnect

- **Phit (Physical Unit):** Unidad mínima de 20 bits.
- **Señalización Diferencial (LVDS):** Compara voltajes entre dos cables para reducir ruido.
- **Capacidad:** Hasta 6.4 GT/s (transferencias por segundo), moviendo hasta 32 GB/s.

1. Imagen




**Figure 3.20** QPI Multilane Distribution

2. Explicación Texto
   - El puerto QPI usa 20 carriles (**lanes**) de datos en cada dirección.
   - Los bits de un Flit se reparten entre los carriles usando técnica **round-robin**.
   - Permite la transmisión de un Phit completo (20 bits) en paralelo por ciclo.

- **Flit (Flow Control Unit):** PDU de 80 bits (72 de mensaje + 8 de CRC).
- **Control de errores:** Si el CRC falla, el receptor solicita retransmisión inmediata.
- **Esquema de Créditos:** El receptor devuelve créditos al emisor cuando su buffer tiene espacio, evitando saturación.
- **Encaminamiento:** Decide el camino del paquete a través de los nodos del sistema usando tablas de rutas.
- **Protocolo:** Maneja la coherencia de caché, asegurando que todos los núcleos vean el dato más actualizado de la memoria.
- **Unidad de mensaje:** El "Paquete", que consiste en un número entero de Flits.

Stallings, W. (2022). *Computer Organization and Architecture: Designing for Performance* (11.ª ed.). Pearson.

Stallings, W., Vargas, A. C., & Espinosa, A. P. (2006). *Organización y arquitectura de computadores*. Pearson Educación.