

S8 — Buses del Sistema

G1 - G2

2026-06-18

- 1 Indicaciones
- 2 Buses del Sistema
- 3 Interconexión con Buses
- 4 Interconexión punto a punto
- 5 PCI Express
- 6 Referencias

Indicaciones I

- Recuerde que si options: H:2, entonces:
 - * Declara el nombre de la Sección
 - ** Declara el nombre de la diapositiva
- Puede alterar la estructura de la diapositiva si lo considera necesario
- Reparto del tema por grupos:
 - **G1:** Estructuras de Interconexión, Interconexión punto a punto, QPI
 - **G2:** Interconexión con Buses, Jerarquía de Buses, Elementos de Diseño, PCI Express
- Para este tema consulte las siguientes fuentes:
 - Stallings et al. (2006), 7ma edición, 2006, Español, páginas 99 a 119.
 - Stallings (2022), 11ava edición, 2022, English, páginas 116 a 131.
- Las tuplas (7, 99) significan: Edición 7, página 99 del PDF.
- El grupo expone el tema y sube la presentación (.ORG y .PDF para Beamer, o .ORG y .HTML para reveal.js)
- El grupo sube las ayudas memoria/notas del tema usando la plantilla FormatoTareas/TemplateNotasClase.org (.ORG y .PDF)

- Para diseñar sus diapositivas puede consultar cualquiera de las presentaciones .ORG desarrolladas por el profesor así como al archivo tutorialBeamer.org en el repositorio de la clase.
- Recuerde que los archivos .ORG son archivos de texto así que los puede copiar y sustituir por su texto propio.


- Este documento tiene la propuesta de temas a tratar y desarrollar por los estudiantes.
- Se ha de utilizar como base la bibliografía recomendada, pero puede consultar bibliografía adicional.

Estructuras de Interconexión (7, 97)

Interconexión con Buses (7, 99) I

- Un computador consta de tres componentes fundamentales: **CPU**, **Memoria** y **Módulos de E/S**.
- Estos componentes deben comunicarse entre sí para ejecutar programas.
- La estructura de interconexión es el conjunto de caminos que conectan estos módulos.
- El diseño depende de los intercambios que deban realizarse:
 - **Memoria a CPU**: La CPU lee una instrucción o dato desde la memoria.
 - **CPU a Memoria**: La CPU escribe un dato en la memoria.
 - **E/S a CPU**: La CPU lee datos de un dispositivo de E/S mediante el módulo correspondiente.
 - **CPU a E/S**: La CPU envía datos o comandos al dispositivo de E/S.
 - **E/S a/desde Memoria**: Utilizado en transferencias directas sin pasar constantemente por la CPU (e.g., DMA - Acceso Directo a Memoria).

Interconexión con Buses (7, 99) II



¿Qué es un Bus?

- Un **bus** es un camino de comunicación compartido que conecta dos o más dispositivos.
- **Medio de difusión (broadcast)**: Las señales transmitidas por un dispositivo son recibidas por todos los demás.
- Si dos dispositivos transmiten al mismo tiempo, sus señales colisionarán y se corromperán.
- Por ende, solo **un dispositivo** puede transmitir datos con éxito en un instante dado.
- Los buses del sistema modernos constan de decenas de líneas de comunicación individuales.

Estructura del Bus (7, 99) I

Un bus de sistema se divide en tres grupos funcionales de líneas:

- **Bus de Datos:**

- Proporciona un camino para transmitir datos entre los módulos.
- El número de líneas determina el **ancho del bus de datos** (e.g., 32, 64 o 128 bits).
- El ancho del bus influye directamente en el rendimiento del sistema.

- **Bus de Direcciones:**


- Determina el origen o el destino del dato en el bus de datos.
- Si la CPU desea leer una palabra de memoria, coloca la dirección física de la palabra en estas líneas.
- El **ancho del bus de direcciones** determina la capacidad máxima de memoria direccionable del sistema (2^n ubicaciones).

- **Bus de Control:**

- Controla el acceso y uso de las líneas de datos y direcciones.
- Transmite órdenes y señales de temporización entre los módulos.

Estructura del Bus (7, 99) II


- **Señales típicas:** Escritura/Lectura de Memoria, Escritura/Lectura de E/S, Petición de Bus, Concesión de Bus, Reloj, Reinicio.



Jerarquía de Buses Múltiples (7, 102) A


Elementos de Diseño de un Bus (7, 104)

Problemas del bus compartido tradicional




- Restricciones eléctricas: Al subir la frecuencia del reloj para ganar velocidad, el bus tradicional falla
- El problema: Con tasas de datos tan altas, es casi imposible realizar la sincronización y el arbitraje a tiempo y sin errores

El Reemplazo: Interconexión Punto a Punto



- El nuevo estándar: El bus compartido ha sido reemplazado casi por completo por interconexiones punto a punto
- Ventajas: Menos latencia, una tasa de datos significativamente más alta y mejor escalabilidad

El Reemplazo: Las 3 características modernas



- 1 Conexiones directas por parejas: Al enlazar directamente dos componentes, se elimina por completo la necesidad de arbitraje
- 2 Arquitectura de protocolos en capas: Se estructuran de forma similar a las redes de datos (como TCP/IP)

QPI (11, 120): Ejemplo de Interconexión Punto a Punto: Intel QPI?

- **Interconexión punto a punto** de alta velocidad introducida en 2008 (Stallings, 2022, p.118).
- **Motivación:** Superar restricciones eléctricas y latencia de los buses compartidos en chips multinúcleo.
- **Pilares:**
 - Conexiones directas por pares (sin arbitraje).
 - Arquitectura de protocolo en capas.
 - Transferencia de datos mediante paquetes con control de errores.

Configuración Multinúcleo y Red de Conmutación




Figure 3.17 Multicore Configuration Using QPI

- Los enlaces QPI (flechas verdes) forman una **mall**a de **conmutación** (switching fabric).
- Permite que los datos "salten" entre núcleos para llegar a su destino.
- Conecta el procesador con el I/O Hub (IOH), que traduce señales hacia dispositivos PCIe. **
Configuración Multinúcleo y Red de Conmutación

Arquitectura de 4 Capas de QPI




Figure 3.18 QPI Layers

- **Protocolo:** Reglas de alto nivel y coherencia de caché.
- **Encaminamiento (Routing):** Tablas de ruta definidas por firmware.
- **Enlace (Link):** Transmisión confiable y control de flujo por Flits.
- **Física:** Unidades eléctricas y lógica de bits (Phits).

Capa Física: Phits y Señalización Diferencial




Figure 3.19 Physical Interface of the Intel QPI Interconnect

- **Phit (Physical Unit):** Unidad mínima de 20 bits.
- **Señalización Diferencial (LVDS):** Compara voltajes entre dos cables para reducir ruido.
- **Capacidad:** Hasta 6.4 GT/s (transferencias por segundo), moviendo hasta 32 GB/s.

Capa Física: Distribución Multicarriil




Figure 3.20 QPI Multilane Distribution

- El puerto QPI usa 20 carriles (**lanes**) de datos en cada dirección.
- Los bits de un Flit se reparten entre los carriles usando técnica **round-robin**.
- Permite la transmisión de un Phit completo (20 bits) en paralelo por ciclo.

Capa de Enlace: Flits y Control de Flujo

- **Flit (Flow Control Unit):** PDU de 80 bits (72 de mensaje + 8 de CRC).
- **Control de errores:** Si el CRC falla, el receptor solicita retransmisión inmediata.
- **Esquema de Créditos:** El receptor devuelve créditos al emisor cuando su buffer tiene espacio, evitando saturación.

Capas de Encaminamiento y Protocolo

- **Encaminamiento:** Decide el camino del paquete a través de los nodos del sistema usando tablas de rutas.
- **Protocolo:** Maneja la coherencia de caché, asegurando que todos los núcleos vean el dato más actualizado de la memoria.
- **Unidad de mensaje:** El "Paquete", que consiste en un número entero de Flits.

PCI Express (11, 123) D

Stallings, W. (2022). *Computer Organization and Architecture: Designing for Performance* (11.^a ed.). Pearson.

Stallings, W., Vargas, A. C., & Espinosa, A. P. (2006). *Organización y arquitectura de computadores*. Pearson Educación.