

## GUÍA DEL ALUMNO

### SESIÓN 2: Riesgos RAW en DLX

#### El Cauce en DLX y nuestras herramientas

El cauce del DLX consta de cinco etapas:

<b>IF</b>	<b>Instruction Fetch:</b> búsqueda de la instrucción. Incremento del PC
<b>ID</b>	<b>Instruction Decoding:</b> decodificación de instrucción, búsqueda de registros, evaluación de condición de salto y carga del PC
<b>EX</b>	<b>Execution:</b> Ejecución de operación(ALU), cálculo de direcciones efectivas(L/S)
<b>ME</b>	<b>Memory:</b> Acceso a memoria
<b>WB</b>	<b>Write Bank:</b> post-escritura en registro

La siguiente tabla muestra las operaciones que se hacen en cada etapa del cauce para los distintos tipos de instrucciones.

<b>Etapas</b>	<b>ALU</b> $Rd \leftarrow Reg1 \text{ op } Reg2$	<b>Load /Store</b> $Rd \leftarrow M(Reg1+Inm)$ $M(Reg1+Inm) \leftarrow Reg2$	<b>Salto</b> $PC \leftarrow PC + Inm$
<b>IF</b>	$RI \leftarrow Mem(PC)$ $PC \leftarrow PC+4$ $Rbr \leftarrow PC+dato \text{ Inm}$		
<b>ID</b>	$A \leftarrow Reg1$ $B \leftarrow Reg2 / \text{Dato Inm}$	$A \leftarrow Reg1$ $B \leftarrow Inm$ $Rtmp \leftarrow Reg2$	$if(A.op.0)$ $PC \leftarrow Rbr \text{ (Salto)}$
<b>EX</b>	$C \leftarrow A \text{ op } B$	$Rdir \leftarrow A + B$ $SRdat \leftarrow Rtmp$	
<b>ME</b>	$D \leftarrow C$	$LRdat \leftarrow Mem[Rdir] \text{ (Load)}$ $Mem[Rdir] \leftarrow SRdat \text{ (Store)}$	
<b>WB</b>	$Rd \leftarrow D$	$Rd \leftarrow LRdat \text{ (Load)}$	

**TABLA de operaciones en el cauce**

Donde:

- Inm es el dato inmediato y Reg1, Reg2 y Rd son los registros nombrados en la instrucción.
  - El resto son registros de segmentación y auxiliares.
  - En la fase ID se recogen los contenidos de los datos indicados
  - Además, en cada fase se conserva la información de la instrucción que se esta ejecutando
- Esto está descrito de un modo similar en el Hennessy-Patterson capítulos 5 y 6.

Debes conocer la teoría relacionada con Riesgos de Datos y dentro de estos riesgos saber identificar los de tipo Read After Write (RAW), y usra un nuevo simulador: WinDLXV

## Parte I: WinDLXV y Esquemas del cauce

La profesora explicará el uso de este simulador brevemente

1. Ejecuta en WinDLXV el programa del ejercicio 7 (contadores de ciclos) de la Sesión 1. Compara los ciclos resultantes con los obtenidos en DLXVsim: cuántos toma en cada simulador? Explica Por qué
2. Haz un programa que lea dos números, los sume, lea un 3º y lo acumule a lo anterior, dejando el resultado en una posición de memoria llamada result. Declara los datos necesarios. La idea es crear y observar dependencias RAW en el código.
  - a) En WinDLXV seleccionar **SIN adelanto de operandos** en el Menú "Configuración". Observa y dibuja **un diagrama del cauce ciclo a ciclo para este caso**
  - b) Sin adelantamiento de operandos, las paradas son siempre de 2 ciclos para instrucciones con dependencias RAW ¿Cierto o falso?

## Parte II: Adelantamiento de Operandos

La técnica hardware llamada **adelantamiento de operandos** permite mitigar el efecto de las dependencias RAW (Read After Write). **Las etapas EX y MEM pueden realimentar los resultados generados hacia las entradas de la etapa EX.** El cauce de DLX utiliza esta técnica en DLXVSim siempre pero en WinDLXV puede activarse o desactivarse.

En un cauce de etapas monociclo, la técnica de adelantamiento permite que dependencias RAW entre **dos instrucciones ALU** seguidas no cause **ninguna parada**.

2. **Deberás verificar esto y dibujar un diagrama del cauce.**

Si la dependencia RAW es entre una instrucción de **carga y una instrucción ALU** subsiguiente, el adelantamiento permite que haya **un solo ciclo de detención** en el cauce. Veamos de nuevo el caso de una dependencia RAW entre una instrucción de carga y una ALU:

lw r1, a	IF	ID	EX	<b>ME</b>	WB			
add r3,r2,r1		IF	ID	detención	<b>EX</b>	ME	WB	
Instrucción X			IF	detención	ID	EX	ME	WB

A pesar del adelantamiento aún existe un ciclo de parada. En ocasiones esto puede evitarse **reordenando** el código con una instrucción que **no tiene dependencias**. Por ejemplo la Instrucción X a continuación permite aprovechar el ciclo de parada y permite que el dato se envíe por el *bypass* de ME a EX a tiempo:

lw r1, a	IF	ID	EX	<b>ME</b>	WB			
Instrucción X		IF	ID	EX	ME	WB		
add r3,r2,r1			IF	ID	<b>EX</b>	ME	WB	

Además de existir entre instrucciones LW-ALU y ALU-ALU las dependencias RAW se dan entre otros tipos de instrucciones. Es conveniente identificar, para cada tipo de instrucción, **dónde hay producción (escritura)** y **dónde consumo (lectura) de datos** para analizar si dependencias productor-consumidor pueden **detener la emisión** de instrucciones en el cauce. Para ello es necesario comprender qué sucede en cada etapa del cauce según el tipo de instrucción, tal y como se describe en la primera página. Un actividad más adelante te ayudará a estudiar en detalle este punto.

Se proponen los siguientes experimentos que deberás hacer utilizando **siempre ADELANTO DE RESULTADOS en los simuladores**. En DLXVSim, el adelantamiento está prefijado pero en WinDLXV he de activarse (Menú "Configuración") para ver el comportamiento del cauce sin circuito de adelantamiento de resultados.

3. Haz a mano un diagrama del cauce para cada uno de los casos siguientes consultando la tabla de operaciones de la primera página en cada caso: identifica las fases en que hay PRODUCCIÓN y CONSUMO y si hay entre ellas adelantamiento o no.

Una vez hecho esto comprueba tus predicciones con los dos simuladores.

<code>sub R1,R2,R3</code>
<code>add R4,R2,R1</code>
<code>lw R1,n(r0)</code>
<code>add R2,R0,R1</code>
<code>lw R1,n(r0)</code>
<code>sw n+4(r0),R1</code>
<code>lw R1,n(r0)</code>
<code>sw n+4(R1),R7</code>
<code>lw R1,n(r0)</code>
<code>bnez R1,fin</code>
<code>sub R1,R2,R3</code>
<code>bnez R1,fin</code>

**Nota:** las instrucciones LW-SW no se comportan igual en los simuladores. Uno de ellos permite trasladar un resultado desde la salida de ME a su entrada mediante un circuito de adelantamiento, pero este circuito no se ha descrito realmente en la documentación del DLX.

**Recuerda: siempre con adelantamiento de operandos**

4- En el siguiente programa, predice y luego comprueba cuántos ciclos de parada se producen, dónde y por qué., Apúntalos al lado de la instrucción en que ocurren dentro de un comentario.

¿Cuántos ciclos toma la ejecución de este código **en cada simulador**? Debes obtener una diferencia de **4 ciclos** entre lo que contabiliza un simulador y el otro - Recuerda por qué.

```

        .data 0
a:      .word 1, 2, 3, 4
b:      .word 17, 18, 19, 20
c:      .word 0, 0, 0, 0
        .text 100
ini:
        xor    r7, r7, r7
        addi   r4, r0, b      ; qué valor hay en r4?
        lw     r1, 4(r4)
        lw     r2, b(r7)
        add    r3, r1, r2
        sw     0(r4), r3
        addi   r7, r7, #4
        add    r3, r1, r7
        sub    r4, r4, r3
        subi   r2, r7, #4
        bnez   r2, ini
        nop
        trap  #6

```

## Reordenación de instrucciones

Los compiladores pueden realizar cambios en el orden en que aparecen algunas instrucciones en los programas para evitar paradas tal y como se mostró anteriormente para evitar la parada entre una instrucción de carga y una ALU que tienen dependencia de datos RAW.

Pero al hacer reordenación **no se puede alterar el algoritmo ni los registros usados**. únicamente algún dato inmediato en las instrucciones de carga o almacenamiento para ajustar cálculos de direcciones efectivas si éstas se ven afectadas por la reordenación.

5- Reordena el código del programa anterior para evitar las paradas identificadas. Verifica que no quedan paradas.

6- Hacer un programa “**reverso.s**” que sume dos vectores a y b. El número de elementos a sumar lo especificará una variable **n** y el resultado debe aparecer en orden inverso en el vector c. Por ejemplo, para la siguiente declaración de 6 elementos:

```

n:      .word 6
a:      .word 1, 2, 3, 4, 5, 6
b:      .word 11,12,13,14,15,16
c:      .space 24

```

en c debe aparecer 22, 20, 18, 16, 14, 12. Recuerda que has de poner una instrucción NOP después del salto (de momento).

- Deberás usar la instrucción **SLLI** para calcular un índice que sea  $4*n$  pero en el simulador WinDLXV esta instrucción tiene problemas (no desplaza más allá del 5º bit). Entonces **no usar WinDLXV para este ejercicio sino únicamente DLXVSIm**.
- En primera instancia hacerlo **sin optimizar**, es decir provocando el **máximo** de paradas que se puedan dar. **Analiza** los resultados estadísticos y las dependencias que producen detenciones en el cauce.
- Realiza un cálculo **teórico** de los ciclos que consumirá el programa, identificando las paradas RAW (0,1 o 2) al lado de cada instrucción en que se produzca (\*). Escribe el total de ciclos con una ecuación que los detalle usando “i” para instrucciones y “p” para paradas. Luego utiliza el simulador DLXVSIm para comprobar si has acertado.

7- Optimizar el programa anterior, reordenando las instrucciones para MINIMIZAR los ciclos consumidos por la ejecución (evitar todas las paradas). Comprobar resultados y comparar con la ejecución sin reordenación.

- a) Obtener la Ganancia o Aceleración como la razón entre los ciclos de uno y otro caso para  $n=10$ .
- b) Recalcular la **aceleración para  $n=200$** .

-

(\*) Diagrama de cauce hecho **a mano al lado de cada instrucción en que hay PARADA por dependencia RAW** mostrando cómo se produce.

- **ATENCIÓN:** no se ha de hacer el diagrama para todas las instrucciones, **únicamente** para las dos involucradas en la dependencia