

Fehlersichere Übertragung und Speicherung

ERIC ANTOSCH

Inhaltsverzeichnis

A۱	bild	lungsverzeichnis	3
\mathbf{A}	Plau	usibilitätsprüfung	5
	A.1	Aufgabe	6
	A.2	Blockschaltbild	6
	A.3	Lösungsidee	6
	A.4	Beschreibung in VHDL	8
	A.5	· · · · · · · · · · · · · · · · · · ·	9
	A.6	Fazit	9
В	Ber	echnung der Regelabweichung	10
	B.1	Aufgabe	11
	B.2	Blockschaltbild	11
	B.3	Automatengraph	12
	B.4		12
		B.4.1 Carry-Lookahead-Addierer	12
		B.4.2 Zweier Komplement	13
		B.4.3 Taktsynchronität	13
	B.5		14
		B.5.1 Volladdierer	14
		B.5.2 Carry-Lookahead-Addierer	15
		B.5.3 Substractor	17
		B.5.4 Vergleicher	18
	B.6	Simulation der Ergebnisse	20
	_	B.6.1 Kritischer Pfad	21
	B.7	Fazit	22
\mathbf{C}	Lite	eraturverzeichnis	23

Abbildungsverzeichnis

A.1	Blockschaltbild der Aufgabe A zur Plausibilitätsprüfung	6
A.2	Die Simulation der Ergebnisse	9
B.1	Blockschaltbild für die Regelabweichung	11
B.2	Der Automatengraph für die Berechnung der Regelabweichung	12
B.3	Simulation der Beschreibung in VHDL	20
B.4	Die Berechnung der Berechnungsverzögerung mithilfe von ModelSim	22

List of Listings

1	Der Code für die Plausibilitätsprüfung	8
2	.do-File (Testbench) zur Simulation der Ergebnisse in A.2	Ć
3	Der Volladdierer als Baustein des Carry-Lookahead-Addierers	14
4	Der Carry-Lookahead-Addierer, dabei wird das Ergebnis automatisch in das ge-	
	wünschte Format geschrieben	15
5	Der Subtractor, der die Verarbeitung der Werte aus dem Vergleicher mit dem Carry-	
	Lookahead-Addierer übernimmt	17
6	Der Hauptprozess, der den Zugriff auf den Bus (io) übernimmt	20
7	.do-File (Testbench) für die Simulation der Ergebnisse in B.3	21

Kapitel A

Plausibilitätsprüfung

A.1 Aufgabe

Aufgabe 1.0

In dem ersten Teilbereich der Hausarbeit soll das von einem externen Sensor erfasste 10 Bit breite Datenpacket auf hinreichende Abtastung mittels einer Plausibilitätsprüfung überprüft werden. Dabei soll das Signal G_X überprüft und dann mit einem Signal G_X dargestellt werden, dass das Signal zur Weiterverarbeitung übertragen werden kann.

A.2 Blockschaltbild

Wir wollen nun zunächst das Blockschaltbild für unser Vorhaben erstellen, sodass wir bei Beschreibung des Systems in VHDL einen besseren Überblick über alle Signale und Komponenten haben.




Abbildung A.1: Blockschaltbild der Aufgabe A zur Plausibilitätsprüfung

A.3 Lösungsidee

Wir wollen uns zuerst einmal anschauen, was der Gray-Code überhaupt ist, um eine Idee dafür zu bekommen, mit welchen Methoden die Aufgabe bewältigen können.

Hamming-Distanz Während bei dem in der Digitaltechnik sehr verbreitetem Binärcode die sogenannte Hamming-Distanz unterschiedlich groß sein kann, ist der Gray-Code so konzipiert, dass diese immer nur genau 1 beträgt. Die Hamming-Distanz beschreibt dabei die Distanz zwischen zwei aufeinanderfolgenden Zahlenwerten charakterisiert als die Differenz in den Ziffern der beiden



Zahlen. Die Zahl n=3 und zu der Zahl n=4 haben die binären Darstellungen $n_B=11_{(2)}$ und $n_B+1=100_{(2)}$. Die Hamming-Distanz ist hier also 3, da sich drei Stellen der Zahl zu der nächsten ändern. Für die Messung von Messstrecken findet sich so keine einfache Methode, die Richtigkeit bzw. Plausibilität der Werte zu testen. Im Gegensatz dazu findet sich $n_G=010_{(2G)}$ und $n_G+1=110_{(2G)}$ mit einer Hamming-Distanz von 1. Hier können wir einfach überprüfen, ob der Wert, der als nächstes eingelesen wird, sich in der Hamming-Distanz um 1 von dem vorherigen verändert hat. Wenn nicht, so stimmt die Messung nicht vollständig oder die Auflösung ist nicht hoch genug. Besonders bei Messungen von Werten, die keine allzu starken Schwankungen erlauben, ist diese Art der Plausibilitätsprüfung sehr sinnvoll.

Konkrete Idee Wie oben erwähnt, bietet es sich bei der Aufgabe an, mithilfe der Eigenschaften des Gray-Codes eine Überprüfung der Plausibilität durchzuführen. Dafür wollen nehmen wir unser Eingangssignal G_X und speichern dies zunächst auf ein Signal buf, um es später mit dem im nächsten Zyklus eingelesenem Eingangssignal zu vergleichen. Basierend auf dem Ergebnis der Hamming-Distanz-Berechnung setzen wir G_XOK also entweder auf True oder False. Das eingelesene Signal G_X wird das neue buf und der Prozess wiederholt sich.



A.4 Beschreibung in VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
    use ieee.math_real.all;
    entity plausible is
6
      port (
        G_X
                : in bit_vector(9 downto 0);
        G_X_OK : out bit
      );
10
    end plausible;
11
12
   architecture arch of plausible is
13
      signal buf, plausible : bit_vector(9 downto 0);
15
16
   begin
17
18
      -- Evaluates the current signal with the buffered previous data
19
      eval : process begin
20
        wait on G_X;
21
        plausible <= buf xor G_X;</pre>
22
        buf
                   <= G_X;
23
24
      end process eval;
25
      -- Counts the differences between the evaluated signal and the buffered one
26
      count : process
27
        variable sum : integer := 0;
28
      begin
29
        wait on plausible;
30
        sum := 0;
31
        for i in 0 to 9 loop
32
          if plausible(i) = '1' then
33
            sum := sum + 1;
34
35
          end if;
        end loop;
36
        if sum <= 1 then
37
          G_X_OK <= '1';
38
        else
39
          G_X_OK <= '0';
40
        end if;
41
      end process;
42
43
   end architecture;
```

Listing 1: Der Code für die Plausibilitätsprüfung

Wir überprüfen zunächst in eval die Hammingdistanz zwischen buf und G_X und speichern dann in unserem Buffer den derzeitigen Wert von G_X . In count benutzen wir eine Integervariable, um die 1 in dem Signal plausible zu zählen, welche das Ergebnis der Hammingdistanz enthält. Wenn dann sum über den Wert 1 geht, dann ist das Signal nach unserem Verständnis nicht mehr plausibel.



A.5 Simulation der Ergebnisse

Da wir unsere Schaltung in ModelSim simulieren, verwenden wir eine .do-Datei, um den Verlauf der Schaltung zu simulieren. Wir wollen dabei sowohl den Fall erproben, dass die Daten richtig sind, als auch, dass die Daten zuweit voneinander entfernt sind, um plausibel zu sein.




Abbildung A.2: Die Simulation der Ergebnisse

```
vsim work.plausible
   restart
   view wave
   radix bin
   add wave *
   force G_X "1010101010"
   run 20ns
9
10
   force G_X "111111111"
11
   run 20ns
12
13
   force G_X "111111110"
14
15
   run 20ns
```

Listing 2: .do-File (Testbench) zur Simulation der Ergebnisse in A.2

A.6 Fazit

Wir können anhand unserer Ergebnisse einige Dinge feststellen. Zum einen ist es wirklich erstaunlich, wie die Eigenschaften von speziellen Codes die Verarbeitung und Implementierung von bestimmten Lösungen vereinfacht. Die Logik, um eine solche Plausibilitätsprüfung durchzuführen, wenn die Eingangsdaten zum Beispiel weiterhin als Binärcode kodiert sind, wäre um einiges komplizierter und außerdem nicht wirklich effizient oder wirtschaftlich. Es bietet sich also stark an, die Möglichkeit von den verschiedenen Codes aus der Digitaltechnik einzustudieren. Es ist außerdem ersichtlich, dass sich eine Darstellung von Problemstellungen nach dem gelernten Schema anbietet. Es lässt einen stark über die einzelnen Komponenten und die Zusammenarbeit auf einem tatsächlichen FPGA-Board nachdenken.



Kapitel B

Berechnung der Regelabweichung

B.1 Aufgabe

Aufgabe 1.0

In der nächsten Aufgabe soll es um die Berechnung der Regelabweichung von zwei Signalen mithilfe eines Carry-Lookahead-Addierers gehen. Dabei ist unser auf Plausibilität geprüfte Signal B_X mit einem Sollwert B_W zu vergleichen und die Differenz auf einer bidirektionalen 10-bit breiten Busleitung auszugeben. Ebenfalls sollen die dedizierten Signale EXAKT und ZU KLEIN seperat je nach Ergebnis ausgegeben werden.

B.2 Blockschaltbild




Abbildung B.1: Blockschaltbild für die Regelabweichung



B.3 Automatengraph




Abbildung B.2: Der Automatengraph für die Berechnung der Regelabweichung

Zustand/Signal	Erklärung
	Der CALC-Zustand stellt die durchgehende Berechnung
CALC	des Ergebnisses dar. Der zugehörige Übergang $CALC \in \Sigma$
CALC	stellt die jeweilige Beendigung des anderes Zustands dar. Im Falle
	von ST_DELTA z.B. das Ende von zwei Systemtakten.
CT D V	In diesem Zustand wird der neue Ist-Wert
ST_B_X	von Bus eingelesen. Dieses wird von dem Steuersignal ST_B_X eingeleitet.
CT D W	In diesem Zustand wird der neue Soll-Wert von Bus eingelesen.
ST_B_W	Dieses wird von dem Steuersignal ST_B_W eingeleitet.
	In diesem Zustand wird das Ergebnis auf dem Bus ausgegeben.
ST DELTA	Dabei gibt das Signal ST DELTA das Signal, den Bus zwei Systemtakte lang
	mit dem Ergebnis zu beschreiben.

Tabelle B.1: Erklärung der einzelnen Zustände und Übergänge

B.4 Lösungsidee

Wir wollen uns nun einmal anschauen, mit welchen Mitteln wir unser Ziel erreichen können.

B.4.1 Carry-Lookahead-Addierer

Bei dem Carry-Lookahead-Addierer, den wir für unsere Berechnung der Regelabweichung verwenden wollen, handelt sich um eine Weiterentwicklung des Carry-Ripple-Addierers. Hier werden also nicht einfach nur mehrere Volladdierer miteinander so verschaltet, dass mehrere Bit breite Signale miteinander addiert werden können, sondern es gibt ein komplizierteres System, um die Übertrage der Volladdierer zu bestimmen. Fundamental für diese Überlegung sind die Konzepte von Generate, Propagate und Absorb. [Fit21]



Generate Bei Generate handelt sich um ein logisches Prädikat, welches wir im Folgenden durch G(A, B) bezeichnen möchten mit $G(A, B) = A \cdot B$, wobei · das logische Und darstellt. Wir sagen also, dass zwei Ziffern genau dann generieren, wenn die beiden Ziffern immer einen Übertrag bilden und dieser nicht abhängig ist, ob ein weiterer Übertrag auf die Ziffern hinzuaddiert werden.

Propagate Bei Propagate handelt es sich ebenfalls um ein logisches Prädikat, welches wir im Folgenden mit P(A,B) = A + B bezeichnen, wobei + das logische Oder darstellt. Wir sagen also, dass zwei Ziffern genau dann propagieren, wenn die beiden Ziffern nur dann einen Übertrag bilden, wenn ein weiterer Übertrag von der Berechnung vorher kommt.

Absorb Wir wollen im folgenden Absorb als denjenigen Zustand definieren, der einen Übertrag von der vorherigen Berechnung absorbieren würde, dabei allerdings keinen Übertrag generiert. Mit A(A,B) = (A+B) definieren wir einen Zustand, der das Gegenteil von Propagate darstellt und nur dann wahr ist, wenn beide Ziffern (im Falle einer binären Addition) 0 sind.

B.4.2 Zweier Komplement

Wenn wir die Differenz von zwei binären Zahlen berechnen wollen, müssen wir eine der beiden, da unser Carry-Lookahead-Addierer eigentlich nur Addition beherrscht, in ein anderes Format umwandeln, um eine Differenz berechnen zu können. Wir entscheiden uns hier für das Zweier Komplement, um aus einer der beiden Signalen, die eine binäre Zahl darstellen, eine negative Zahl zu machen, und diese dann zu addieren.

Bei der Umwandlung gehen wir dabei nach folgendem Schema vor:

- 1. Wir invertieren alle weiteren Bits, alle 1 werden zu 0 und umgekehrt.
- 2. Das Most-Significant-Bit stellt im zweier Komplement das Vorzeichen dar.
- 3. Zum Schluss addieren wir auf die Zahl eine 1, unsere Zahl ist damit umgewandelt.

Umgekehrt setzen wir die Schritte einfach erneut ein, wir invertieren also alle Stellen und addieren dann eine 1 auf die derzeitige Zahl. Wir erhalten genau die Zahl, mit der wir begonnen haben.

B.4.3 Taktsynchronität

Wir müssen uns nun noch mit der Anforderung an unsere Lösung beschäftigen, taktsynchron und in Harmonie mit dem Busarbiter zu funktionieren. Dafür wollen wir in unserer Beschreibung mit VHDL eine Top-Level-Komponente einrichten, die sich um genau diese Anforderungen kümmert. Wir nennen diese comparator. Sie wird sich mithilfe des Moore-Automatengraphs durch die einzelnen Zustände des Automaten arbeiten und die entsprechenden Daten aus dem bidirektionalen Bus einlesen, weiterverarbeiten und dann auf dem gleichen Bus ausgeben.



B.5 Beschreibung in VHDL

B.5.1 Volladdierer

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use ieee.math_real.all;
    entity fulladder is
      port (
             : in bit;
             : in bit;
        b
10
        cin : in bit;
11
             : out std_logic;
12
        cout : out bit
13
     );
14
    end entity fulladder;
15
16
    architecture behav of fulladder is
17
18
   begin
19
           <= To_STDULOGIC(a xor b xor cin);
20
     cout <= (a and b) or (cin and a) or (cin and b);</pre>
21
   end architecture;
```

Listing 3: Der Volladdierer als Baustein des Carry-Lookahead-Addierers

Der Volladdierer ist schon aus der Vorlesung bekannt und wurde in vergangenen Praktika bereits verwendet. Dabei ist allerdings zu bemerken, dass hier bereits Verzögerungen und eine Umwandlung von Bit zu STD_LOGIC vorgenommen wurde. Der Hintergrund ist die anschließende Umwandlung des Signals mittels der signed und abs Funktionen der Standardbibliothek IEEE.



B.5.2 Carry-Lookahead-Addierer

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
    entity carrylookahead is
     port (
6
              : in bit_vector(9 downto 0);
        add1
        add2 : in bit_vector(9 downto 0);
              : out std_logic;
        sign
        result : out std_logic_vector(8 downto 0)
10
      );
11
   end entity;
12
13
   architecture behav of carrylookahead is
14
      component fulladder
15
        port (
16
               : in bit;
          a
17
               : in bit;
          b
18
          cin : in bit;
19
               : out std_logic;
20
          cout : out bit
21
        );
22
      end component;
23
      signal carry : bit_vector(10 downto 0);
      signal sum
                  : std_logic_vector(9 downto 0);
25
                   : bit_vector(10 downto 0);
      signal gen
      signal prop : bit_vector(10 downto 0);
27
28
      clahgen : for i in 0 to 9 generate
29
        fulladder_inst : fulladder
30
        port map(
31
          a
               => add1(i),
32
          b
               => add2(i),
33
          cin => carry(i),
34
          S
               => sum(i),
35
          cout => open
36
        );
37
      end generate;
38
39
      genprop : for j in 0 to 9 generate
40
        gen(j)
                      <= add1(j) and add2(j);
41
                      <= add1(j) or add2(j);
42
        carry(j + 1) <= gen(j) or (prop(j) and carry(j));</pre>
43
      end generate;
44
45
      carry(0) <= '1';
46
      sign
               \leq sum(9);
47
               <= std_logic_vector(abs(signed(sum(result'range))));</pre>
      result
48
   end architecture;
```

Listing 4: Der Carry-Lookahead-Addierer, dabei wird das Ergebnis automatisch in das gewünschte Format geschrieben



KAPITEL B. BERECHNUNG DER REGELABWEICHUNG

Die Logik des Carry-Lookahead-Addierers, die wir in B.4.1 bereits beschrieben haben, wird nun mittels einiger For-Generate-Statements verwirklicht. Es werden also entsprechend viele Volladdierer, sowie die Logik für Generate, Propagate und Carry-Over generiert und diese dann zum Schluss mittels $std_logic_vector(abs(signed(sum(result'range))))$ in den entsprechenden Betrag umgewandelt wird. Das Vorzeichen wird in sign gespeichert. [vhd] [nan]



B.5.3 Substractor

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    use ieee.math_real.all;
    entity subtractor is
      port (
6
               : in std_logic_vector(9 downto 0);
        B_X
               : in std_logic_vector(9 downto 0);
        DELTA : out std_logic_vector(9 downto 0)
      );
10
    end entity subtractor;
11
12
    architecture behav of subtractor is
13
      component carrylookahead is
14
        port (
15
                  : in bit_vector(9 downto 0);
          add1
16
          add2
                  : in bit_vector(9 downto 0);
17
                  : out std_logic;
          sign
18
          result : out std_logic_vector(8 downto 0)
19
        );
20
      end component;
21
22
      signal TC_B_W
                        : bit_vector(9 downto 0);
23
      signal sA
                        : bit_vector(9 downto 0);
      signal sR
                        : std_logic_vector(8 downto 0);
25
      signal signedBX : std_logic;
27
    begin
28
29
      cla : carrylookahead
30
      port map(
31
        add1
                => sA,
32
        add2
                => TC_B_W,
33
        sign
                => signedBX,
34
        result => sR
35
      );
36
              <= to_bitvector(B_X);</pre>
37
      TC_B_W <= not(to_bitvector(B_W));</pre>
38
      DELTA <= signedBX & sR;</pre>
39
    end architecture;
40
```

Listing 5: Der Subtractor, der die Verarbeitung der Werte aus dem Vergleicher mit dem Carry-Lookahead-Addierer übernimmt

Der Substractor behandelt nun implizit die Umrechnung des Sollwerts in das Zweierkomplement, um eine Subtraktion der beide Signale durchführen zu können. Dabei wird das Signal TC_B_W zunächst einfach konvertiert. Durch das Cin_0 des Carry-Lookahead-Addierers, welches wir in der Datei auf 1 gesetzt haben, ist das Addieren der 1 zur Umwandlung in das Zweierkomplement auch gegeben. Zum Schluss wird dann DELTA durch eine Konkatenation, die in VHDL über & passiert, des Vorzeichens und des Betrags aus dem Ergebnis des Carry-Lookahead-Addierers gebildet. [Ger16]



B.5.4 Vergleicher

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   use ieee.math_real.all;
   entity comparator is
6
      port (
        clk
                  : in std_logic;
                  : in std_logic;
        reset
                  : inout std_logic_vector(9 downto 0) := "ZZZZZZZZZZZ";
        io
10
        ST_B_X
                  : in bit;
11
        ST_B_W
                  : in bit;
12
        ST_DELTA : in bit;
13
        EXAKT
                  : out bit;
14
        ZU_KLEIN : out bit
15
      );
16
    end entity comparator;
17
18
    architecture rtl of comparator is
19
      component subtractor is
20
        port (
21
          B_X
                 : in std_logic_vector(9 downto 0);
22
               : in std_logic_vector(9 downto 0);
23
          DELTA : out std_logic_vector(9 downto 0)
24
        );
25
      end component;
26
27
      signal result : std_logic_vector(9 downto 0);
28
      type statetype is (reading_BX, reading_BW, calculating, output);
29
                         : std_logic_vector(9 downto 0) := "0000000000";
      signal X, W
30
      signal state
                         : statetype
                                                            := calculating;
31
      signal next_state : statetype
                                                            := calculating;
32
    begin
33
34
      sub : subtractor
35
      port map(
36
        B_X => X,
37
        B_W
             => W,
38
        DELTA => result
39
40
41
      WR : process (state, clk, ST_DELTA)
42
      begin
43
        if state = output and clk'event and clk = '1' then
44
45
          io <= result;</pre>
        elsif state = calculating and clk'event and clk = '1' then
46
          io <= (others \Rightarrow 'Z');
47
        end if;
48
        if result(9) = '1' then
49
          ZU_KLEIN <= '1';</pre>
50
        elsif X = W then
51
          EXAKT <= '1';
52
        else
53
```



```
ZU_KLEIN <= 'O';
54
           EXAKT
                      <= '0';
55
         end if;
56
       end process;
57
       RD : process (io, ST_B_X, clk)
59
       begin
         if state = reading_BX and clk'event and clk = '1' then
61
           X \le io;
62
         elsif state = reading_BW and clk'event and clk = '1' then
63
           W <= io;
         end if;
65
66
       end process;
67
       SW : process (reset, clk)
68
       begin
69
         if clk'event and clk = '1' and reset = '1' then
70
           state <= calculating;</pre>
71
         elsif clk'event then
72
           state <= next_state;</pre>
73
         end if;
74
       end process;
76
       SN : process (ST_B_W, ST_B_X, ST_DELTA, clk)
         variable counter : integer := 0;
78
       begin
79
         case state is
80
81
           when calculating =>
              io <= "ZZZZZZZZZZ";</pre>
82
              if ST_B_X = '1' then
83
                next_state <= reading_BX;</pre>
84
              elsif ST_B_W = '1' then
85
                next_state <= reading_BW;</pre>
              elsif ST_DELTA = '1' then
87
                next_state <= output;</pre>
88
              end if;
89
           when reading_BX =>
              if ST_B_X = '0' then
91
                next_state <= calculating;</pre>
              elsif ST_B_W = '1' then
93
                next_state <= reading_BW;</pre>
94
              elsif ST_DELTA = '1' then
95
                next_state <= output;</pre>
              end if;
97
           when reading_BW =>
98
              if ST_B_W = '0' then
99
100
                next_state <= calculating;</pre>
              elsif ST_B_X = '1' then
101
                next_state <= reading_BX;</pre>
102
              elsif ST_DELTA = '1' then
103
                next_state <= output;</pre>
104
              end if;
105
           when output =>
106
              if clk'event and clk = '1' then
107
```



```
counter := counter + 1;
108
                if clk'event and clk = '1' and counter = 2 then
109
                  next_state <= calculating;</pre>
                   counter := 0;
111
                end if;
112
              end if;
113
114
         end case;
       end process;
115
     end architecture;
116
```

Listing 6: Der Hauptprozess, der den Zugriff auf den Bus (io) übernimmt.

In diesem Prozess behandeln wir, wie wir die Taktsynchronität, wir in B.4.3 schon angesprochen haben, umsetzen wollen. Wir verwenden den in B.3 erstellten Graphen, um im Prozess SN die Bedingungen für das Ändern des Zustandes wählen. Über das Signal io, was den Bus darstellt, werden in den richtigen Momenten die Werte eingelesen. Der Prozess SW wechselt vom state in den $next_state$, und zwar immer auf dem Ändern des Clocksignals. Hier wird außerdem noch der Reset eingelesen und verarbeitet. Der Prozess WR schreibt, sollte der Zustand auf output sein, das Ergebnis des subtractors auf den Bus, ansonsten wird dieser auf hochohmig gelegt. Der letzte Prozess RD liest bei gegebenen Zustand den des Busses aus.

B.6 Simulation der Ergebnisse




Abbildung B.3: Simulation der Beschreibung in VHDL

Wir erkennen auf der Abbildung, dass wir eine relativ gute Lösung finden konnten, die mit unseren Wünschen und Anforderungen an unser System übereinstimmen. Wir lesen zunächst den Sollwert B_W nach dem Steuersignal ST_B_W ein, gefolgt von dem Ist-Wert B_X über das ST_B_X-Signal. Es wird über unser Substractor-Component, der den Carry-Lookahead-Addierer enthält, ein Ergebnis in unseren result-Buffer geschrieben, der dann zwei Systemtakte lang auf der bidirektionalen Busleitung io ausgegeben wird. Diese wird zwischen den Operationen, und so auch nach der Ausgabe des Ergebnisses, wieder hochohmig (dargestellt durch die blaue Linie). Auch unser Ergebnis von $16_{(10)} = 0000010000_{(2)}$, welches Sie aus der Distanz des Sollwerts $B_W = -15_{(10)} = 11111110001_2$ zu dem Ist-Wert $B_X = 1_{(10)} = 00000000001_{(2)}$ ergibt.



```
vsim work.comparator
    restart
    view wave
    radix bin
    add wave *
    force clk 0,1 10ns -r 20ns
    force reset 0
    force ST_B_W 0
10
    force ST_B_X 0
11
    force ST_DELTA 0
12
    run 50ns
13
14
    force ST_B_W 1
15
    force io "1111110001"
16
    run 10ns
17
18
    force ST_B_W 0
19
   run 10ns
20
21
22
   force ST_B_X 1
23
    force io "000000001"
24
    run 10ns
25
    force ST_B_X 0
27
    run 10ns
28
29
   noforce io
30
    force ST_B_X 0
31
    force ST_DELTA 1
32
   run 100ns
```

Listing 7: .do-File (Testbench) für die Simulation der Ergebnisse in B.3

B.6.1 Kritischer Pfad

Der kritische Pfad eines Systems beschreibt denjenigen Pfad eines Signals, welcher die längste Verzögerung von Eingang zu Ausgang bietet. So können beispielsweise große Zahlen in einem Carry-Ripple-Addierer zu größerer Berechnungszeit führen. Der kritische Pfad führt also durch alle Überträge hindurch. Wir haben bei uns, durch den Carry-Lookahead-Addierer nur noch die Verzögerung der Berechnung der Summe im Volladdierer selbst. Wir simulieren hierbei Verzögerung über after x ns. Die Umwandlung im CLA und die Berechnung des Carryoverbits durch Generate und Propagate werden auch mit entsprechenden Werten versehen. Allerdings ist der kritische Pfad, den es zu bestimmen gilt, lediglich von der Berechnung selbst abhängig. Wir bekommen mit den Verzögerungen bei unserer Testberechnung eine Verzögerung von 12ns, den kritischen Pfad konnten wir mit einer pauschalen Verarbeitungszeit der übrigen Schaltungselemente mit 52ns mit $\Delta t_g = \Delta t_b + \Delta t_v = 12ns + 40ns = 52ns$ bestimmen. Eine maximale Taktfrequenz, ergibt sich dann mit $f = \frac{1}{\Delta t_g} = \frac{1}{52ns} = 19,23MHz$ bestimmen.






Abbildung B.4: Die Berechnung der Berechnungsverzögerung mithilfe von ModelSim

B.7 Fazit

Was sich bei dieser Aufgabe als ein extrem prägnantes und sehr hilfreiches Analysewerkzeug entpuppt hat, ist die Darstellung der Zustände innerhalb eines Moore-Automaten, da sich darüber analog die Verarbeitung der Steuersignale, der Inputs und der Outputs ergeben hat. Eine Simulation eines solchen Automaten, was wir bereits im dritten Praktikum erfolgreich getan haben und uns auch in der Vorlesung angeschaut haben, hat hier die Vorgehensweise extrem linear und einfach gestaltet. Eine Umwandlung der Werte in das Zweierkomplement, eine Erweiterung des bereits verwendeten Carry-Ripple-Addierers zum Carry-Lookahead-Addierers und eine sinnvolle Verwendung bereits gelernter Konzepte hat den Rest der Aufgaben ausgemacht. Ich konnte hier allerdings Lösungen aus der Literatur, der Vorlesung und des Internets verwenden, um für alle weiteren Probleme eine gute Herangehensweise zu finden.



Kapitel C

Literaturverzeichnis

```
[Fit21] Prof. Dr. Robert Fitz. Digitaltechnik Skript. HAW, 2021.
```

[Ger16] Winfried Gerke. Digitaltechnik: Grundlagen. Springer, 2016.

[nan] nandland. nandland.com. Zugriff (15.07.2021).

[vhd] vhdlwhiz. https://vhdlwhiz.com/. Zugriff (15.07.2021).