

**Gebze Technical University
Computer Engineering**


CSE 433 - 2020 Spring

Project 0 REPORT


**EMİRHAN KARAGÖZOĞLU
151044052**

Course Assistant: Fatma Nur Esirci

Schematic Design



State Diagram



reset	input	current state	next state
1	x	x	A
0	0	A	A
0	1	A	B
0	0	B	C
0	1	B	A
0	0	C	A
0	1	C	D
0	0	D	C
0	1	D	E
0	0	E	C
0	1	E	F
0	0	F	A
0	1	F	B

Current state	Output
A	0
B	0
C	0
D	0
E	0
F	1

⇒ output = 101000

Truth Table

Truth Table										
	reset	input	cs2	cs1	cs0		ns2	ns1	ns0	
1	1	x	x	x	x	(X)	0	0	0	(A)
2	0	0	0	0	0	(A)	0	0	0	(A)
3	0	1	0	0	0	(A)	0	0	1	(B)
4	0	0	0	0	1	(B)	0	1	0	(C)
5	0	1	0	0	1	(B)	0	0	1	(B)
6	0	0	0	1	0	(C)	0	0	0	(A)
7	0	1	0	1	0	(C)	0	1	1	(D)
8	0	0	0	1	1	(D)	0	1	0	(C)
9	0	1	0	1	1	(D)	1	0	0	(E)
10	0	0	1	0	0	(E)	0	1	0	(C)
11	0	1	1	0	0	(E)	1	0	1	(F)
12	0	0	1	0	1	(F)	0	0	0	(A)
13	0	1	1	0	1	(F)	0	0	1	(B)
14	0	1	1	0	1	(F)	0	0	1	(B)
15										
16										
17										
18	$ns2 = r' \cdot (cs1 \text{ xnor } cs0) \cdot i \cdot (cs2 \text{ or } cs1)$									
19	$ns1 = r' \cdot (i \text{ nand } cs0) \cdot (i \text{ xnor } (cs2 \text{ xnor } cs0)) \cdot (cs2 \text{ or } cs1 \text{ or } cs0)$									
20	$ns0 = r' \cdot i \cdot (cs1 \text{ nand } cs0)$									
21										

Modelsim Simulation Results

```

VSIM 5> step -current
# reset: 1, input : x   cs : xxx   ns : 000   output : x
# reset: 0, input : 0   cs : 000   ns : 000   output : 0
# reset: 0, input : 1   cs : 000   ns : 001   output : 0
# reset: 0, input : 0   cs : 001   ns : 010   output : 0
# reset: 0, input : 1   cs : 010   ns : 011   output : 0
# reset: 0, input : 1   cs : 011   ns : 100   output : 0
# reset: 0, input : 1   cs : 100   ns : 101   output : 0
# reset: 0, input : 0   cs : 101   ns : 000   output : 1
# reset: 0, input : 1   cs : 000   ns : 001   output : 0
# reset: 0, input : 1   cs : 001   ns : 001   output : 0
# reset: 0, input : 1   cs : 001   ns : 001   output : 0
# reset: 0, input : 0   cs : 001   ns : 010   output : 0
# reset: 0, input : 1   cs : 010   ns : 011   output : 0
# reset: 0, input : 0   cs : 011   ns : 010   output : 0
# reset: 0, input : 1   cs : 010   ns : 011   output : 0
# reset: 0, input : 1   cs : 011   ns : 100   output : 0
# reset: 0, input : 0   cs : 100   ns : 010   output : 0
# End of the test.
#

```