## Gebze Technical University Computer Engineering


**CSE 433 - 2020 Spring** 

**Project 0 REPORT** 

EMİRHAN KARAGÖZOĞLU 151044052

Course Assistant: Fatma Nur Esirci

## Schematic Design



State Diagram

est				4	A-) 00
P. S.	3000	(O) 1	6 × 6	1>0	\$) 00 0-) 01 0-) 01
ALK	70-	JAF 8	9	-> P	(P) 10
	0		0		F)10
		-0			
resel	input	current stale	next st	ste	
1	x	×	A		
0	0	A	A		
0	1	A	B		
0	0	B	C		
0	1	В	B		
0	0	C	A		
0	1	C	D		
0	0	D			
0	1	D	E		
0	0	E	4		
0	7	E	F		
0	0	F	A		
0	1 1	F	B		
curent	1 Output	+			
A	10				
B	0	<b>)</b>	outqut =	KSZ and	650
c	0				
D	0				
E	10				

## Truth Table

```
Truth Table
   reset|input | cs2 cs1 cs0
                                       ns2 ns1 ns0
                                 (X)
                                             0
                                                                           A-> 000
                                        0
                                                   0
                                                        (A)
                                                                           B-> 001
                                 (A)
     0
                   0
                         0
                              0
                                        0
                                                        (A)
            0
                                              0
                                                   0
                   0
                                       0
                                                                           C-> 010
                         0
                              0
                                 (A)
     0
            1
                                              0
                                                        (B)
                   0 0
                                       0
                                                                           D-> 011
     0
            0
                                                   0
                                                        (C)
                                 (B)
                                              1
                   0 0
                                       0
                                            0
                                                                           E-> 100
     0
                                 (B)
                                                        (B)
                   0 1
                                            0
                                                                           F-> 101
     0
            0
                             0
                                 (C)
                                                   0
                                                        (A)
                   0 1
     0
                              0
                                 (C)
                                                        (D)
                 0 1
0 1
                                                  0
                             1 (D)
     0
           0
                                                        (C)
                                            0 0
     0
                                 (D)
                                                        (E)
           1
                   1 0
                                                        (C)
                                                   0
     0
           0
                                 (E)
                             0
     0
                                (E)
           1
                             1 (F)
     0
           0
                         0
                                                   0
                                                        (A)
                   1
                                             0
     0
                         0
                                  (F)
                                        0
                                              0
                                                        (B)
     ns2 = r' . (cs1 xnor cs0) . i . (cs2 or cs1)

ns1 = r' . (i nand cs0) . (i xnor (cs2 xnor cs0)) . (cs2 or cs1 or cs0)

ns0 = r' . i . (cs1 nand cs0)
```

## Modelsim Simulation Results

```
..., - - 4----- - _----- _---- ---------
VSIM 5> step -current
# reset: 1, input : x cs : xxx ns : 000 output : x
# reset: 0, input : 0 cs : 000 ns : 000 output : 0
# reset: 0, input : 1 cs : 000 ns : 001 output : 0
# reset: 0, input : 0 cs : 001 ns : 010 output : 0
# reset: 0, input : 1 cs : 010 ns : 011 output : 0
# reset: 0, input : 1 cs : 011 ns : 100 output : 0
# reset: 0, input : 1 cs : 100 ns : 101 output : 0
# reset: 0, input : 0 cs : 101 ns : 000 output : 1
# reset: 0, input : 1 cs : 000 ns : 001 output : 0
# reset: 0, input : 1 cs : 001 ns : 001 output : 0
# reset: 0, input : 1 cs : 001 ns : 001 output : 0
# reset: 0, input : 0 cs : 001 ns : 010 output : 0
# reset: 0, input : 1 cs : 010 ns : 011 output : 0
# reset: 0, input: 0 cs: 011 ns: 010 output: 0
# reset: 0, input : 1 cs : 010 ns : 011 output : 0
# reset: 0, input : 1 cs : 011 ns : 100 output : 0
# reset: 0, input : 0 cs : 100 ns : 010 output : 0
# End of the test.
```