
VHDL İle Rastgele Sayı Üretmek

Emir Muhammet Aydemir¹, Kadir Kartal² Bilgisayar Mühendisliği Bölümü, Marmara Üniversitesi, İstanbul, Türkiye {emiraydemir,kadirkartal}@marun.edu.tr

LFSR Nedir?


Doğrusal bir geri besleme kaydırma kaydı, tetiklendiğinde kayan bir bitler topluluğudur ve sonraki durum, önceki durumunun doğrusal bir işlevidir. Kaydırma işlemi olarak sağa kaydırma () ve **kaydın** sonraki durumunu oluşturmak için doğrusal fonksiyon olarak **XOR** () kullanıyoruz.



LFSR, tohum adı verilen rastgele bir değerle başlatılır. Kaydın sonraki durumu, önceki durumu ve bahsedilen işlemler kullanılarak deterministik olarak hesaplanabilir.

LFSR iş başında

Bir sonraki satıra bağlanan ve bir zincir oluşturan bir dizi mandala (bit) kayıt denir. Aşağıdaki şema, bir darbe üzerine sağa kayan 8 bitlik bir kaydırma kaydını göstermektedir. Kaydırma sırasında atılan en sağdaki bit, çıkış bitidir.



Kaydırma gerçekleştiğinde, en soldaki mandal boşalır ve ya

- dairesel bir kaydırma yazmacı oluşturan çıkış biti ile doldurulur
- bir programlama dilinin saf sağa kaydırma işlemi gibi sıfırla dolu
- mandallarda bir miktar boole mantığının sonucu ile dolu

Sahte rasgele sayılar oluşturmak için kullandığımız LFSR, üçüncü yaklaşımla gider ve bir boolean XOR'u, taps adı verilen bir dizi seçilmiş mandala uygular ve elde edilen biti en soldaki mandala koyarak bir Doğrusal Geri Besleme oluşturur.

LFSR ile ilgili endişeler

LFSR'ler hem yazılım hem de donanım tarafında çok verimli olmasına rağmen, bunların kullanımıyla ilgili bazı endişeler var.

LFSR'deki bit sayısı sınırlıdır (yapılandırıldığı gibi); kayıt, belirli bir bit seti ürettikten sonra aynı seti tekrarlayacaktır. Döngünün uzunluğu yalnızca tohum değerine ve kılavuz konfigürasyonuna bağlıdır. Bu nedenle, rastgele sayı üretimi için LFSR kullanırken, çok uzun bir döngü sağlamak için iyi bir kademe konumu ve tohum seti seçmek esastır.

LFSR'den üretilen birkaç ardışık rastgele sayı elde ettiğimizi varsayalım. Bu durumda, onları birkaç lineer denkleme koyabilir ve başlangıç konfigürasyonuna ulaşabiliriz, bu da gelecekteki rasgele sayılar kümesini tahmin etmemizi sağlar. LFSR'lerin ne kadar savunmasız olabileceği göz önüne alındığında, kriptografik güce ihtiyaç duyan yerlerde kullanılmazlar.

Proje içerisinde lfsr1.vhd dosyası ve test bench dosyası olan tb_lfsr1.vhd isimli dosya yer almaktadır. lfsr1.vhd dosyası içerisinde aşağıdaki işlemler gerçekleştirilmektedir.

1. Proje içerisinde kullanılacak kütüphaneler dahil edilmektedir.

```
library ieee;
  use ieee.std_logic_1164.all;
  use work.lfsr_pkg.all;
```

2. Reset, enable, clock, count değerleri için port tanımlamaları yapılmaktadır.

```
entity lfsrl is
  port (
    reset : in std_logic;
    clk : in std_logic;
    en : in std_logic;
    count : out std_logic vector (LFSR_W-1 downto 0)
  );
end entity;
```

3. Kullanılacak polinom ifadesi ve dizinin tanımlanması yapılmaktadır.

```
architecture Behavioral of lfsrl is
    signal count_i : std_logic_vector (LFSR_W-1 downto 0);
    signal feedback : std_logic:= '0';
begin
```

4. Tanımlanan polinom ifadesine 11 bitlik lfsr algoritması için en uygun değerin ataması yapılmaktadır.


```
feedback <= not(count i(LFSR W-1) xor count i(LFSR W-3));</pre>
```

5. Son olarak da clock işlemini başlatıyoruz. Clock işleminde yükselen kenarda ise ve reset değişkeni 1 ise count değişkenine 0 değerini atıyoruz. Reset değişkeninin değeri 0 ise ve enable değişkeninin değeri 1 ise count değişkenine rastgele sayımızı atıyoruz.

```
sr_pr : process (clk)
begin
  if (rising_edge(clk)) then
   if (reset = 'l') then
      count_i <= (others=>'0');
   elsif (en = 'l') then
      count_i <= count_i (LFSR_W-2 downto 0) & feedback;
   end if;
  end if;
  end process sr_pr;
count <= count_i;</pre>
```

end architecture;

Yukarıdaki sıralı kod blokları çalıştırıldığında ise aşağıdaki simülasyon çıktısı ile karşılaşmaktayız.



tb lfsr1.vhd dosyası içerisinde ise aşağıdaki işlemler gerçekleştirilmektedir.

1. Proje içerisinde kullanılacak kütüphaneler dahil edilmektedir.

```
library ieee;
  use ieee.std_logic_1164.all;
  use ieee.std_logic_textio.all;
  use ieee.numeric_std.ALL;
  use std.textio.all;
  use work.lfsr_pkg.all;
entity tb_lfsrl is
end entity;
```

- 2. Clock işleminin periyotları 10 nanosaniye olarak tanımlanmaktadır. Oluşturulan rastgele sayıların loglarının tutulacağı dosya isminin tanımlanması yapılmaktadır.,
- 3. Clock, reset, enable, count değişkenlerinin ve simülasyonun ne zaman biteceğini belirleyen endSim değişkeninin default değerleri atanmaktadır.
- 4. Reset, enable, clock, count değerleri için port tanımlamaları yapılmaktadır.

5. Yükselen ve alçalan kenar için periyodun yarısında bir saat darbesi üretiyoruz. Sonrasında 10 periyotta bir reset değerini 0'a çekiyoruz reset 0 ve enable 1 iken rastgele sayı üretiliyor

```
begin
        <= not clk after PERIOD/2;
                                           stop pr : process
 reset <= '0' after PERIOD*10;
                                           begin
                                              if (endSim) then
   -- Main simulation process
   main pr : process
                                                   assert false
   begin
                                                       report "End of simulation."
      wait until (reset = '0');
                                                       severity failure;
      wait until (clk = 'l');
      wait until (clk = 'l');
                                              wait until (clk = 'l');
      wait until (clk = 'l');
                                         end process stop_pr;
      en <= '1';
      for i in 0 to 7 loop
        wait until (clk = 'l');
                                        DUT : lfsrl
      end loop;
                                          port map (
      en <= '0';
                                             clk
                                                     => clk,
      wait until (clk = '1');
                                            reset => reset,
      en <= '1';
      while (not endSim) loop
                                                    => en,
                                            en
     wait until (clk = 'l');
                                             count => count
   end loop;
                                           );
end process main_pr;
```

6. Son adım olarak oluşturulan rastgele sayıların yazıp kaydedileceği dosya işlemleri yapılmaktadır.

```
save data pr : process
       file file_id: text;
       variable line_num: line;
       variable cnt: integer := 0;
   begin
       -- Open the file
       file_open(file_id, log_file, WRITE_MODE);
       wait until (reset = '0' and en = '1');
       wait until (clk = '1');
       -- Loop and write all values to a file
       for cnt in 0 to 2048*2-1 loop
     write(line num, to integer(unsigned(count)));
         writeline(file_id, line_num);
         wait until (en = 'l' and clk = 'l');
       end loop;
       file_close(file_id);
       endSim <= true;
       wait until (clk = 'l');
   end process save_data_pr;
end architecture;
```