Bilgisayar Mimarisi Bölüm 5 Temel Bilgisayar Tasarımı

Dr. Emre Ünsal

Cumhuriyet Üniversitesi

Yazılım Mühendisliği Bölümü

İçerik


- Giriş
- Temel Bilgisayar
- Bilgisayar Buyrukları
- Adresleme Modlari
- Bilgisayar Yazaçları
- Ortak Veri Yolu
- Bilgisayar Buyrukları
- Buyruk Süreçleri
- Kesme Döngüleri
- Temel Bilgisayarın Tamamlanmış Tanımı

Giriş

- Bu bölümde temel bilgisayar tanıtılacak ve işleyişi yazaç aktarım dili ile gösterilecektir.
- Bilgisayarın tasarımı, iç yazaçları, zamanlama ve denetimi kullanılan buyruk kümesi ile tanımlanacaktır.
- Her farklı işlemci tipi kendi tasarımına sahiptir (Yazaçlar, veriyolları ve buyruklar farlılık gösterir.)
- İşlemcilerin nasıl çalıştığını anlamak için basitleştirilmiş bir işlemci modeliyle başlayacağız. Bu modele M. Morris Mano'nun *Temel Bilgisayarı* adını vereceğiz.
- Modern işlemciler ise oldukça karmaşıklardır. İçerisinde:
 - Çok sayıda yazaç
 - Farklı türlerde Aritmetik Lojik Birimler ve hesaplayıcı devreler barındırmaktadır.

Temel Bilgisayar

- Temel Bilgisayarın iki bileşeni vardır; işlemci ve bellek.
 - Hafızanın içerisinde 4096 satır (word) bulunmaktadır.
 - 4096 = 2¹² Hafızadaki her bir adrese erişebilmek için 12 bitlik bir adres satırına ihtiyaç vardır.
 - Her bir hafıza satırı ise 16 bit uzunluğundadır.




Bilgisayar Buyrukları

- Program
 - Ardışık olarak çalışan bilgisayar buyruklarından oluşmaktadır.
- Program buyrukları gerekli olan tüm veriyle birlikte hafızada saklanır.
- İşlemci sonraki buyruğu hafızadan okuyacaktır.
 - Hafızadan okunan buyuk Instruction Register (IR) içerisinde tutulur.
- Kontrol ünitesindeki kontrol devresi daha sonra komutu uygulamak için gerekli olan mikro işlemleri sırasıyla çalıştırır.


Buyruk Biçimi


- Bir bilgisayar buyruğu genellikle iki bölüme ayrılır:
 - 4 Bitlik İşlem Kodu (Opcode)
 - 12 bitlik Adres kısmı.
 - Toplamda 16 bitten oluşmaktadır.
- Temel Bilgisayarda 15. bit ise Adresleme kipi için kullanılmaktadır.
 - **I=0** Doğrudan adresleme
 - **I=1** Dolaylı adresleme kipi
- Ani buyruk ise IR adres kısımda direk olarak veri bulunmaktadır. Bu yapıya Derhal yada Ani Buyruk adı verilir.



Adresleme Modlari

- Buyruk Yazacı (IR) içerisindeki adres kısmı
 - **Doğrudan Adres** (Direct Address): Kullanılacak verinin hafızadaki adresi buyruk adres satırlarında saklanır
 - .
 - **Dolaylı Adres** (Indirect Address): Verinin bulunduğu hafıza adresinin, hafıza adresi buyuk adres satırlarında göstermektedir.
 - Etkin Adres (Effective Address EA): verinin bulunduğu gerçek adresi temsil eder.
 - Doğrudan Adresleme kipi için EA=457
 - Dolaylı Adresleme için EA=1350






Bilgisayar Yazaçları

- Bir işlemcinin buyrukları, adresleri, verileri vb. saklamak için bir çok yazaca ihtiyacı vardır.
- **Program Sayıcı** (Program Counter PC): İşlemci tarafından işletilecek bir sonraki buyruğun hafıza adresini tutmakla görevlidir.
 - Hafıza boyutu 4096 bit olduğu için PC sadece 12 bite ihtiyacı vardır.
- Adres Yazacı (Address Register): Adresleme kipine bağlı olarak hafıza adreslerinin saklandığı yazaçtır.
- Veri Yazacı (Data Register): Adres Yazacının gösterdiği adres satırlarındaki verinin tutulduğu yazaçtır. İşlemci daha sonra bu veriyi işlemek için kullanacaktır.
- Akümülatör (Acumulator AC): Temel Bilgisayarda kullanılan tek genel amaçlı yazaçtır.

Bilgisayar Yazaçları

- **Geçici Yazaç** (Temporary Register TR): Bazı buyruk işlemlerinde geçici veriyi saklamak için kullanılır.
- **Giriş Yazacı** (Input Register INPR): İşlemciye dışarıdan (I/O) gelen 8 bitlik karakteri saklamak için kullanılır.
- Çıkış Yazacı (Output Register OUTR): İşlemcinin çıkışındaki 8 bitlik karakteri saklamak için kullanılır.

Temel Bilgisayar Yazaçları




List of BC Registers

| DR | 16 | Veri Yazacı | Bellek verisini tutar |
|------|----|----------------|-------------------------|
| AR | 12 | Adres Yazacı | Bellek adresini tutar |
| AC | 16 | Akümülatör | İşlemci Yazacı |
| IR | 16 | Buyruk Yazacı | Buyruk Kodunu tutar |
| PC | 12 | Program Sayıcı | Buyruğun adresini tutar |
| TR | 16 | Geçici Yazaç | Geçici veriyi tutar |
| INPR | 8 | Giriş Yazacı | Giriş Karakterini tutar |
| OUTR | 8 | Çıkış Yazacı | Çıkış Karakterini tutar |

Ortak Veri Yolu Sistemi


- Temel bilgisayarımızın 8 adet yazacı vardır.
- Yazaçlar arası ve yazaçlar ile bellek arasında verileri aktarabileceğimiz ortak yollara *Veri Yolu Sistemi* adı verilir.
- INPR direk olarak Artimetik ve Mantık birimine girdi olarak bağlanır. Bu nedenle
 Ortak veri yoluna 7 adet yazaç ve 1 adet bellek erişimi vardır.
- 8 adet birimi indekslenmek ve ortak veri yolunun erişimini kontrol etmek için 3 adet seçici S₂S₁S₀ seçicileri kullanılmaktadır.



Yazaç Kontrol Sinyalleri

- LD (Load): Yükleme
- INR (Increament): Arttırma
- CLR (Clear): Silme

Ortak Veri Yolu



Veri Yolu Seçimi

• Bellek yada yazaçların hangisinin veri yolunu kullanacağı 3 adet seçim biti ile kontrol edilir. $(S_2S_1S_0)$

| $S_2 S_1 S_0$ | Yazaç |
|---------------|--------|
| 0 0 0 | X |
| 0 0 1 | AR |
| 0 1 0 | PC |
| 0 1 1 | DR |
| 1 0 0 | AC |
| 1 0 1 | IR |
| 1 1 0 | TR |
| 1 1 1 | Memory |

- 12 bitlik, AR ve PC yazaçları veri yoluna yüklenilen (16-bit) en yüksek 4 biti 0 olarak doldurulur.
- 8 bit OUTR yazacının bitleri Ortak veri yolunun ilk 8 biti ile yüklenir.

Bilgisayar Buyrukları

Temel Bilgisayar Buyruk Biçimleri

Bellek Adreslemeli Buyruk (OP-code = 000 ~ 110)

| 15 | 14 | 12 1 | 1 0 |
|----|----|------|-------|
| I | Ор | code | Adres |

Yazaç Adreslemeli Buyruk (OP-code = 111, I = 0)

| 15 | | | 12 | 11 | 0 |
|----|---|---|----|--------------|---|
| 0 | 1 | 1 | 1 | Yazaç İşlemi | |

Giriş-Çıkış Buyruğu (OP-code =111, I = 1)

Temel Bilgisayar Buyrukları

| | Hex | Kodu | | | |
|--------|--------------|--------------|-------------------------------------|--|--|
| Sembol | <i>I</i> = 0 | <i>I</i> = 1 | Tanımlama | | |
| AND | 0xxx 8xxx | | Bellek kelimesini AC ile VE leme | | |
| ADD | 1xxx | 9xxx | Bellek kelimesini ile AC toplama | | |
| LDA | 2xxx | Axxx | Bellek kelimesini AC ye yükle | | |
| STA | 3xxx | Bxxx | AC yi belleğe yaz | | |
| BUN | 4xxx | Cxxx | Şartsız Dallan | | |
| BSA | 5xxx | Dxxx | Dallan ve geri dönüş adresini sakla | | |
| ISZ | 6xxx | Exxx | Arttır, Eğer sıfır ise atla | | |
| CLA | 78 | 00 | AC yi Sil | | |
| CLE | _ | 00 | E yi SİI | | |
| CMA | 72 | 00 | AC nin tümleyenini al | | |
| CME | 71 | 00 | E nin tümleyenini al | | |
| CIR | 7080 | | AC ve E yi dairesel sağa kaydır | | |
| CIL | 7040 | | AC ve E yi diaresel sola kaydır | | |
| INC | 7020 | | AC yi 1 arttır | | |
| SPA | 7010 | | AC pozitif ise sonraki buyruğu atla | | |
| SNA | 7008 | | AC negatif ise sonraki buyruğu atla | | |
| SZA | 7004 | | AC sıfır ise sonraki buyruğu atla | | |
| SZE | 70 | - | E biti 0 ise sonraki buyruğu atla | | |
| HLT | 7001 | | Programı durdur | | |
| INP | F800 | | Giriş karakterini AC ye al | | |
| OUT | F400 | | AC den çıkış karakterini al | | |
| SKI | F200 | | Giriş bayrağını atla | | |
| SKO | F100 | | Çıkış bayrağını atla | | |
| ION | F0 | 80 | Kesmeyi aktif yap | | |
| IOF | F040 | | Kesmeyi pasif yap | | |

Buruk Kümesinin Tamamlılığı


- Bir bilgisayarda bir buyruk kümesi bulunur. Bu buyruklar yardımı ile kullanıcı makine dili (assembly) kodları ile işlenebilir fonksiyonlar yazabilir.
- Bilgisayarın buyruk kümesinde aşağıdaki sınıflarada yeterince buyruk varsa TAM denir.
 - 1. Aritmetik, Mantık ve Kaydırma buyrukları
 - ADD, CMA, INC, CIR, AND, CLA, ...
 - 2. Transfer (Bellek ve Yazaçlar için) Buyrukları
 - LDA, STA, ...
 - 3. Durum Kontrol Buyrukları
 - BUN, BSA, ISZ, ...
 - 4. Giriş/Çıkış (G/Ç) Buyrukları
 - INP, OUT, ...

Kontrol Ünitesi

- Bir işlemcinin kontrol ünitesi (Control Unit CU), bilgisayar buyruklarınından onları uygulayan mikro işlemler için kontrol sinyalleri üretir.
- Kontrol üniteleri iki şekilde gerçekleştirilebilir.
 - Donanimsal Kontrol
 - Bu yöntemde kontrol ünitesi birleşik lojik devreler yardımı ile donanım seviyesinde oluşturulur.
 - Yazılımsal Kontrol
 - İşlemcideki bir kontrol belleği, gerekli kontrol sinyallerini aktive eden mikro programları içerir.
- Temel bilgisayar için Kontrol Ünitesini donanımsal olarak tasarlayacapğız.

Zamanlama ve Denetim


Temel Bilgisayar Kontrol Ünitesi



Denetim Zaman Sinyal Örneği

- T₀, T₁, T₂, T₃, T₄, ..., T₁₅ Sinyalleri Sıra Sayacı (SC Sequence Conuter) tarafından üretilir.
- ÖRN:D₃ sinyali aktif iken T₄ anında SC içeriği sıfırlandığını düşünelim. Bu durumda:

$$D_3T_4$$
: SC \leftarrow 0




Buyruk Süreci

- Temel Bilgisayar'da, bir buyruk aşağıdaki şekilde yürütülür:
 - Bir buyruğun bellekten alınıp getirilmesi (FETCH)
 - Buyruk kodunun çözülmesi (DECODE)
 - Eğer buyruk dolaylı adreslemeli ise etkin adresin okunması (FETCH OPERAND)
 - Buyruğun çalıştırılması (EXECUTE)


- Bir buyruk yürütüldükten sonra, bir sonraki buyruk için döngü 1. adımdan tekrar başlar.
- Not: Her farklı işlemcinin kendi (farklı) buyruk döngüsü vardır.

Al-getir ve Kod Çöz

```
T0: AR \leftarrow PC (S<sub>0</sub>S<sub>1</sub>S<sub>2</sub>=010, T0=1)
T1: IR \leftarrow M [AR], PC \leftarrow PC + 1 (S0S1S2=111, T1=1)
T2: D0, . . . , D7 \leftarrow Decode IR(12-14), AR \leftarrow IR(0-11), I \leftarrow IR(15)
```



Buyruk Tipinin Belirlenmesi



 $AR \leftarrow M[AR]$ D'7IT3:

D'7l'T3: Hiçbir şey yapma (Bekle)

Yazaç Adréslemeli Buyrúklar D7l'T3:

D7IT3:

Yazaç Adreslemeli Buyruklar

- Yazaç adreslemeli buyruklar aşağıdaki gibi tanımlanır.
 - $D_7 = 1$, I = 0
 - Yazaç adreslemeli buyruklar IR(0 11) yazacının bitleri arasında tanımlanır ($B_0 \sim B_{11}$)
 - Buyruk T₃ zamanında gerçekleşir.

$$r = D_7 I'T_3 => Yazaç Adreslemeli Buyruk Bi = IR(i), i=0,1,2,...,11$$

| | r: | SC ← 0 |
|-----|--------------------|---|
| CLA | rB₁₁: | AC ← 0 |
| CLE | rB ₁₀ : | E ← 0 |
| CMA | rB ₉ : | AC ← AC' |
| CME | rB ₈ : | E ← E' |
| CIR | rB ₇ : | $AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)$ |
| CIL | rB ₆ : | $AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)$ |
| INC | rB ₅ : | AC ← AC + 1 |
| SPA | rB₄: | if (AC(15) = 0) then (PC ← PC+1) |
| SNA | rB ₃ : | if (AC(15) = 1) then (PC ← PC+1) |
| SZA | rB_2 : | if (AC = 0) then (PC ← PC+1) |
| SZE | rB₁: | if (E = 0) then (PC ← PC+1) |
| HLT | rB_0 : | S ← 0 (S bir başlangıç flip-flop 'dur.) |

Bellek Adreslemeli Buyruklar(*1)

| Sembol | Kod Çözücü | Senbolik Tanımlama |
|--------|---------------|---|
| AND | D_0 | $AC \leftarrow AC \land M[AR]$ |
| ADD | $D_1^{}$ | $AC \leftarrow AC + M[AR], E \leftarrow C_{out}$ |
| LDA | D_{2}^{T} | AC ← M[AR] |
| STA | D_3^- | M[AR] ← AC |
| BUN | D_4 | PC ← AR |
| BSA | D_5 | $M[AR] \leftarrow PC, PC \leftarrow AR + 1$ |
| ISZ | D_6 | $M[AR] \leftarrow M[AR] + 1$, if $M[AR] + 1 = 0$ then $PC \leftarrow PC+1$ |

- Etkin Bellek Adresi I biti (I=0) iken T₂ zamanında AR yazacına aktarılır.
- Eğer I biti (I=1) ise Etkin adres T₃ anında AR yazacına aktarılır.
- Bellek Adreslemeli yazaç işlemleri T₄ anında icra edilmeye başlar.

Bellek Adreslemeli Buyruklar(*2)

AND : AC'yi VE lemek

• D_0T_4 : DR \leftarrow M[AR] Etkin Adresteki Veriyi Oku

• D_0T_5 : AC \leftarrow AC \land DR, SC \leftarrow 0 DR yi AC ile VE'le

ADD AC'ye Ekle

D₁T₄: DR ← M[AR] Etkin Adresteki Veriyi Oku

• D_1T_5 : AC \leftarrow AC + DR, E \leftarrow C_{out}, SC \leftarrow 0 DR ile AC'yi topla Eldeyi E bitine yaz

LDA: Load to AC

• D_2T_4 : DR \leftarrow M[AR] Etkin Adresteki Veriyi Oku

• D_2T_5 : AC \leftarrow DR, SC \leftarrow 0 DR içindeki veriyi AC'ye yükle

STA: Store AC

• D_3T_4 : M[AR] \leftarrow AC, SC \leftarrow 0 AC içeriğini Belleğe yükle

Bellek Adreslemeli Buyruklar(*3)


BUN: Şartsız Dallan

• D_4T_4 : PC \leftarrow AR, SC \leftarrow 0

BSA: Dallan ve Geri Dönüş Adresini Sakla

• D_5T_4 : M[AR] \leftarrow PC, AR \leftarrow AR + 1

• $D_5^3T_5^4$: PC \leftarrow AR, SC \leftarrow 0




Bellek Adreslemeli Buyruklar(*4)

ISZ: Arttır ve Eğer Sıfır İse Atla

```
    D<sub>6</sub>T<sub>4</sub>: DR ← M[AR]
    D<sub>6</sub>T<sub>5</sub>: DR ← DR + 1
```

• D_6T_6 : M[AR] \leftarrow DR, if (DR = 0) then (PC \leftarrow PC + 1), SC \leftarrow 0

Bellek Adreslemeli Buyruklar için Akış Şeması




Giriş/Çıkış Buyrukları ve Kesmeler

Giriş/Çıkış Düzeni


Giriş/Çıkış


INPR Giriş Yazacı - 8 bit
OUTR Çıkış Yazacı - 8 bits
FGI Giriş Bayrağı - 1 bit
FGO Çıkış Bayrağı - 1 bit
IEN Kesme Aktif Biti - 1 bit



- Terminal Seri bilgi gönderir ve alır.
- Klavyeden ulaşan Seri bilgi INPR Yazacına shift ederek aktarılır.
- Yazıcıya gönderilecek seri bilgi OUTR Yazacında saklanır.
- INPR ve ÖUTR Terminal cihazlar ile iletişim kurmamızı sağlar.
- -G / Ç aygıtı ve bilgisayar arasındaki zamanlama farkını senkronize etmek için bayraklar gerekir.

Program Kontrollü Veri Aktarımı





Giriş/Çıkış Buyrukları

```
D_7IT_3 = p (tüm giriş çıkış buyruklarında ortak) IR(i) = B_i, i = 6, ..., 11 (Buyruk kontrol sinyali)
```

```
SC \leftarrow 0
                                                              Sil SC
        p:
        pB_{11}: AC(0-7) \leftarrow INPR, FGI \leftarrow 0
INP
                                                              Giriş Karalteri oku (AC)
        pB_{10}: OUTR \leftarrow AC(0-7), FGO \leftarrow 0
OUT
                                                              AC'den çıkış Karakteri al
                if(FGI = 1) then (PC \leftarrow PC + 1)
SKI
        pB<sub>9</sub>:
                                                              Giriş Bayrağını Atla
        pB<sub>8</sub>: if(FGO = 1) then (PC \leftarrow PC + 1)
SKO
                                                              Çıkış Bayrağını Atla
ION
        pB_7:
                IEN \leftarrow 1
                                                              Keme (Interrupt) Aktif
                                                               Keme (Interrupt) Pasif
IOF
        pB_6:
                IEN \leftarrow 0
```


Program Kesme

- Temel Bilgisayarda kesme denetimi için G/Ç aygıtının kesme işlemine hazır olduğunu bilgisayara haber vermesi gerekir.
- Bu işlem program kontrollü kesme işlemi olarak adlandırılır.
- Bu arada bilgisayar başka işler ile uğraşabilir.
- G/Ç aygıtı bir kesme isteği yapmak için kesme bayrağını (R) BİR (R=1) yapar.
- Bayrak (R=1) yapıldığında bilgisayar yapmakta olduğu işi anında bırakır ve G/Ç işlemlerine başlar.
- Eğer Kesme izin yaz-bozu (IEN=0) ise kullanıcı kesme yapmak istemiyordur.
- Eğer (IEN=1) iken Giriş (FGI) yada Çıkış(FGO) bayraklarından biri 1 ise R yazbozu (R=1) yapılarak Kesme Çevrimi başlatılır.
- R=1 ise buyruk sürecine geçilmez.

Kesme Süreci


- Kesme süreci dallanma ve geri dönüş işleminin donanımla yapılmış bir biçimidir.
- PC içindeki dönüş adresi, daha sonra kolayca bulunabilecek bir adrese kaydedilir.
- Kesme işlemi için gerekli olan servis programı çalıştırılır.
- Kesme işlemi sona erdiğinde geri dönüş adresi tekrar PC geri yüklenerek program kaldığı yerden çalışmaya devam eder.
- Temel Bilgisayarda Belleğin Sıfırıncı (AR=0) adresi dönüş adresini yazmak için kullanılır.
- Bundan sonra denetim PC=1 adresini yazar ve IEN=0 yaparak Kesme alt programı çalıştırılmış olur.


Kesme Süreci Akış Şeması



Kesme Süreci Gösterimi

Bellek





Kesme Servisinin çalıştırılması için R yazbozunun R=1 yapılma şartı :

- R F/F
$$\leftarrow$$
 1 if IEN (FGI + FGO)T₀'T₁'T₂'
 \Leftrightarrow T₀'T₁'T₂' (IEN)(FGI + FGO): R \leftarrow 1

- Kesme Çevrimi Başladığında T₀, T₁, T₂ adımları R'T₀, R'T₁, R'T₂ adımları ile yer değiştir.
- Değiştirilmiş Al-Getir (Kesme) Döngüsü:

$$RT_0$$
: $AR \leftarrow 0$, $TR \leftarrow PC$


$$RT_1$$
: $M[AR] \leftarrow TR$, $PC \leftarrow 0$

RT₂:
$$PC \leftarrow PC + 1$$
, $IEN \leftarrow 0$, $R \leftarrow 0$, $SC \leftarrow 0$

Temel Bilgisayarın Tamamlanmış Tanımı

- Aşağıdaki bilişenlerden oluşur:
- 1. 16 bit 4096 kelimelik bellek
- 2. 9 Yazaç: AR, PC, DR, AC, IR, TR, OUTR, INPR VE SC
- 3. 7 yaz-boz I,S,E,R IEN, FGI ve FGO

Bilgisayar İşlemleri için Akış Şeması



Tablo 5.6

```
Fetch
                             R'T_0:
                                                      AR ← PC
                                                      IR \leftarrow M[AR], PC \leftarrow PC + 1
                             R′T₁:
                                                      D0, ..., D7 ← Decode IR(12 ~ 14),
Decode
                             R'T_2:
                                                                     AR \leftarrow IR(0 \sim 11), I \leftarrow IR(15)
Indirect
                             D_7'IT_3:
                                                      AR \leftarrow M[AR]
Interrupt
       T_0'T_1'T_2'(IEN)(FGI + FGO):
                                                      R ← 1
                             RT<sub>0</sub>:
                                                      AR \leftarrow 0, TR \leftarrow PC
                                                      M[AR] \leftarrow TR, PC \leftarrow 0
                             RT₁:
                                                      \overrightarrow{PC} \leftarrow \overrightarrow{PC} + 1, \overrightarrow{IEN} \leftarrow 0, \overrightarrow{R} \leftarrow 0, \overrightarrow{SC} \leftarrow 0
                             RT<sub>2</sub>:
Memory-Reference
   AND
                             D_0T_4:
                                                      DR \leftarrow M[AR]
                                                      AC \leftarrow AC \land DR, SC \leftarrow 0
                             D_0T_5:
   ADD
                             D_1T_4:
                                                      DR \leftarrow M[AR]
                                                      AC \leftarrow AC + DR, E \leftarrow C_{out}, SC \leftarrow 0
                             D_1T_5:
   LDA
                             D_2T_4:
                                                      DR \leftarrow M[AR]
                             D_2T_5:
                                                      AC \leftarrow DR, SC \leftarrow 0
   STA
                             D_3T_4:
                                                      M[AR] \leftarrow AC, SC \leftarrow 0
                             D_4T_4:
                                                      PC \leftarrow AR, SC \leftarrow 0
   BUN
   BSA
                                                      M[AR] \leftarrow PC, AR \leftarrow AR + 1
                             D_5T_4:
                                                      PC \leftarrow AR, SC \leftarrow 0
                             D_5T_5:
   ISZ
                             D_6T_4:
                                                      DR \leftarrow M[AR]
                             D_6T_5:
                                                      DR ← DR + 1
                                                      M[AR] \leftarrow DR, if (DR=0) then (PC \leftarrow PC + 1),
                             D_6T_6:
                                                      SC ← 0
```

Tablo 5.6

```
Register-Reference
                        D_7I'T_3 = r
                                          (Common to all register-reference instr)
                        IR(i) = B_i
                                           (i = 0,1,2,...,11)
                                           SC ← 0
                         r:
                                           AC \leftarrow 0
   CLA
                         rB₁₁:
   CLE
                                           E ← 0
                         rB<sub>10</sub>:
   CMA
                                          AC \leftarrow AC'
                         rB<sub>9</sub>:
   CME
                         rB<sub>8</sub>:
                                          E ← E′
   CIR
                         rB<sub>7</sub>:
                                          AC \leftarrow shr AC, AC(15) \leftarrow E, E \leftarrow AC(0)
                                          AC \leftarrow shl AC, AC(0) \leftarrow E, E \leftarrow AC(15)
   CIL
                         rB<sub>6</sub>:
                                          AC ← AC + 1
   INC
                         rB<sub>5</sub>:
   SPA
                         rB₄:
                                          If (AC(15) = 0) then (PC \leftarrow PC + 1)
   SNA
                                          If (AC(15) = 1) then (PC \leftarrow PC + 1)
                         rB<sub>3</sub>:
                                          If (AC = 0) then (PC \leftarrow PC + 1)
   SZA
                         rB_2:
   SZE
                                          If (E=0) then (PC \leftarrow PC + 1)
                         rB₁:
   HLT
                         rB₀:
                                          S ← 0
Input-Output
                        D_7IT_3 = p
                                           (Common to all input-output instructions)
                        IR(i) = B_i
                                           (i = 6,7,8,9,10,11)
                                           SC ← 0
                         p:
   INP
                         pB<sub>11</sub>:
                                           AC(0-7) \leftarrow INPR, FGI \leftarrow 0
   OUT
                                           OUTR \leftarrow AC(0-7), FGO \leftarrow 0
                         pB<sub>10</sub>:
                                           If(FGI=1) then (PC \leftarrow PC + 1)
   SKI
                         pB<sub>9</sub>:
                                          If(FGO=1) then (PC \leftarrow PC + 1)
   SKO
                         pB<sub>8</sub>:
   ION
                                          IEN ← 1
                         pB_7:
                                          IEN ← 0
   IOF
                         pB<sub>6</sub>:
```

Yazacın ve Belleğin Denetimi

Address Register; AR


Tablo 5.6 içerisinden AR ile ilgili bütün mikro işelemler taranır:

```
R'T<sub>0</sub>: AR \leftarrow PC LD(AR) R'T_2: AR \leftarrow IR(0-11) LD(AR) D'_7IT_3: AR \leftarrow M[AR] LD(AR) RT_0: AR \leftarrow 0 CLR(AR) D_5T_4: AR \leftarrow AR + 1 INR(AR)
```

$$LD(AR) = R'T_0 + R'T_2 + D'_7IT_3$$

$$CLR(AR) = RT_0$$

$$INR(AR) = D_5T_4$$



Tek Yaz-Boz (Bayrak) Denetimi


IEN: Interrupt Enable Flag

pB₇: $IEN \leftarrow 1$ (I/O Instruction)


 pB_6 : IEN \leftarrow 0 (I/O Instruction)

 RT_2 : IEN \leftarrow 0 (Interrupt)

 $p = D_7IT_3$ (Input/Output Instruction)




Ortak Veri Yolu Denetimi



| x 1 | x2 | х3 | x4 | х5 | х6 | x7 | S2 | S1 | S0 | selected register |
|------------|-----------|----|-----------|----|----|----|----|----|----|----------------------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | none |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | AR |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | PC |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | DR |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | AC |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | IR |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | TR |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | Bellek |

AR Yazacı için:



$$S_0 = x1 + x3 + x5 + x7$$

$$S_1 = x2 + x3 + x6 + x7$$


$$S_2 = x4 + x5 + x6 + x7$$

Bellek için:

$$x7 = R'T_1 + D_7'IT_3 + (D_0 + D_1 + D_2 + D_6)T_4$$

İşlemci Yazacı Mantık Tasarımı

AC ile İlişkili devreler




AC'nin içeriğini değiştiren deyimler

| D | $_{0}T_{5}$: | $AC \leftarrow AC \land DR$ | AND with DR |
|----|-------------------|--|--------------------|
| D | 1 ₅ : | AC ← AC + DR | Add with DR |
| D | $_{2}T_{5}$: | AC ← DR | Transfer from DR |
| р | B ₁₁ : | AC(0-7) ← INPR | Transfer from INPR |
| rl | B ₉ : | AC ← AC′ | Complement |
| rl | B ₇ : | | Shift right |
| ri | B_6 : | $AC \leftarrow shl AC, AC(0) \leftarrow E$ | Shift left |
| ri | B ₁₁ : | AC ← 0 | Clear |
| r | B ₅ : | AC ← AC + 1 | Increment |
| | | | |

AC'nin Denetimi

AC'nin LD, INR ve CLR denetimi için kapı tasarımı



Sorularınız?