| **推荐星级** | **文献编号** | **发表源 & 级别¹** | **机构/作者声望** | **主题契合点** | **主要理由（会议/期刊质量 + 机构可靠性 + 技术贡献）** |
| --- | --- | --- | --- | --- | --- |
| **★★★** | **[9] CktGNN**(ICLR 2023) | ICLR A\* | UC Berkeley & UT Austin | **性能预测**（GNN） | 顶会 ICLR；Berkeley / Texas 强 EDA 队；提出电路图级 GNN，实验覆盖多种 analog bench；被大量后续工作（包括 [16]、FALCON）引用。 |
| **★★★** | **[10] GCN-RL Designer**(DAC 2020) | DAC A\* | MIT & Stanford & UT Austin | **参数尺寸 + 迁移** | ASIC/EDA 顶会 DAC；跨顶校联合；首次把 GNN + RL 引入晶体管尺寸迁移，奠定 RL-based sizing 基准。 |
| **★★★** | **[16] Hakhamaneshi et al.**(IEEE TCAD 2022) | IEEE TCAD A | Intel Labs & UC Berkeley | **Few-shot 性能预测** | TCAD 顶刊；工业界+学术界合著；提出预训练 GNN 进行少样本建模，数据效率优于传统代理。 |
| **★★★** | **[25] Parasitic-Aware Sizing**(DATE 2021) | DATE A | NVIDIA & UT Austin | **版图感知尺寸** | DATE 顶会；NVIDIA + UT Austin；把寄生估计 GNN 融入 BO 闭环，解决 schematic-to-layout mismatch。 |
| **★★★** | **[26] ALIGN**(IEEE Design & Test 2020) | IEEE D&T A | Intel + U Minnesota + TAMU | **自动布局/Placement** | IEEE 核心杂志；工业-学术联合；首个公开模拟布局完整 flow，被业界/学界广泛复用为 baseline。 |
| **★★★** | **[27] LayoutCopilot**(IEEE TCAD 2025) | IEEE TCAD A | Peking U / PKU + 多高校 | **LLM-驱动版图** | 最新 TCAD 论文；将多智能体 LLM 引入 analog layout，展示前沿趋势；PKU-EDA 团队在布局领域声誉高。 |
| **★★** | **[11] ICML’23 Krylov et al.** | ICML A\* | UCI & UCLA | **阈值满足预测** | ICML 顶会；提出分类式“是否满足规格”模型；虽拓扑固定、指标单一，但思路适合 early-filtering。 |
| **★★** | **[13] AutoCkt (DATE 2020)** | DATE A | UC Berkeley | **RL 尺寸优化** | DATE 顶会；开放 benchmark；方法已被多篇强化学习工作沿用。 |
| **★★** | **[14] Circuit-Attention (MLCAD 2021)** | MLCAD B | UMN & UT Austin | **RL 尺寸 + Attention** | 专门 ML-for-CAD workshop；提出 CAN 网络，改进 DRL 收敛；实验基准涵盖多拓扑。 |
| **★★** | **[15] Lyu et al. (TCAS-I 2017)** | IEEE TCAS-I A | Fudan & SJTU | **BO + 代理尺寸** | TCAS-I 顶刊；早期把 BO 引入 analog sizing，至今仍是代理模型对比基线。 |
| **★★** | **[22] Budak et al. (TCAD 2022)** | IEEE TCAD A | UT Austin & AMD | **ML-assisted 全局搜索** | 混合优化框架；工业大厂 AMD 参与；对大尺寸搜索空间效果突出。 |
| **★** | **[17] ANGEL (TCAS-I 2023)** | IEEE TCAS-I A | U Michigan | **NN-assisted full synthesis** | 半监督+神经网络；尝试全自动 generator，但生成环节依赖模板，版图耦合弱。 |
| **★** | **[12] Hanrui Wang et al. (2018 arXiv)** | ArXiv | MIT | **早期 DRL** | 早期预印本；思想启发性强，但未在顶会发表，实验规模受限。 |
| **★** | **[21] Cao et al. (2022 arXiv)** | ArXiv | WashU & Xilinx | **Domain-Knowledge DRL** | 引入专家规则到 DRL；尚未正式同行评议；可作为启发阅读。 |
| **★** | **[18] AnalogGym (ICCAD 2024)** | ICCAD A | SJTU & Fudan | **基准数据集** | 聚焦仿真环境搭建；缺少版图-级真实度；适合作为轻量对照。 |
| **★** | **[19] Lamagic (ArXiv 2024)[20] AnalogCoder (AAAI 2025)** | ArXiv / AAAI A\* | Duke & HKU / CUHK | **LLM-拓扑生成** | 主题新颖但多停留在 schematic-level 生成，当前缺少与版图/尺寸耦合验证。 |