UNIVERSIDADE FEDERAL DE ITAJUBÁ - UNIFEI
INSTITUTO DE ENGENHARIA DE SISTEMAS E TECNOLOGIA DA INFORMAÇÃO - IESTI

Thiago de Oliveira S. Júnior

Projeto de Modulador Configurável em FPGA

Trabalho Final

Itajubá, 1 de julho de 2026

UNIVERSIDADE FEDERAL DE ITAJUBÁ - UNIFEI
INSTITUTO DE ENGENHARIA DE SISTEMAS E TECNOLOGIA DA INFORMAÇÃO - IESTI
ENGENHARIA DE COMPUTAÇÃO

Thiago de Oliveira S. Júnior

Projeto de Modulador Configurável em FPGA

Trabalho Final.

Este trabalho apresenta o desenvolvimento de um gerador de sinais utilizando a técnica de Direct Digital Synthesis (DDS), implementado em FPGA, como parte dos requisitos da disciplina PBLE04 - Projeto de Modulador Configurável em FPGA. A documentação contempla as etapas de desenvolvimento, os resultados obtidos e a análise do funcionamento do sistema proposto.

Prof. Dr. Matheus Augusto Faustino C. Junqueira

1 de julho de 2026
Itajubá

Sumário

1 INTRODUÇÃO 4

2 DESENVOLVIMENTO 5

2.1 Parte 1: DDS e Filtro Passa-Baixa 5

2.1.1 Geração PWM 5

2.1.2 Projeto do Filtro Passa-Baixa 7

2.1.3 Resultados 7

2.2 Parte 2: Aquisição e Conversão Analógico-Digital 9

2.2.1 Controlador MCP 9

2.2.2 Resultados 11

2.3 Parte 3: Modulação Digital BASK 12

2.3.1 Geração do BASK 12

2.3.2 Resultados 12

2.4 Parte 4: Condicionamento com Filtro Passa-Faixa (FPF) 13

2.4.1 Projeto do filtro 14

2.4.2 Resultados 15

2.5 Parte 5: Demodulação via Detector de Envelope 17

2.5.1 Projeto do Detector 18

2.5.2 Resultados 19

2.6 Etapa 6: Reconstrução Final do Sinal 20

2.6.1 Condicionamento de sinais 21

2.6.2 Lógica Digital 22

2.6.3 Filtro Passa-Baixa 22

2.6.4 Circuito 22

2.6.5 Resultados 23

2.7 Etapa 7: Evolução para Modulação 4-ASK 24

2.7.1 Lógica de Modulação na FPGA 24

2.7.2 Ajuste Experimental dos Níveis de Amplitude 26

2.7.3 Análise Espectral 27

3 CONCLUSÃO 29

REFERÊNCIAS 30

1 Introdução

O avanço das tecnologias de processamento digital de sinais(DSP) e o aumento da capacidade computacional dos dispositivos de lógica programável revolucionam os sistemas de telecomunicações.

Nesse contexto, destaca-se o conceito de Rádio Definido por Software(SDR - *Software Defined Radio*), que propõe a substituição de componentes tradicionalmente implementados em hardware analógico, como moduladores, demoduladores e filtros, por algoritmos processados em software ou hardware reconfigurável, como FPGAs (*Field Programmable Gate Arrays*) [1, 2, 3].

No escopo do SDR, técnicas como a Síntese Digital Direta(DDS - *Direct Digital Synthesis*) permitem a geração de formas de onda arbitrárias a partir de um *clock* de referência, oferecendo alta precisão e flexibilidade na geração de sinais [4].

Além disso, a transmissão digital de dados se beneficia de esquemas de modulação em amplitude(ASK - *Amplitude Shift Keying*). Em sua forma mais simples, o BASK (*Binary Amplitude Shift Keying*) transmite um bit por símbolo, alternando a presença ou ausência da portadora. Já a modulação multinível, como o 4-ASK, agrupa bits em símbolos, permitindo a transmissão de múltiplos níveis de amplitude. Isso resulta em uma maior eficiência espectral, uma vez que a mesma taxa de dados pode ser transmitida ocupando uma menor largura de banda espectral [5].

Este relatório apresenta o desenvolvimento e a implementação prática de um sistema de Rádio Definido por Software em FPGA, desenvolvido como requisito da disciplina PBLE04 - Projeto de Modulador Configurável em FPGA. O trabalho descreve a cadeia completa de um transceptor, partindo da síntese digital do sinal modulante via DDS, passando pela conversão analógico-digital, modulações BASK e 4-ASK na frequência de 100 kHz, filtragem analógica para adequação da portadora, até a demodulação por detector de envelope e conversão digital-analógica para a recuperação final do sinal. O objetivo principal é validar experimentalmente os conceitos teóricos de telecomunicações através de uma arquitetura híbrida implementada na placa de desenvolvimento modelo DE10-Lite com um MAX 10 10M50DAF484C7G [6].

Para melhor visualização desde relatório, todos os código estarão disponíveis em: <https://github.com/engThiagoJunior/SDR>.

2 Desenvolvimento

Durante o semestre foram entregues partes do projeto para acompanhamento da disciplina. Foram divididos em:


2.1 Parte 1: DDS e Filtro Passa-Baixa

2.1.1 Geração PWM

Foi desenvolvido um gerador de sinais utilizando a técnica de DDS em FPGA para sintetizar digitalmente a onda $m(t) = 3\cos(2\pi t) + 2\cos(4\pi t + \frac{\pi}{6})$.

Antes de codificar em *Verilog* para programar na FPGA, plotou-se via *Python* a onda esperada, Figura 1.

Figura 1 – Onda Esperada



Fonte: Autoria própria.

Após verificar a mensagem $m(t)$, usou-se o software Quartus Lite, para progra-

mação e gravação na placa placa de desenvolvimento da Terasic, a ideia foi:


1. gerar numericamente as duas componente cossenoidais;
2. soma-las;
3. converter o valor resultante em *duty cycle*;
4. gerar um PWM proporcional.

A arquitetura desenvolvida foi composta então por:

- **Phase_accumulator:** responsável por acumular fase a cada pulso de atualização, ele vai ”andando” ao longo do círculo trigonométrico;
- **Phase_offset_adder:** este módulo, adiciona o deslocamento de fase da segunda componente de $m(t)$;
- **ROM_sin:** recebe um endereço e devolve o valor quantizado do cosseno correspondente, gerou-se antes um arquivo .mif para inicializar a memoria com estes valores quantizados;
- **Gain_block:** este bloco aplica os ganhos das duas componente do sinal $m(t)$;
- **Signal_summer:** este bloco soma as componentes do sinal $m(t)$;
- **Pwm_mapper:** bloco converte o sinal somado, que é bipolar, para um faixa apropriada para o PWM;
- **Pwm_generator:** funciona comparando um contador com o valor de *duty cycle*; se o contador for menos que *duty* a saída é 1, caso contrário a saída é 0;
- **Duty_reg:** este registrador guarda o *duty cycle* calculado, devido a memória ser síncrona;

Em seguida, compilou-se e verificou-se o RTL Viewer, ferramenta gráfica para visualizar o esquema lógico do hardware sintetizado, como observado na Figura 2.

Figura 2 – RTL Viewer



Fonte: Autoria própria.

Por fim dessa etapa, locou-se como saída um pino de IO 9 para verificar o sinal, e com um osciloscópio verificou-se o sinal PWM final, como observado na Figura 4.

2.1.2 Projeto do Filtro Passa-Baixa

Para a reconstrução do sinal analógico a partir do PWM gerado pela FPGA, foi utilizado um filtro passa-baixa do tipo RC. O objetivo do filtro é atenuar as componentes de alta frequência associadas à portadora do PWM, preservando apenas o conteúdo espectral do sinal desejado $m(t)$.

O sinal PWM é composto pela componente de baixa frequência correspondente ao sinal $m(t)$ e por componentes de alta frequência concentradas na frequência de chaveamento f_{PWM}. Assim, o filtro passa-baixa deve ser projetado de forma que sua frequência de corte satisfaça:

$$f_m \ll f_c \ll f_{PWM}$$

Para o sinal

$$m(t) = 3\cos(2\pi t) + 2\cos\left(4\pi t + \frac{\pi}{6}\right),$$

a maior frequência presente é $f_m = 2\,\text{Hz}$.

Adotou-se uma frequência de corte de aproximadamente $20\,\text{Hz}$, suficiente para preservar o sinal de interesse e atenuar a frequência do PWM. A frequência de corte de um filtro RC é dada por

$$f_c = \frac{1}{2\pi RC}.$$

Utilizando componentes comerciais de $R = 10\,\text{k}\Omega$ e $C = 1\,\mu\text{F}$, obtém-se


$$f_c = \frac{1}{2\pi(10^4)(10^{-6})} \approx 15,9\,\text{Hz},$$

valor bastante próximo ao especificado e adequado para a reconstrução do sinal analógico, atenuando significativamente as componentes de alta frequência do PWM.

2.1.3 Resultados


Após montagem do circuito como calculado, foi possível observar via ossiloscpoio a onda PWM e a onda senoidal, $m(t)$, Figura 4.

Figura 3 – Resultados Parte 1: Circuito



Fonte: Autoria própria.

Figura 4 – Print do Ossiloscópio



Canal 1 (Amarelo) - Saída do filtro Passa-Baixa,
Canal 2 (Verde) - Saída do PWM.
Fonte: Autoria própria.

2.2 Parte 2: Aquisição e Conversão Analógico-Digital

2.2.1 Controlador MCP

Na segunda etapa do projeto, foi realizada a conversão analógico-digital do sinal $m(t)$ previamente sintetizado na FPGA e reconstruído em domínio analógico por meio de modulação PWM seguida de filtragem passa-baixas. O objetivo desta etapa consistiu em adquirir esse sinal analógico utilizando o conversor A/D MCP3002 [7] e transferir o resultado da conversão, via comunicação SPI, de volta para a FPGA.

A FPGA foi configurada para controlar o processo, definindo uma taxa de amostragem de 200 Hz e extraindo os 8 bits mais significativos da conversão.

A arquitetura desenvolvida foi dividida em dois módulos principais, como na Figura 5:

- **Clock_divider:** desenvolvido para gerar sinais de *clock* com frequências menores a partir do *clock* principal de $50MHz$ da FPGA, gerando dois sinais, *clock* de $50kHz$, utilizado para comunicação SPI que controla o MCP3002, e um *clock* de $200Hz$ utilizado para definir a taxa de amostragem do sinal analógico;

- **Mcp_control:** foi implementado como uma máquina de estados finitos (FSM), responsável por controlar toda a comunicação SPI entre a FPGA e o conversor analógico-digital MCP3002.

  Inicialmente, quando o sistema encontra-se no estado `S_IDLE`, o sinal `CS` permanece em nível lógico alto, mantendo o conversor desabilitado. Nesse estado, o módulo aguarda a ocorrência do pulso `sample_tick`, gerado a uma frequência de 200 Hz pelo divisor de clock. Para evitar múltiplos disparos durante um mesmo período de amostragem, o código detecta apenas a borda de subida desse sinal através da variável `sample_tick_prev`, originando o pulso `tick_pulse`.


  Ao detectar uma nova amostragem, o sinal `CS` é colocado em nível baixo, iniciando a comunicação SPI. Simultaneamente, o registrador `cmd_out` é carregado com o comando `1101`, correspondente à seleção do modo *single-ended*, canal CH0 e transmissão dos dados em ordem MSB (*Most Significant Bit*) primeiro.

  No estado `S_TRANSFER`, o sinal `SCLK` é gerado alternando seu nível lógico a cada ciclo do clock de 50 kHz. Durante as bordas de descida do clock SPI, os bits enviados pelo MCP3002 através da linha `DOUT` são armazenados sequencialmente no registrador de deslocamento `shift_reg_in`. Nas bordas de subida, o registrador `cmd_out` é deslocado, enviando sucessivamente os bits do comando para a entrada `DIN` do conversor.

O contador `spi_cnt` é responsável por controlar o número de ciclos da comunicação SPI. Após a transmissão dos quinze ciclos necessários para completar a conversão, a máquina de estados passa para o estado `S_DONE`.

Nesse último estado, o sinal `CS` retorna ao nível alto, encerrando a comunicação com o conversor. Em seguida, os oito bits mais significativos do valor convertido são extraídos do registrador `shift_reg_in` e armazenados na saída `adc_data`. Finalmente, o sinal `data_valid` é ativado durante um ciclo de clock, indicando aos demais módulos da FPGA que uma nova amostra válida está disponível para processamento.


Figura 5 – RTL Viewer



Fonte: Autoria própria.


Em termos físicos a montagem do circuito, foi montado conforme o *datasheet* do MCP, de acordo com a Figura 6.

Figura 6 – Esquemático do Circuito



Fonte: Autoria própria.

Figura 7 – Circuito Montado




Fonte: Autoria própria.

2.2.2 Resultados

Os resultados obtidos demonstraram o funcionamento correto da interface entre a FPGA e o MCP3002, validando a aquisição digital do sinal gerado na etapa anterior, como pode ser visualizado na Figura 8, temos de amarelo o *clock* do MCP, de verde a saída D_out tendo os últimos 10 bits de informação convertida.

Figura 8 – Print do Ossiloscópio



Canal 1 (Amarelo) - *Clock* do MCP,
Canal 2 (Verde) - Saída da Conversão.
Fonte: Autoria própria.

2.3 Parte 3: Modulação Digital BASK

2.3.1 Geração do BASK

Nesta etapa do projeto foi desenvolvida a modulação digital do sinal utilizando a técnica BASK. O objetivo principal consistiu em utilizar o sinal digital obtido na etapa anterior para controlar a amplitude de uma portadora de alta frequência gerada na FPGA.

Para a implementação da modulação BASK foi desenvolvido o módulo `bask_modulator`, responsável por controlar a presença da portadora de acordo com o sinal digital de entrada. O princípio de funcionamento consiste em multiplicar logicamente o sinal binário pela portadora de alta frequência. Dessa forma:


- quando o bit transmitido é igual a 1, a portadora é enviada para a saída;
- quando o bit transmitido é igual a 0, a saída permanece em nível baixo.

A portadora utilizada foi gerada diretamente na FPGA utilizando um sinal PWM com frequência aproximada de 100 kHz.

2.3.2 Resultados

Com o auxílio do osciloscópio foi possível observar o comportamento do sinal BASK, verificando a presença da portadora apenas durante os intervalos correspondentes aos níveis lógicos altos do sinal digital. Junto a isto, utilizou-se a ferramente FFT, que representa o espectro do sinal, centrado em $100KHz$, como pode-se observar na Figura 9.

Figura 9 – Print do Ossiloscópio



Canal 2(Verde) - Sinal BASK,
Lilás - FFT.
Fonte: Autoria própria.

2.4 Parte 4: Condicionamento com Filtro Passa-Faixa (FPF)

Na etapa anterior do projeto, o sinal modulado foi gerado pela FPGA utilizando modulação PWM. Apesar de eficiente para geração digital, o sinal produzido apresenta características de onda quadrada, alternando rapidamente entre os níveis lógicos de 0 V e 3,3 V. Esse tipo de sinal contém uma grande quantidade de componentes harmônicas de alta frequência, tornando-se inadequado para transmissão direta em sistemas de comunicação.

Em sistemas de telecomunicações, a modulação BASK ideal deve utilizar uma portadora senoidal pura. Dessa forma, tornou-se necessária a utilização de um filtro analógico capaz de selecionar apenas a frequência fundamental da portadora gerada pela FPGA.

Para essa finalidade, foi implementado um filtro passa-faixa(FPF) de segunda ordem, projetado para ressoar em aproximadamente 100 kHz, frequência da portadora utilizada no sistema. O filtro atua rejeitando a componente contínua e os harmônicos de alta frequência presentes na onda quadrada, permitindo a passagem apenas da componente senoidal desejada.

2.4.1 Projeto do filtro

A frequência de ressonância do filtro passa-faixa é dada por:

$$f_c = \frac{1}{2\pi\sqrt{LC}}.$$

Como o projeto especifica uma frequência central de 100 kHz e foi escolhido um indutor de $L = 1\,\text{mH}$, o valor do capacitor foi obtido por:

$$C = \frac{1}{L(2\pi f_c)^2} \approx 2,53\,\text{nF}.$$

A largura de banda do filtro é determinada pelo resistor, sendo dada por:

$$BW = \frac{1}{2\pi RC}.$$

Considerando uma largura de banda entre 10 kHz e 15 kHz, adequada para um sinal de 1600 bps, obtêm-se resistores comerciais próximos de $6,3\,\text{k}\Omega$ e $4,2\,\text{k}\Omega$. Optou-se pelo valor comercial de $4,7\,\text{k}\Omega$, resultando em uma largura de banda aproximada de:

$$BW = \frac{1}{2\pi(4700)(2,53 \times 10^{-9})} \approx 13,4\,\text{kHz}.$$

Como o valor calculado para o capacitor não é comercial, utilizou-se uma associação em paralelo de um capacitor de $2,2\,\text{nF}$ com outro de $330\,\text{pF}$, obtendo:

$$C_{eq} = 2,2\,\text{nF} + 330\,\text{pF} = 2,53\,\text{nF}.$$


Substituindo os valores escolhidos na equação da frequência de ressonância, obtém-se:

$$f_c = \frac{1}{2\pi\sqrt{(1 \times 10^{-3})(2,53 \times 10^{-9})}} \approx 100\,\text{kHz},$$

confirmando que os componentes selecionados atendem às especificações do projeto.


A montagem foi feita seguindo o esquema da Figura 10.

Figura 10 – Esquemático do FPF



Fonte: Autoria própria.

Figura 11 – Circuito Montado




Fonte: Autoria própria.

2.4.2 Resultados

Para fins de comparação colocou-se uma ponta de prova do osciloscópio na entrada do filtro e outra na saída. Na Figura 12, observa-se de verde, o sinal BASK gerado diretamente pelo pino da FPGA, produto da Etapa 2.3, entrada do FPF. De amarelo, o mesmo sinal após passar pelo FPF, eliminando o nível DC e cortando as altas frequências.


Figura 12 – Comparação dos sinais no Ossiloscópio



Canal 1 (Amarelo) - Saída do FPF, Canal 2 (Verde) - Entrada do FPF
Fonte: Autoria própria.

Na Figura 13 observa-se o sinal de entrada e seu espectro, vemos o lóbulo principal centrado em $100KHz$, a postadora. Ao redor dele, vemos os lóbulos laterais gerados pela modulação da informação.


Figura 13 – Sinal de Entrada do FPF e Espectro



Canal 2(Verde) - Sinal de Entrada do FPF, Lilás - FFT.
Fonte: Autoria própria.

Na Figura 14 observa-se o sinal de saída e seu espectro, neste nota-se uma diferença drástica quando em comparado ao espectro do sinal de entrada(Figura 13), o ruído caiu bastante, mostrando a eficiência do FPF.

Figura 14 – Sinal de Saída do FPF e Espectro



Canal 2(Verde) - Sinal de Saída do FPF, Lilás - FFT.
Fonte: Autoria própria.

2.5 Parte 5: Demodulação via Detector de Envelope

Nesta etapa do projeto foi desenvolvido um detector de envelope para realizar a demodulação do sinal BASK obtido anteriormente. O objetivo principal do circuito é remover a portadora de alta frequência utilizada na modulação, recuperando apenas o sinal digital correspondente aos dados transmitidos.

O detector de envelope desenvolvido é composto por um diodo retificador, um capacitor e um resistor. O diodo realiza a retificação do sinal, permitindo apenas a passagem das componentes positivas da portadora. O capacitor atua armazenando temporariamente a energia do sinal, suavizando as variações rápidas da senoide. Já o resistor fornece um caminho controlado de descarga para o capacitor, permitindo que o sinal retorne ao nível baixo quando a portadora é interrompida.

2.5.1 Projeto do Detector

O correto funcionamento do detector de envelope depende da constante de tempo do circuito RC, definida por:

$$\tau = RC$$

Essa constante deve satisfazer a condição:

$$T_c \ll RC \ll T_b,$$

onde T_c é o período da portadora e T_b é o período de um bit transmitido.

Considerando uma portadora de 100 kHz ($T_c = 10\,\mu s$) e uma taxa de transmissão de 1600 bps ($T_b \approx 625\,\mu s$), adotou-se uma constante de tempo de aproximadamente:

$$RC \approx 100\,\mu s,$$

valor suficientemente maior que o período da portadora e menor que o período de um bit, permitindo eliminar a componente de alta frequência sem comprometer a recuperação dos dados.

Para atender essa condição, foram utilizados os valores comerciais:

$$R = 10\,k\Omega \qquad C = 10\,nF,$$


resultando em:

$$RC = (10 \times 10^3)(10 \times 10^{-9}) = 100\,\mu s.$$

Como a portadora opera em aproximadamente 100 kHz, foi utilizado o diodo Schottky 1N5819, escolhido por seu baixo tempo de comutação e reduzida queda de tensão direta. Essas características permitem uma detecção de envelope mais eficiente, minimizando distorções que poderiam ocorrer com diodos retificadores convencionais.


O circuito foi montado, Figura 16, conforme o esquemático, Figura 15.

Figura 15 – Esquemático



Fonte: Autoria própria.

Figura 16 – Circuito Montado




Fonte: Autoria própria.

2.5.2 Resultados

Observa-se, na Figura 17, os sinais de entrada e saída do detector de envelope, de verde, temos a entrada do circuito, sinal BASK da etapa 4, de amarelo a onda de saída do circuíto. Demostrando o contorno do sinal, descartando a portadora de $100KHz$, com uma ligeira queda de tensão, queda esta direta do diodo, aproximadamente, $0,25V$.

Figura 17 – Comparação dos sinais no Ossiloscópio



Canal 1 (Amarelo) - Saída do detector de envelope,
Canal 2 (Verde) - Entrada do detector de envelope.
Fonte: Autoria própria.

2.6 Etapa 6: Reconstrução Final do Sinal

Nesta etapa do projeto foi realizada a conversão digital-analógica do sinal recuperado após a demodulação BASK. O objetivo principal consistiu em reconstruir o sinal analógico original a partir dos dados digitais obtidos na saída do detector de envelope.

Após a demodulação, o sinal recuperado ainda apresentava características analógicas e pequenas oscilações provenientes do processo de descarga do circuito RC. Dessa forma, tornou-se necessário realizar um condicionamento do sinal antes da leitura pela FPGA, evitando falsas transições lógicas durante a aquisição dos dados digitais. Para isso, utilizou-se um circuito comparador de tensão baseado em amplificador operacional, responsável por transformar o sinal analógico demodulado em uma onda quadrada digital limpa e compatível com os níveis lógicos da FPGA.

Em seguida, os dados digitais recebidos foram convertidos novamente para o domínio analógico utilizando modulação PWM seguida de um filtro passa-baixa RC de primeira ordem. O processo permitiu reconstruir uma aproximação contínua do sinal original $m(t)$, validando o funcionamento completo do sistema de comunicação desenvolvido ao longo do projeto.


2.6.1 Condicionamento de sinais

Inicialmente, o sinal proveniente do detector de envelope foi aplicado a um circuito comparador de tensão. O objetivo deste estágio foi eliminar as pequenas oscilações e deformações presentes no sinal analógico demodulado, produzindo níveis digitais estáveis para leitura pela FPGA.

O circuito comparador foi implementado utilizando um amplificador operacional, MPC6002 [8], alimentado em 3,3 V, garantindo compatibilidade elétrica com os níveis lógicos da FPGA. Um potenciômetro foi utilizado para ajustar a tensão de referência do comparador, permitindo calibrar o limiar de detecção entre os níveis lógicos 0 e 1.

Quando a tensão do sinal de entrada ultrapassava a tensão de referência, a saída do comparador assumia nível lógico alto. Caso contrário, a saída permanecia em nível lógico baixo. Dessa forma, obteve-se uma onda quadrada limpa correspondente aos bits transmitidos, visto na Figura 18.

Figura 18 – Comparação dos sinais no Ossiloscópio



Canal 1 (Amarelo) - Saída do detector de envelope,
Canal 2 (Verde) - Saída do AmpOp.
Fonte: Autoria própria.

Após a reconstrução digital do sinal binário, os dados foram utilizados como entrada para um conversor digital-analógico baseado em PWM.

2.6.2 Lógica Digital

A reconstrução analógica foi realizada utilizando um gerador PWM implementado em linguagem Verilog.

O princípio de funcionamento consiste em comparar um contador crescente com o valor digital da amostra recebida. Enquanto o contador for menor que o valor da amostra, a saída PWM permanece em nível alto; caso contrário, permanece em nível baixo.

Nessa etapa foi utilizado dois módulos, *bask_demodulator*, com intuito de e o juntar a informação em 8 bits, e o *pwm_generator*, desenvolvido na primeira etapa, que gera um si o sinal PWM, baseado no *duty cycle*.

2.6.3 Filtro Passa-Baixa

Para reconstruir o sinal analógico gerado pelo PWM, foi utilizado um filtro passa-baixa RC de primeira ordem, responsável por atenuar as componentes de alta frequência do chaveamento e preservar apenas as componentes de baixa frequência do sinal.

A frequência de corte do filtro é dada por:

$$f_c = \frac{1}{2\pi RC}.$$

Foram utilizados os valores comerciais $R = 1\,\text{k}\Omega$ e $C = 10\,\mu\text{F}$, resultando em:

$$f_c = \frac{1}{2\pi(1000)(10 \times 10^{-6})} \approx 16\,\text{Hz}.$$


Essa frequência de corte é suficiente para reconstruir o sinal de baixa frequência, atenuando significativamente a portadora PWM de aproximadamente 195 kHz. O sinal obtido foi analisado em um osciloscópio, onde foi possível observar uma aproximação contínua da forma de onda original $m(t)$.

Após a filtragem, o sinal reconstruído foi analisado utilizando um osciloscópio, sendo possível observar uma aproximação contínua da forma de onda original $m(t)$.

2.6.4 Circuito


O circuito completo do sistema foi montado de acordo com o esquemático, Figura 19. Pode-se observar o circuito montado na Figura 20.

Figura 19 – Esquemático Completo



Fonte: Autoria própria.

Figura 20 – Montagem do Circuito Completo




Fonte: Autoria própria.

2.6.5 Resultados

Observa-se, na Figura 21, os sinais de entrada e saída do sistema por completo. De amarelo observa-se a onda gerada por DDS, primeira etapa, de verde a onda reconstruída depois de todo o processo, simulado, de Rádio Definido por Software. Nota-se um

retardo de aproximadamente $20ms$, proveniente de toda lógica digital e dos componentes eletroeletrônico.

Figura 21 – Comparação dos sinais



Canal 1 (Amarelo) - Entrada Analógica - Transmissor,
Canal 2 (Verde) - Saída Analógica - Receptor.
Fonte: Autoria própria.

2.7 Etapa 7: Evolução para Modulação 4-ASK

No desenvolvimento desta etapa, teve-se como objetivo a evolução do sistema de transmissão digital, migrando da modulação BASK para modulação 4-ASK.

Enquanto a modulação BASK transmite apenas um bit por símbolo, alternando a portadora entre dois estados de amplitude, a modulação 4-ASK agrupa os dados em símbolos de 2 bits. Dessa forma, são obtidas quatro combinações lógicas possíveis (00, 01, 10 e 11), que são associadas a quatro níveis distintos de amplitude da portadora.

Nesta etapa adaptou-se a lógica digital implementada na FPGA gerar esses diferentes níveis de amplitude por meio do controle do *duty cicle* de um sinal PWM.

2.7.1 Lógica de Modulação na FPGA

Para implementar a modulação 4-ASK, a arquitetura do transmissor desenvolvida em Verilog precisou ser modificada em relação à utilizada na modulação BASK. Enquanto

na implementação anterior cada símbolo transmitido representava apenas um bit, na modulação 4-ASK cada símbolo passou a representar dois bits simultaneamente.

Dessa forma, os dados provenientes do conversor A/D, originalmente transmitidos a uma taxa de 1600 bps, foram agrupados em pares de bits por meio de um registrador de deslocamento. Como consequência, a taxa de símbolos(Baud Rate) foi reduzida pela metade, passando de 1600 Baud para 800 Baud, enquanto a taxa efetiva de transmissão de dados permaneceu em 1600 bps.


Cada combinação de dois bits foi associada a um nível distinto de amplitude da portadora, conforme apresentado na Tabela 1.

Tabela 1 – Mapeamento dos símbolos 4-ASK

Símbolo	Nível de Amplitude
00	Nível 0
01	Nível 1
10	Nível 2
11	Nível 3

A geração da portadora de aproximadamente 100 kHz foi mantida utilizando a técnica de PWM. Para produzir os diferentes níveis de amplitude após a filtragem, foram inicialmente calculados valores teóricos de *duty cycle* correspondentes a aproximadamente 0%, 11%, 23% e 50%. Esses valores foram escolhidos explorando a relação entre a largura dos pulsos digitais e a amplitude da componente fundamental presente no espectro do sinal PWM, como visualizado na Figura 22, com a ponta de prova na saída do filtro passa-faixa.

Figura 22 – Sinal 4-ASK



Canal 1 (Amarelo) - Saída do filtro passa-faixa.
Fonte: Autoria própria.

2.7.2 Ajuste Experimental dos Níveis de Amplitude

Após a implementação inicial, o sinal PWM foi aplicado ao filtro passa-faixa de segunda ordem desenvolvido nas etapas anteriores. O circuito utilizado era composto por um indutor de 1 mH, uma associação de capacitores equivalente a $2,53\,\text{nF}$ e um resistor de $4,7\,\text{k}\Omega$.


Durante os testes experimentais observou-se que os níveis de amplitude obtidos na saída do filtro não apresentavam espaçamento uniforme. Em particular, a diferença entre os níveis associados aos símbolos 00 e 01 mostrava-se significativamente diferente daquela observada entre os demais símbolos.

Esse comportamento foi atribuído às características não ideais dos componentes físicos utilizados, incluindo a resistência série do indutor, perdas associadas ao fator de qualidade do filtro e efeitos parasitas introduzidos pela montagem em protoboard. Como consequência, a resposta do sistema apresentou comportamento não linear em relação aos valores teóricos de *duty cycle*.

Para corrigir esse efeito, realizou-se uma calibração experimental dos valores de PWM implementados no código. Os níveis intermediários foram ajustados iterativamente até que as amplitudes observadas no osciloscópio apresentassem espaçamento aproximadamente uniforme entre os quatro símbolos.

A Figura 23 apresenta o sinal 4-ASK obtido após o processo de calibração.

Figura 23 – Sinal 4-ASK após calibração dos níveis de amplitude



Canal 1 (Amarelo) - Saída do filtro passa-faixa.
Fonte: Autoria própria.

2.7.3 Análise Espectral

A validação final da modulação 4-ASK foi realizada por meio da análise espectral do sinal utilizando a ferramenta FFT disponível no osciloscópio.

Nas etapas anteriores, utilizando modulação BASK, a taxa de símbolos era igual a 1600 Baud. Nesse caso, o espectro apresentava seu lóbulo principal centrado na frequência da portadora, com os primeiros nulos ocorrendo aproximadamente em:

$$f = f_c \pm 1600 \text{ Hz}$$

onde $f_c = 100\,\text{kHz}$ representa a frequência da portadora.

Com a adoção da modulação 4-ASK, cada símbolo passou a transportar dois bits, reduzindo a taxa de símbolos para 800 Baud. Como resultado, observou-se uma redução proporcional da largura do espectro transmitido.


Experimentalmente, verificou-se que os primeiros nulos do espectro passaram a ocorrer em:

$$f = f_c \pm 800 \text{ Hz}$$

evidenciando um estreitamento do lóbulo principal em comparação ao sistema BASK.


Esse resultado demonstra uma das principais vantagens das modulações multinível: para uma mesma taxa de transmissão de dados, é possível reduzir a largura de banda ocupada pelo sinal, aumentando a eficiência espectral do sistema.

Figura 24 – Espectro do sinal 4-ASK obtido pela FFT do osciloscópio.



Fonte: Autoria própria.

Figura 25 – Espectro do sinal BASK obtido pela FFT do osciloscópio.



Fonte: Autoria própria.

3 Conclusão

O desenvolvimento deste projeto permitiu a consolidação prática dos conceitos teóricos de telecomunicações e processamento digital de sinais através da implementação de um sistema de Rádio Definido por Software (SDR) em FPGA. A divisão do trabalho em etapas sucessivas possibilitou o domínio completo da cadeia de transmissão e recepção, desde a síntese do sinal base até a sua reconstrução analógica final no receptor.

Inicialmente, a técnica de DDS mostrou-se altamente eficaz na geração digital do sinal modulante, que, em conjunto com o conversor A/D MCP3002 e a máquina de estados SPI implementada, garantiu uma aquisição de dados precisa e sincronizada a 200 Hz. A etapa de modulação BASK validou o controle da portadora via PWM, enquanto o dimensionamento minucioso do filtro passa-faixa (FPF) analógico de segunda ordem foi fundamental para converter o sinal digital chaveado em uma portadora senoidal limpa e adequada para transmissão. Na recepção, o detector de envelope, aliado ao estágio de condicionamento com amplificador operacional, demonstrou extrema robustez na extração da informação binária, permitindo que a conversão digital-analógica final reconstruísse o sinal original com fidelidade, apresentando apenas um retardo de propagação inerente ao processamento digital e aos componentes eletroeletrônicos.

Por fim, a evolução do sistema para a modulação 4-ASK evidenciou, na prática, o ganho de eficiência espectral oferecido por modulações de ordem superior. A análise espectral (FFT) via osciloscópio comprovou que, ao transmitir dois bits por símbolo (reduzindo o *Baud Rate* de 1600 para 800 Baud), a largura do lóbulo principal do espectro do sinal modulado foi reduzida à metade em comparação ao BASK, atestando a otimização do uso do canal. Conclui-se, portanto, que o projeto atingiu integralmente seus objetivos, demonstrando a viabilidade, a flexibilidade e a eficiência das arquiteturas de rádio definido por software implementadas em dispositivos de lógica programável.

Referências

1 MITOLA, J. The software radio architecture. *IEEE Communications Magazine*, IEEE, v. 30, n. 5, p. 26–38, 1992. 4

2 HAYKIN, S. *Communication Systems*. 4th. ed. New York: John Wiley & Sons, 2001. 4

3 JUNQUEIRA, M. A. F. C. *Rádio Definido por Software*. 2026. Material de aula (Slides), Universidade Federal de Itajubá (UNIFEI), Instituto de Engenharia de Sistemas e Tecnologia da Informação (IESTI), Disciplina PBLE04. 4

4 Analog Devices. *A Technical Tutorial on Digital Signal Synthesis*. [S.l.]: Analog Devices Inc., 1999. 4

5 LATHI, B. P.; DING, Z. *Modern Digital and Analog Communication Systems*. 4th. ed. [S.l.]: Oxford University Press, 2009. 4

6 TERASIC TECHNOLOGIES. *DE10-Lite Board: User Manual*. Taiwan. Disponível em: <https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=218&No=1021&PartNo=4#contents>. Acesso em: 1 jul. 2026. 4

7 MICROCHIP TECHNOLOGY INC. *MCP3002: 10-Bit Analog-to-Digital Converter with SPI Serial Interface*. Chandler, AZ, USA. Disponível em: <https://www.microchip.com/en-us/product/mcp3002>. Acesso em: 1 jul. 2026. 9

8 MICROCHIP TECHNOLOGY INC. *MCP6002: 1 MHz, Low-Power Operational Amplifier*. Chandler, AZ, USA. Disponível em: <https://www.microchip.com/en-us/product/mcp6002>. Acesso em: 1 jul. 2026. 21