

实验十七: FIFO 实验——基于 FIFO 的 ARM 与 FPGA 数 据存取

一、实验目的与意义

- 1、掌握双口 RAM IP 核的调用及例化方法。
- 2、掌握 RAM 读写时序。
- 3、掌握 QuartusII 的使用方法。

二、实验设备及平台

- 1、iCore4 双核心板。
- 2、Blaster(或相同功能)仿真器。
- 3、JLINK(或相同功能)仿真器。
- 4、Micro USB 线缆。
- 5、Keil MDK 开发平台。
- 6、Quartus 开发平台。
- 7、电脑一台。

三、实验原理


FIFO (First Input First Output) 是一种先进先出的存储器。与之前的 RAM 相比较而言, FIFO 存储器没有地址线,操作起来更加的简单,但其缺点就在于,只能顺序读写数据,不 能随意指定读写数据的地址单元。根据读写时钟的相同与否,FIFO 可分为异步 FIFO 和同 步 FIFO 两种,本实验讲的是异步 FIFO。


FIFO 的读写时钟在每个时钟上升沿到来时对数据进行操作;读写请求信号为高电平有 效,低电平失能。

FIFO 读写操作的工作原理:在 FIFO 内部有读写指针,其中,读指针指向下一个将要读 取数据的地址,复位时指针指向0地址;写指针指向下一个将要写入数据的地址,复位指针 指向0地址。




FIFO 的空/满检测是 FIFO 应用中的一个重要参数,不过在应用过程中,这两项参数不是必须使用的,可以通过控制读写时钟及读写请求信号来避免溢出,即通过人为的控制数据长度避免读写溢出(本实验即使如此)。





17-1 (a) 读操作时序



17-1 (b) 写操作时序

本实验通过串口发送命令控制 FIFO 的读写操作。首先,Commix 向 ARM 发送命令,ARM 通过 FSMC 总线向 FIFO 中写入数据,当 ARM 读到满标志时,停止写入,自动从 FIFO 中读取已写入的数据,通过串口显示出来,对比写入与读取数据的顺序与大小。实验原理如下图所示。




图 17-2



四、FIFO IP 核调用

1、然后点击 Tool ->Megawizard Plug-In Manager,如图 17-3 所示。




图 17-3

2、在下面界面中保持默认,直接 Next 即可,如图 17-4 所示。






图 17-4

3、在该界面中选择 FIFO IP 核、芯片类型、硬件描述语言类型及 IP 核相关文件存储位置,如图 17-5 所示。




图 17-5



4、在该对话框中设置 FIFO 的位宽、存储深度,并选择同步还是异步 FIFO (一般选择 异步),如图 17-6 所示。




图 17-6

5、该对话框保持默认直接 Next 即可,如图 17-7 所示。




图 17-7



6、在此对话框选择空满标志信号及信号的输出方式(一般满标志选择写方向),如图 17-8 所示。




图 17-8

7、选择读请求的模式,如图 17-9 所示。






图 17-9

8、该对话框选择是否禁用"上溢"和"下溢"检测,一般选择禁用,如图 17-10 所示。




图 17-10



9、保持默认值,直接 Next 即可,如图 17-11 所示。




图 17-11

10、该对话框选择要生成的 FIFO 相关文件,一般保持默认即可,如图 17-12 所示




图 17-12

11、IP核设置完成后出现下面对话框,点击Yes,否则将无法正常调用FIFO,如图17-



13 所示。




图 17-13

五、 代码讲解

IP 核调用只是生成相关的模块文件,在应用中要实现存储、读写功能,还需要对 IP 核进行实例化操作,FIFO IP 核例化代码如下:

```
//-----//
//FIFO:先进先出, 主要用于缓存数据。
my_fifo u2(
    .data(data_in),
    .wrreq(1'd1),
    .wrclk(wr2),
    .rdreq(1'd1),
    .rdclk(!rd),
    .wrfull(fifo_full_flag),
    .q(data_out)
);
```



六、实验步骤




图 17-14

- 1、将硬件正确连接,如图 17-14 所示。
- 2、打开 Commix, 找到对应的 COM 端口打开。
- 3、打开 Quartus II 开发环境,并打开实验工程。
- 4、将 FPGA 程序下载至 iCore4 上。
- 5、打开 Keil MDK 开发环境,并打开实验工程。
- 6、将 ARM 程序下载至 iCore4 上。
- 7、输入串口命令,观察实验现象。

七、实验现象

在 Commix 界面对比 FIFO 写入数据与读取数据的大小和顺序,发现数据的大小和顺序保持一致。

写命令: write_fifo\cl\lf





图 17-15