blake2s_module

top_blake2s

clk

clr data_ready

output_pulse_digest_ready

block_wrd_0_and_msg_size_uphlf[31:0] block_wrd_1_and_msg_size_lohlf[31:0] block_wrd_2_and_dgst_key_sizes[31:0] block_wrd_3[31:0] block_wrd_4[31:0] block_wrd_5[31:0] block_wrd_6[31:0] block_wrd_7[31:0] block_wrd_8[31:0]
block_wrd_9[31:0]

block_wrd_a[31:0] block_wrd_b[31:0] block_wrd_c[31:0] block_wrd_d[31:0] block_wrd_e[31:0] block_wrd_f[31:0]

digest_wrd_0[31:0]

digest_wrd_1[31:0]

digest_wrd_2[31:0]

digest_wrd_3[31:0]

digest_wrd_4[31:0]

digest_wrd_5[31:0]

digest_wrd_6[31:0] digest_wrd_7[31:0]

CONFIGURA_V_OUTPUT[12]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] CONFIGURA_V_OUTPUT[13]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

INICIALIZA_H_OUTPUT[0]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

MEZCLA_V_EN_H_OUTPUT[0]_i RTL_XOR

I0[31:0]

I1[31:0] MEZCLA_V_EN_H_OUTPUT[0]0_i O[31:0] RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[1]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[1]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[2]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[2]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[3]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[3]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

MEZCLA_V_EN_H_OUTPUT[4]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

MEZCLA_V_EN_H_OUTPUT[4]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

MEZCLA_V_EN_H_OUTPUT[5]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[5]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[6]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[6]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[7]_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0] MEZCLA_V_EN_H_OUTPUT[7]0_i RTL_XOR

I0[31:0]

I1[31:0] O[31:0]

combinational_compression_round

ronda_compresion

clk mix_status m0[31:0] m1[31:0]

m10[31:0] m11[31:0] m12[31:0] m13[31:0] m14[31:0] m15[31:0]

m2[31:0] m3[31:0] m4[31:0] m5[31:0] m6[31:0] m7[31:0] m8[31:0] m9[31:0]
v0_entrante[31:0]

v0_saliente[31:0]

v10_entrante[31:0]

v10_saliente[31:0]

v11_entrante[31:0]

v11_saliente[31:0]

v12_entrante[31:0]

v12_saliente[31:0]

v13_entrante[31:0]

v13_saliente[31:0]

v14_entrante[31:0]

v14_saliente[31:0]

v15_entrante[31:0]

v15_saliente[31:0]

v1_entrante[31:0]

v1_saliente[31:0]

v2_entrante[31:0]

v2_saliente[31:0]

v3_entrante[31:0]

v3_saliente[31:0]

v4_entrante[31:0]

v4_saliente[31:0]

v5_entrante[31:0]

v5_saliente[31:0]

v6_entrante[31:0]

v6_saliente[31:0]

v7_entrante[31:0]

v7_saliente[31:0]

v8_entrante[31:0]

v8_saliente[31:0]

v9_entrante[31:0]

v9_saliente[31:0]

d_next[0]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[0]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[0]_i__1 RTL_ROM

A[3:0] O

d_next[1]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[1]_i__0 RTL_MUX
S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0] d_next[1]_i__1 RTL_ROM

A[3:0] O

d_next[2]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[2]_i__0 RTL_MUX
S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0] d_next[2]_i__1 RTL_ROM

A[3:0] O

d_next[3]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[3]_i__0 RTL_MUX
S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0] d_next[3]_i__1 RTL_ROM

A[3:0] O

d_next[4]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[4]_i__0 RTL_MUX
S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0] d_next[4]_i__1 RTL_ROM

A[3:0] O

d_next[5]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[5]_i__0 RTL_MUX
S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0] d_next[5]_i__1 RTL_ROM

A[3:0] O

d_next[6]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[6]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[6]_i__1 RTL_ROM

A[3:0] O

d_next[7]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[7]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[7]_i__1 RTL_ROM

A[3:0] O

d_next[8]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[8]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[8]_i__1 RTL_ROM

A[3:0] O

d_next[9]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[9]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[9]_i__1 RTL_ROM

A[3:0] O

d_next[10]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[10]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[10]_i__1 RTL_ROM

A[3:0] O

d_next[11]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[11]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[11]_i__1 RTL_ROM

A[3:0] O

d_next[12]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[12]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[12]_i__1 RTL_ROM

A[3:0] O

d_next[13]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0] d_next[13]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[13]_i__1 RTL_ROM

A[3:0] O

d_next[14]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[14]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[14]_i__1 RTL_ROM

A[3:0] O

d_next[15]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

d_next[15]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b1000 I2[31:0] O[31:0] S[3:0]

d_next[15]_i__1 RTL_ROM

A[3:0] O

d_reg_reg[0][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[1][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[2][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[3][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[4][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[5][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[6][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[7][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[8][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[9][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[10][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[11][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[12][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[13][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[14][31:0] RTL_REG_ASYNC C

CECLR D Q

d_reg_reg[15][31:0] RTL_REG_ASYNC C

CECLR D Q

digestsize_next_i RTL_MUX S

S=1'b1 I0[7:0] S=default I1[7:0] O[7:0]

digestsize_next_i__0 RTL_ROM

A[3:0] O

digestsize_reg_reg[7:0] RTL_REG_ASYNC C

CECLR D Q

h_next[0]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

h_next[0]_i__0 RTL_MUX

S=4'b0001 I0[31:0] S=4'b0111 I1[31:0] O[31:0] S[3:0]

h_next[0]_i__1 RTL_ROM

A[3:0] O

h_next[1]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

h_next[1]_i__0 RTL_MUX

S=4'b0001 I0[31:0] S=4'b0111 I1[31:0] O[31:0] S[3:0]

h_next[1]_i__1 RTL_ROM

A[3:0] O

h_next[2]_i RTL_MUX S

S=1'b1 I0[29:0] S=default I1[29:0] O[29:0]

h_next[2]_i__0 RTL_MUX

S=4'b0001 I0[29:0] S=4'b0111 I1[31:0] O[31:0] S[3:0] h_next[2]_i__1 RTL_ROM

A[3:0] O

h_next[3]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

h_next[3]_i__0 RTL_MUX

S=4'b0001 I0[31:0] S=4'b0111 I1[31:0] O[31:0] S[3:0] h_next[3]_i__1 RTL_ROM

A[3:0] O

h_next[4]_i RTL_MUX S

S=1'b1 I0[30:0] S=default I1[30:0] O[30:0]

h_next[4]_i__0 RTL_MUX

S=4'b0001 I0[30:0] S=4'b0111 I1[31:0] O[31:0] S[3:0] h_next[4]_i__1 RTL_ROM

A[3:0] O

h_next[5]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

h_next[5]_i__0 RTL_MUX

S=4'b0001 I0[31:0] S=4'b0111 I1[31:0] O[31:0] S[3:0]

h_next[5]_i__1 RTL_ROM

A[3:0] O

h_next[6]_i RTL_MUX S

S=1'b1 I0[28:0] S=default I1[28:0] O[28:0]

h_next[6]_i__0 RTL_MUX

S=4'b0001 I0[28:0] S=4'b0111 I1[31:0] O[31:0] S[3:0] h_next[6]_i__1 RTL_ROM

A[3:0] O

h_next[7]_i RTL_MUX S

S=1'b1 I0[30:0] S=default I1[30:0] O[30:0]

h_next[7]_i__0 RTL_MUX

S=4'b0001 I0[30:0] S=4'b0111 I1[31:0] O[31:0] S[3:0] h_next[7]_i__1 RTL_ROM

A[3:0] O

h_reg_reg[0][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[1][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[2][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[3][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[4][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[5][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[6][31:0] RTL_REG_ASYNC C

CECLR D Q

h_reg_reg[7][31:0] RTL_REG_ASYNC C

CECLR D Q

keysize_next_i RTL_MUX S

S=1'b1 I0[7:0] S=default I1[7:0] O[7:0]

keysize_next_i__0 RTL_ROM

A[3:0] O

keysize_reg_reg[7:0] RTL_REG_ASYNC C

CECLR D Q

messagesize_next_i RTL_MUX S

S=1'b1 I0[63:0] S=default I1[63:0] O[63:0]

messagesize_next_i__0 RTL_ROM

A[3:0] O messagesize_reg_reg[63:0] RTL_REG_ASYNC C

CECLR D Q

mix_status_i RTL_ROM

A[3:0] O

mixcounter_next_i

RTL_MUX

S=4'b0000 I0[1:0] S=4'b0001 I1[1:0] S=4'b0010 I2[1:0] S=4'b0011 I3[1:0] S=4'b0100 I4[1:0] S=4'b0101 I5[1:0] S=4'b0110 I6[1:0] S=4'b0111 I7[1:0] S=4'b1000 I8[1:0] O[1:0] S[3:0] mixcounter_reg_reg[1:0] RTL_REG_ASYNC C

CLR D Q

output_pulse_digest_ready_i RTL_ROM

A[3:0] O +

plusOp_i RTL_ADD

I1

I0[1:0] O[1:0] +

plusOp_i__0 RTL_ADD

I1

I0[3:0] O[3:0] roundcounter_next_i RTL_MUX

S=2'b00 I0[3:0] S=default I1[3:0] O[3:0] S[1:0]

roundcounter_next_i__0

RTL_MUX

S=4'b0000 I0[3:0] S=4'b0001 I1[3:0] S=4'b0010 I2[3:0] S=4'b0011 I3[3:0] S=4'b0100 I4[3:0] S=4'b0101 I5[3:0] S=4'b0110 I6[3:0] S=4'b0111 I7[3:0] S=4'b1000 I8[3:0] O[3:0] S[3:0]

roundcounter_reg_reg[3:0] RTL_REG_ASYNC C

CLR D Q

rounds_done_i RTL_ROM

A[3:0] O

sched_reg_reg[0][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[1][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[2][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[3][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[4][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[5][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[6][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[7][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[8][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[9][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[10][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[11][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[12][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[13][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[14][31:0] RTL_REG_ASYNC C

CLR D Q

sched_reg_reg[15][31:0] RTL_REG_ASYNC C

CLR D Q

sigma_mux

sigma

block_word_00[31:0] block_word_01[31:0] block_word_02[31:0] block_word_03[31:0] block_word_04[31:0] block_word_05[31:0] block_word_06[31:0] block_word_07[31:0] block_word_08[31:0] block_word_09[31:0] block_word_10[31:0] block_word_11[31:0] block_word_12[31:0] block_word_13[31:0] block_word_14[31:0] block_word_15[31:0] sel[3:0]

sigma00[31:0] sigma01[31:0] sigma02[31:0] sigma03[31:0] sigma04[31:0] sigma05[31:0] sigma06[31:0] sigma07[31:0] sigma08[31:0] sigma09[31:0] sigma10[31:0] sigma11[31:0] sigma12[31:0] sigma13[31:0] sigma14[31:0] sigma15[31:0]

state_next_i RTL_MUX S

S=1'b1 I0[1:0] S=default I1[1:0] O[1:0]

state_next_i__0 RTL_MUX

S=2'b11 I0[2:0] S=default I1[2:0] O[2:0] S[1:0]

state_next_i__1 RTL_MUX S

S=1'b1 I0[2:0] S=default I1[2:0] O[2:0] state_next_i__2 RTL_MUX

S=2'b11 I0[2:0] S=default I1[2:0] O[2:0] S[1:0] state_next_i__3 RTL_MUX S

S=1'b1 I0[3:0] S=default I1[3:0] O[3:0]

state_next_i__4 RTL_MUX S

S=1'b1 I0[3:0] S=default I1[3:0] O[3:0]

state_next_i__5

RTL_MUX

S=4'b0000 I0

S=4'b0010 I1[3:0] S=4'b0001 I2[1:0] S=4'b0011 I3[3:0] S=4'b0100 I4[3:0] S=4'b0101 I5[2:0] S=4'b0110 I6[2:0] S=4'b0111 I7[3:0] S=4'b1000 I8[3:0] O[3:0] S[3:0]

state_reg_reg[3:0] RTL_REG_ASYNC C

CLR D Q

t_handler

custom_logic

final_block_ahead
final_block_already_hashed

last_block_test_addition[63:0] message_size[63:0]

total_bytes_processed[63:0]
total_bytes_processed_plus_64[63:0]

t_next_i RTL_MUX S

S=1'b1 I0[63:0] S=default I1[63:0] O[63:0]

t_next_i__0 RTL_MUX

S=4'b0000 I0[63:0] S=4'b0001 I1[63:0] S=4'b0010 I2[63:0] S=4'b1000 I3[63:0] O[63:0] S[3:0]

t_next_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6

S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

t_reg_reg[63:0] RTL_REG_ASYNC C

CECLR D Q

v_next[0]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[0]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0] v_next[0]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1

S=4'b0010 I2
S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5

S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[1]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[1]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[1]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[2]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[2]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0] v_next[2]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[3]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[3]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[3]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[4]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[4]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[4]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[5]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[5]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[5]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[6]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[6]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[6]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[7]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[7]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[7]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3

S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[8]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[8]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[8]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3
S=4'b0100 I4

S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[9]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[9]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[9]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2
S=4'b0011 I3
S=4'b0100 I4

S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[10]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[10]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[10]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6

S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[11]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[11]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[11]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[12]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[12]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[12]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[13]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[13]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[13]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[14]_i RTL_MUX S

S=1'b1 I0[31:0] S=default I1[31:0] O[31:0]

v_next[14]_i__0 RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[14]_i__1 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[14]_i__2

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1

S=4'b0010 I2
S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5

S=4'b0110 I6
S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_next[15]_i RTL_MUX

S=4'b0000 I0[31:0] S=4'b0001 I1[31:0] S=4'b0010 I2[31:0] S=4'b0011 I3[31:0] S=4'b0101 I4[31:0] S=4'b0110 I5[31:0] O[31:0] S[3:0]

v_next[15]_i__0 RTL_MUX

S=2'b00 I0

S=default I1 O

S[1:0]

v_next[15]_i__1

RTL_MUX

S=4'b0000 I0
S=4'b0001 I1
S=4'b0010 I2

S=4'b0011 I3
S=4'b0100 I4
S=4'b0101 I5
S=4'b0110 I6

S=4'b0111 I7

S=4'b1000 I8 O

S[3:0]

v_reg_reg[0][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[1][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[2][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[3][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[4][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[5][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[6][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[7][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[8][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[9][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[10][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[11][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[12][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[13][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[14][31:0] RTL_REG_ASYNC C

CECLR D Q

v_reg_reg[15][31:0] RTL_REG_ASYNC C

CECLR D Q

... ...

...

. . .

7:0

. . .

...