

Ejercicio 4 · Combinacional con puertas lógicas

Ejercicio de 2,5 puntos (a 0,5 · b 1,0 · c 1,0)

ENUNCIADO

Control de un elevador con 4 entradas: transductores A_1 , A_2 y pulsadores P_1 , P_2 . La salida F cumple: $F=0$ si $P_1=P_2=0$; $F=1$ si $P_1=P_2=1$; $F=A_2$ si $P_1=0$, $P_2=1$; y $F=\overline{A_1} \cdot \overline{A_2}$ si $P_1=1$, $P_2=0$. Se pide:

- a. Construir la tabla de verdad. (0,5 p.)
- b. Mapa de Karnaugh y función simplificada en suma de productos (minterms). (1,0 p.)
- c. Diseñar el circuito con el menor número de puertas NAND de dos entradas (simbología ANSI-IEEE). (1,0 p.)

¿QUÉ VAMOS A APLICAR?

Traducimos las cuatro condiciones (según los pulsadores) a la salida para cada combinación de entradas, agrupamos en el mapa de Karnaugh de 4 variables y expresamos el resultado con puertas NAND (recordando que $OR(a,b) = NAND(a',b')$).

a) Tabla de verdad

Orden de bits Dec = $8 \cdot A_1 + 4 \cdot A_2 + 2 \cdot P_1 + P_2$. Para cada valor de (P_1, P_2) se aplica la condición correspondiente:

Dec	A_1	A_2	P_1	P_2	F
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	1

Minterms con $F=1$: $\Sigma(2,3,5,6,7,10,11,13,15)$.

b) Mapa de Karnaugh y simplificación

$A_1 A_2 \setminus P_1 P_2$	00	01	11	10
00	0	0	1	1
01	0	1	1	1
11	0	1	1	0
10	0	0	1	1

Agrupamos tres cuartetos:

- $P_1 \cdot A_1'$ (grupo 2,3,6,7): $A_1=0$ y $P_1=1$.
- $P_1 \cdot A_2'$ (grupo 2,3,10,11): $A_2=0$ y $P_1=1$.
- $A_2 \cdot P_2$ (grupo 5,7,13,15): $A_2=1$ y $P_2=1$.

$$F = \overline{A_1} P_1 + \overline{A_2} P_1 + A_2 P_2 = P_1 (\overline{A_1} + \overline{A_2}) + A_2 P_2 = P_1 \overline{A_1 A_2} + A_2 P_2$$


$$F = P_1 \cdot (A_1 \cdot A_2)' + A_2 \cdot P_2$$

c) Circuito con puertas NAND de 2 entradas

Como $F = P_1 \overline{A_1 A_2} + A_2 P_2$ es una suma de dos productos, y $OR(a,b)=NAND(a',b')$, bastan **4 puertas NAND de 2 entradas**:

$$G_1 = \overline{A_1 A_2}, \quad G_2 = \overline{P_1 G_1}, \quad G_3 = \overline{A_2 P_2}, \quad F = \overline{G_2 G_3}$$

En efecto, $F = \overline{G_2 G_3} = \overline{\overline{P_1 G_1} \cdot \overline{A_2 P_2}} = P_1 G_1 + A_2 P_2 = P_1 \overline{A_1 A_2} + A_2 P_2. \checkmark$



$$G1=NAND(A_1,A_2) \cdot G2=NAND(P_1,G1) \cdot G3=NAND(A_2,P_2) \cdot F=NAND(G2,G3)$$

Implementación con 4 puertas NAND de 2 entradas.