


Stage 2A

Conception et évaluation d'un cache associatif tolérant aux radiations avec mécanisme ECC dans un flow ASIC

2025-2026

Laboratoire Gmicro (UFSM - Brésil)



Étudiant :
Epiphane LAMY

Encadrant :
João Baptista dos S. Martins

Table des matières

A	Présentation du lieu de stage	1
A.1	Le laboratoire d'accueil	1
A.2	Autonomie et intégration au sein de l'équipe	1
A.3	Environnement et conditions de travail	1
B	Introduction	2
B.1	Contexte du projet et enjeux du secteur spatial	2
B.2	Problématique : Vulnérabilité des mémoires cache en milieu radiatif	2
B.3	Objectifs du stage et livrables attendus	2
C	État de l'Art et Contexte Théorique	3
C.1	Effets des radiations sur les semi-conducteurs	3
C.1.1	Effets cumulatifs (Cumulative Effects)	3
C.1.2	Effets singuliers non destructifs (SET et SEU)	3
C.1.3	Effets singuliers destructifs (SEL)	3
C.2	Techniques de durcissement et de mitigation	4
C.2.1	Le durcissement par le dessin (RHBD)	4
C.2.2	Mitigation au niveau architectural : Codes correcteurs d'erreurs (ECC)	5
D	Spécification et Conception de l'Architecture en SystemVerilog	6
D.1	Architecture du cache set-associatif	6
D.1.1	Choix architecturaux et paramétrage	6
D.1.2	Machine à états finie (FSM) et logique de contrôle	7
D.1.3	Problème rencontré : pipeline SRAM et synthétisabilité	8
D.2	Intégration du mécanisme de correction d'erreurs (ECC)	8
D.2.1	Traduction matérielle de l'ECC	8
D.3	Stratégie de validation fonctionnelle et bancs de test	9
D.4	Environnement de développement et mise en œuvre du flux ASIC	9
D.4.1	Support multi-PDK	9
D.4.2	Difficultés de placement-routage propres à la bibliothèque RHBD	10
E	Évaluation du Sous-Système Mémoire : Robustesse et Compromis PPA-F	10
E.1	Stratégie de validation	10
E.2	Robustesse aux fautes : performances de l'ECC	10
E.3	Surface (Area)	11
E.4	Performances temporelles (Timing)	12
E.5	Consommation énergétique	12
E.6	Compromis densité de placement / fréquence / surface	13
E.7	Synthèse du compromis PPA-F	13
F	Conclusion	14
F.1	Conclusion technique	14
F.1.1	Limites de la solution actuelle et perspectives d'évolution	14
F.2	Conclusion personnelle	15
G	Bibliographie	16
H	Annexes	17
H.1	Structures de données du cache (package SystemVerilog)	17
H.2	Exemple d'encodage/décodage ECC sur un mot de 8 bits	17
H.3	Calcul de la chute de tension dans le circuit RHBD (<i>IR Drop</i>)	18
H.4	Méthodologie détaillée des campagnes d'injection de fautes	18

H.5 Méthodologie de validation croisée logiciel/matériel	18
--	----

A Présentation du lieu de stage

A.1 Le laboratoire d'accueil

Le stage s'est déroulé au sein du GMicro (Grupo de Microeletrônica), plus précisément dans le laboratoire de l'Université Fédérale de Santa Maria (UFSM, Brésil). On y retrouve également la Santa Maria Design House (SMDH) qui est la structure dédiée à la conception de circuits intégrés pour l'aérospatial, la défense et les communications. Le laboratoire s'inscrit dans le programme fédéral brésilien CI-Brasil, visant à développer une industrie nationale des semi-conducteurs. Il est dirigé par le professeur João Baptista dos Santos Martins qui a également assuré l'encadrement de ce stage.

A.2 Autonomie et intégration au sein de l'équipe

Le sujet de stage s'est inscrit dans un axe de recherche sur lequel aucun autre membre du laboratoire ne travaillait activement durant cette période (tolérance aux fautes et circuits durcis aux radiations). Le stage s'est ainsi déroulé en grande autonomie : la définition des objectifs techniques, du cahier des charges et du planning de travail a été laissée à mon initiative sous validation ponctuelle du maître de stage.

Un collègue du laboratoire, Elias De Almeida Ramos, a néanmoins consacré du temps au début du stage pour présenter ses travaux antérieurs. Il est notamment le co-auteur des publications IEEE portant sur le code ECC à base d'algèbre linéaire ainsi que sur la bibliothèque RHBD développée au laboratoire. Ces deux documents ont constitué les références principales de l'état de l'art de ce rapport (§ C)[1][2][3]. Ses travaux actuels portent désormais sur d'autres sujets (résolution de problèmes SAT, clusterisation) sans lien direct avec ce stage.

A.3 Environnement et conditions de travail

Un poste de travail individuel a été mis à disposition, ainsi qu'un accès à un serveur hébergeant les outils et licences du laboratoire (Cadence Genus, Innovus). Ce dernier est accessible en SSH et configurable en remote host depuis un environnement de développement local (VS Code). Un accès VPN a aussi permis de travailler à distance. Les fichiers de configuration de la bibliothèque RHBD ont quant à eux été fournis par un autre membre du laboratoire, leur intégration dans le flux de conception ayant ensuite été réalisée de façon autonome (§ D.4).

Les horaires de travail n'étaient soumis à aucune contrainte formelle, chaque membre de l'équipe gère son propre emploi du temps. J'ai alors choisi un rythme régulier d'environ 7 heures par jour en semaine complété ponctuellement le week-end.



FIGURE 1 – Poste de travail au sein du laboratoire GMicro

B Introduction

B.1 Contexte du projet et enjeux du secteur spatial

Les satellites et les engins spatiaux embarquent un grand nombre de dispositifs microélectroniques. Ils sont conçus pour fonctionner avec une très haute fiabilité dans des environnements particulièrement hostiles où ils sont soumis à de fortes radiations. La plupart de ces dispositifs sont constitués de circuits intégrés (CI) comme les FPGA (Field Programmable Gate Arrays), les ASIC (Application-Specific Integrated Circuits) ou des microprocesseurs dédiés.

Un autre enjeu lié au domaine du spatial est la réduction des charges utiles qui conduit à diminuer la taille et le poids des équipements. Aujourd'hui, la majorité des systèmes analogiques et numériques peuvent être intégrés dans une seule puce ou un seul boîtier (System-on-Chip : SoC). Bien que les procédés de conception ne soient pas encore totalement standardisés, cette approche devrait s'imposer à court et moyen terme dans le domaine de la microélectronique spatiale.

B.2 Problématique : Vulnérabilité des mémoires cache en milieu radiatif

Dans le milieu spatial, les émissions de particules sont plus nombreuses, ce qui perturbe le fonctionnement des circuits. Ces interactions entre les radiations et le silicium peuvent notamment causer à plus ou moins long terme des modifications des données stockées dans une mémoire (bits flips).

Comme nous le verrons par la suite, ces phénomènes sont amplifiés par la diminution des nœuds technologiques. C'est pourquoi les technologies avancées nécessitent des techniques de protection plus sophistiquées telles qu'un ECC (Error Correcting Code) ou des techniques RHBD (Radiation Hardening by Design).

En raison des contraintes technologiques, des faibles volumes de production et de la demande limitée en circuits intégrés destinés au spatial, les techniques RHBD utilisant un procédé CMOS conventionnel sont devenues particulièrement attractives ces dernières années. Cette approche permet de limiter les effets des radiations sans modifier le procédé de fabrication.

C'est dans cette optique qu'une bibliothèque RH (Radiation hardened) en technologie silicium de 180 nm a été développée dans le laboratoire Gmicro. Elle repose notamment sur l'utilisation de Guard Rings (anneaux de garde) et sur l'application de la technique des transistors à géométrie fermée (ELT : Enclosed Layout Transistor). Cette bibliothèque comprend des portes logiques numériques simples ainsi que des cellules plus complexes. Les cellules numériques durcies contre les radiations qui ont été développées ont démontré une tolérance aux particules énergétiques d'origine solaire pouvant atteindre des énergies de 100 MeV.

B.3 Objectifs du stage et livrables attendus

Le stage se déroule en deux temps, tout d'abord, l'objectif sera d'étudier les types de radiations qu'un circuit intégré peut subir, en particulier dans l'espace. Ensuite, l'objectif sera d'étudier et de mettre en œuvre des techniques de protection contre les erreurs induites par les radiations dans un sous-système mémoire.

Le travail porte sur la conception en SystemVerilog d'une architecture de cache associatif intégrant un mécanisme de correction d'erreurs (ECC), ainsi que sur son évaluation dans un flow ASIC complet. Une attention particulière sera portée à la comparaison entre une implémentation utilisant une bibliothèque standard et une implémentation utilisant une bibliothèque RHBD. Le but sera alors d'évaluer les compromis entre performances, surface occupée, consommation et robustesse aux fautes.

C État de l'Art et Contexte Théorique

C.1 Effets des radiations sur les semi-conducteurs

C.1.1 Effets cumulatifs (Cumulative Effects)

Les TID (*Total Ionizing Dose*) sont provoqués par des radiations ionisantes (rayons X, gamma, électrons, protons). En traversant un transistor, ils créent des paires électron-trou dans les zones isolantes. Les trous restent piégés à l'interface entre l'oxyde de grille et le silicium[4], ce qui entraîne trois conséquences principales : une dérive de la tension de seuil, une augmentation des courants de fuite et une réduction de la transconductance (transistors plus lents)[4].




FIGURE 2 – Piégeage de charges positives dans l'oxyde de grille[4]

Les DD (*Displacement Damage*) sont provoqués par des particules lourdes non ionisantes (neutrons, protons, ions lourds). Ils déplacent les atomes du réseau cristallin du silicium et créent des défauts structuraux[4]. Ce mécanisme affecte peu les transistors MOS et ne sera donc pas approfondi dans ce rapport.

C.1.2 Effets singuliers non destructifs (SET et SEU)

Les SEE (*Single Event Effects*) résultent de l'impact d'une particule ionisante unique (ion lourd, proton, neutron...). Ils génèrent localement des paires électron-trou qui perturbent le fonctionnement du circuit[4]. Deux effets non destructifs sont particulièrement pertinents pour un sous-système mémoire :

- **Single-Event Transient (SET)** : pic de tension ou de courant transitoire purement analogique qui se propage à travers la logique combinatoire et rend sa détection difficile[4].
- **Single-Event Upset (SEU)** : basculement de l'état logique d'un point mémoire (*bit flip*). Lorsqu'une particule suffisamment énergétique corrompt plusieurs bits adjacents, on parle de *Multiple-Bit Upset* (MBU)[4].

C'est ce dernier phénomène, directement lié à la fiabilité d'une mémoire cache, qui motive la mise en place d'un mécanisme de correction d'erreurs (§ C.2.2). De plus, les nœuds modernes étant plus petits, la charge nécessaire pour modifier l'état d'un transistor est plus faible[4]. Aussi, la densité de cellules mémoires est accrue, ce qui favorise les MBU/MCU (*Multiple-Bit Upset/-Multiple Cell Upset*)[1].

C.1.3 Effets singuliers destructifs (SEL)

Les SEE peuvent également provoquer des défaillances permanentes. Le **Single-Event Latch-Up (SEL)** est le plus critique en technologie CMOS : le dépôt de charge amorce une structure de thyristor parasite entre l'alimentation (V_{DD}) et la masse (GND) qui s'auto-alimente et crée un court-circuit direct détruisant le composant par surchauffe si l'alimentation n'est pas coupée rapidement[4].

Deux autres effets destructifs existent dans la littérature (*Single-Event Burnout* et *Single-Event Gate Rupture*), mais concernent des composants de puissance fonctionnant sous forte tension bloquée. Ils ne sont donc pas représentatifs des transistors MOS numériques utilisés dans ce projet et ne seront pas développés ici. Le SEL reste en revanche une menace directe pour le cache conçu, ce qui justifie le recours aux techniques de durcissement présentées ci-après.

C.2 Techniques de durcissement et de mitigation

C.2.1 Le durcissement par le dessin (RHBD)

Le *Radiation-Hardened By Design* (RHBD) consiste à modifier la géométrie des composants dès la conception et sans changer le procédé de fabrication. Il permet de limiter les effets du SEL et du TID. Deux techniques de layout sont utilisées dans la bibliothèque du laboratoire.

Les anneaux de garde (Guard Rings).

Cette technique réduit la sensibilité des circuits CMOS au latch-up[6]. Elle consiste à placer une région fortement dopée (P+ ou N+) autour des transistors, cette région est reliée à une alimentation. Elle agit comme un collecteur en captant rapidement les porteurs injectés dans le silicium via un chemin de faible résistance vers les contacts d'alimentation. La chute de tension dans les caissons N et P est alors réduite[6]. Le thyristor parasite à l'origine du latch-up s'amorce ainsi plus difficilement car sa jonction est plus faiblement polarisée[6].




FIGURE 3 – Coupe d'un NMOS et d'un PMOS avec leur guard ring respectif (adaptée de [8])

Les transistors à grille fermée (ELT).

Les charges piégées par irradiation augmentent les courants de fuite et dégradent les performances du transistor[5]. Ce problème diminue avec la réduction de l'épaisseur de l'oxyde de grille, mais persiste au niveau de la tranchée d'isolation (STI : Shallow Trench Isolation) séparant les transistors[5]. La technique ELT (*Enclosed Layout Transistor*) y répond par une géométrie de grille en anneau, la source (ou le drain) étant placée à l'intérieur et l'électrode opposée à l'extérieur. Les extrémités du canal ne sont ainsi plus en contact avec la STI, ce qui supprime tout canal de fuite parasite pouvant apparaître entre drain et source après irradiation[5].




FIGURE 4 – Layout de différents ELT (a, b) et d'un transistor classique avec chemins de fuite induits par le TID (adaptée de [7])

C.2.2 Mitigation au niveau architectural : Codes correcteurs d'erreurs (ECC)

Un autre axe de protection contre les radiations se situe au niveau architectural : il consiste à ajouter de la logique de correction d'erreurs (ECC : *Error Correcting Code*) pour détecter et corriger les *bit flips* en mémoire[2]. L'exemple le plus répandu est le code de Hamming SECDED, qui détecte 2 bits d'erreur et en corrige 1.

Un ECC basé sur l'algèbre linéaire.

Le laboratoire de l'UFSM (Santa Maria Design House) a développé une approche alternative aux codes classiques (Hamming, BCH). Il repose sur l'algèbre linéaire appliquée au corps fini $GF(2)[1][2]$. Le mot de données d est vu comme un vecteur encodé par une transformation linéaire bijective A vers un mot de redondance r de même taille :

$$r = A(d) \quad (1)$$

Le mot stocké en mémoire est la concaténation des deux vecteurs, $C = (d, r)$, soit un taux de redondance de 100 % pour un mot codé de $2n$ bits.

L'intérêt de la transformation A est de diffuser l'information dans d : chaque bit de r dépend de plusieurs bits de d (propriété de mixing) et augmente ainsi la distance entre mots codés valides et améliore la détection d'erreurs[1][2]. Contrairement à un code de Hamming, les bits de redondance ne sont donc pas des bits de parité indépendants, mais une image complète du mot d'origine (cf. exemple chiffré en Annexe H.2).

Décodage par comparaison de syndromes.

À la lecture, le mot reçu (d', r') peut avoir subi des bit flips. Le décodeur recalcule $A(d')$ et $A^{-1}(r')$ et compare ces résultats aux valeurs lues pour former deux vecteurs d'erreur, appelés syndromes :

$$\text{syndrome_data} = d' \oplus d_{\text{reconstruite}} \quad \text{syndrome_red} = r' \oplus r_{\text{calcul}} \quad (2)$$

Grâce à la propriété de diffusion de A , un cluster d'erreurs localisées (MCU) impacte fortement l'un des deux syndromes tout en laissant l'autre à un poids minimal, ce qui permet une règle de décision simple basée sur le nombre de bits à 1 de chaque syndrome :

- si $\text{weight}(\text{syndrome_data}) < \text{weight}(\text{syndrome_red})$, le bloc de redondance est jugé plus fiable : la donnée reconstruite $d_{\text{reconstruite}}$ est retenue, corrigeant ainsi d' ;
- sinon (ou en cas d'égalité), la donnée brute d' est conservée et transmise en sortie.

Cette capacité à traiter des erreurs multiples (MCU) distingue cet ECC des codes traditionnels. Ceci est d'autant plus vrai que les nœuds technologiques diminuent, ce qui augmente la probabilité qu'une seule particule affecte plusieurs cellules voisines[1].


D Spécification et Conception de l'Architecture en SystemVerilog

D.1 Architecture du cache set-associatif


D.1.1 Choix architecturaux et paramétrage

Le cache conçu dans ce projet est un cache set-associatif 2-voies (*2-way set-associative*) dont l'architecture générale s'appuie sur les principes vus dans le cours *Architecture des processeurs II*. Il est composé de 8 index contenant chacun deux voies. Chaque ligne stocke un mot de 32 bits de données utiles, découpé en deux groupes de deux octets accessibles individuellement via un bit d'offset, le premier octet sert à stocker la data et le second la redondance associée.

	[36 : 33]	[32]	[31 : 24]	[23 : 16]	[15 : 8]	[7 : 0]
Sets	tag	Valid	Data 1	Redondance 1	Data 2	Redondance 2
0	0011	0	32	188	4	55
	1010	1	7	253	95	64
1	0000	1	45	121	65	76
	1110	1	127	252	34	43
...	...	...	...	...	...	...
7	0110	0	12	152	57	77
	1010	1	255	180	62	176



Donné complète stockée
(offset = 0)



Donné complète stockée
(offset = 1)

FIGURE 5 – Organisation de la mémoire cache

L'adresse CPU est encodée sur 8 bits et se décompose selon la structure suivante :

- **Tag** (4 bits) : identifiant de la ligne en mémoire principale,
- **Index** (3 bits) : sélection du set dans le cache,
- **Offset** (1 bit) : sélection de l'octet dans la ligne (mot de poids faible ou fort).

Ce partitionnement en structures améliore significativement la lisibilité et la maintenabilité du code. Il permet d'accéder directement aux champs de l'adresse ou d'une ligne de cache plutôt que de manipuler des vecteurs de bits bruts (détail des structures en Annexe H.1).

Enfin, le cache doit être capable de gérer les 4 cas auxquels il va faire face : demande de lecture d'une donnée (READ) ou d'une écriture (WRITE) du CPU, il peut alors trouver une data déjà présente dans le cache (hit) ou non (miss).

Le contrôleur opère uniquement sur des données utiles (deux octets par ligne) tandis que la SRAM stocke physiquement les deux octets de redondance ECC en plus des données. L'encodage est réalisé à l'écriture par un bloc ECC_encoder et le décodage (avec correction d'erreur) par deux blocs ECC_decoder (un par voie).




FIGURE 6 – Schéma bloc du système complet : contrôleur de cache, SRAM et blocs ECC

D.1.2 Machine à états finie (FSM) et logique de contrôle

Le "cerveau" du contrôleur de cache est une machine à états finie (FSM, *Finite State Machine*). C'est un circuit séquentiel qui pilote le comportement du système en fonction de son état courant et des signaux d'entrée en enchaînant les actions nécessaires étape par étape. La FSM conçue comporte cinq états :




FIGURE 7 – Diagramme d'états (FSM) du contrôleur de cache

- **IDLE** : état de repos. Le contrôleur évalue en permanence les signaux hit0 et hit1, calculés en comparant le tag de l'adresse CPU avec les tags des deux voies lues depuis la SRAM. En cas de *read hit*, la donnée est immédiatement fournie au CPU. Toute écriture ou tout *read miss* déclenche une transition vers un état actif.
- **FETCH** : déclenché lors d'un *read miss*. Le contrôleur émet une requête de lecture vers la mémoire principale et attend la donnée, transmise ensuite au CPU avant transition vers WRITE_CACHE.
- **READ_MEM** : déclenché lors d'une écriture (hit ou miss). Pour respecter la granularité octet du CPU face à une ligne de 16 bits, la ligne existante est d'abord lue en mémoire principale afin de ne modifier que l'octet ciblé, en préservant l'autre.

- **WRITE_MEM** : une fois la ligne reconstruite avec la nouvelle donnée CPU, le contrôleur l'écrit en mémoire principale et attend l'acquittement.
- **WRITE_CACHE** : écriture de la ligne mise à jour dans la SRAM cache. La politique de remplacement implémentée est une véritable politique LRU (*Least Recently Used*), codée sur un bit par index, indiquant la voie la moins récemment utilisée.

La FSM implémente une politique *write-through* avec *write-allocate* : toute écriture est systématiquement propagée en mémoire principale et la ligne correspondante est toujours chargée en cache. Cette symétrie simplifie la FSM car le chemin d'exécution est identique pour un *write hit* et un *write miss*.

D.1.3 Problème rencontré : pipeline SRAM et synthétisabilité

Un problème est apparu lors de l'intégration de la SRAM : le contrôleur calcule *hit0* et *hit1* de façon combinatoire à partir des sorties de la SRAM. Cependant, une SRAM synchrone (nécessaire pour la synthèse ASIC) présente une latence d'un cycle entre la présentation de l'adresse et la disponibilité de la donnée en sortie. Le contrôleur évaluait donc les hits sur des données correspondant à l'adresse du cycle précédent, provoquant alors de faux miss. La solution adoptée introduit un registre *addr_cpu_reg* qui retarde d'un cycle l'adresse CPU : les signaux de hit sont calculés sur ce registre parfaitement aligné avec la réponse de la SRAM tandis que l'adresse présentée à la SRAM reste combinatoire pour anticiper la lecture du cycle suivant.

D.2 Intégration du mécanisme de correction d'erreurs (ECC)

D.2.1 Traduction matérielle de l'ECC

L'architecture matérielle de l'ECC traduit directement le code présenté en § C.2.2, développé par le laboratoire. Le codage et le décodage sont chacun implémentés comme un unique bloc combinatoire de haut niveau :

- *ECC1_encoder* : prend en entrée les deux octets de données d'une ligne, calcule les redondances associées via les équations XOR du code, et assemble la structure complète stockée en SRAM (données, redondances, tag, valid).
- *ECC_decoder* : réalise l'opération inverse avec correction d'erreur. Une instance est associée pour chaque voie du cache.

Logique de correction dans *ECC_decoder*.

La correction est réalisée de façon purement combinatoire. Pour chacun des deux octets de la ligne lue, le module recalcule une donnée reconstruite et une redondance reconstruite, puis compare ces valeurs recalculées aux valeurs lues via deux syndromes de 8 bits :

- $\text{syndrome_data} = \text{data_in} \oplus \text{data_reconstruite}$: écart entre la donnée brute lue et la donnée reconstruite,
- $\text{syndrome_redun} = \text{redun_in} \oplus \text{redun_reconstruite}$: écart entre la redondance brute lue et la redondance recalculée à partir de la donnée lue.

La décision de correction s'appuie sur une comparaison stricte du poids de Hamming de ces syndromes, évaluée matériellement par l'opérateur *\$countones* :

$$\text{data_cache.data}_i = (\text{weight_data}_i < \text{weight_redundancy}_i) ? \text{data_reconstruite}_i : \text{data_in}_i \quad (3)$$

Si le nombre de bits erronés identifiés dans la donnée est strictement inférieur à celui identifié dans la redondance, le multiplexeur délivre la donnée corrigée. Dans le cas contraire (ou en cas d'égalité), la donnée brute lue est conservée.




FIGURE 8 – Schéma bloc de l'architecture du décodeur avec correction (une seule voie représentée)

D.3 Stratégie de validation fonctionnelle et bancs de test

La validation du design s'est faite en validant chaque nouvelle partie individuellement.

Validation du contrôleur de cache (cache_controller_tb).

Le contrôleur a été validé seul avec des modèles comportementaux pour la SRAM (entrées pilotées directement) et pour la mémoire principale (latence paramétrable de plusieurs cycles). Six scénarios ont été vérifiés : READ hit avec offset à 0 ou 1, READ miss complet avec chargement depuis la mémoire principale, hit après miss (cohérence après écriture en cache), WRITE hit et WRITE miss. Le bon fonctionnement de la politique de remplacement LRU a également été vérifié au cours de ces scénarios.

Validation de l'ECC (ECC_tb).

L'encodeur est vérifié par comparaison avec des valeurs de redondance calculées analytiquement. Le décodeur est testé par injection d'erreurs contrôlée : des bits sont volontairement corrompus dans le champ data ou redondance et le décodeur doit restituer la valeur originale.

Validation système (cache_ECC_tb).

Ce banc de test intègre le contrôleur, la SRAM, l'encodeur et les deux décodeurs. Une tâche `write_memory` abstrait le pré-chargement de la mémoire cache en prenant en charge la séquence complète d'écriture via le contrôleur (READ_MEM → WRITE_MEM → WRITE_CACHE). Les mêmes six scénarios ont été rejoués dans ce contexte intégré.

D.4 Environnement de développement et mise en œuvre du flux ASIC

Le laboratoire mettait à disposition un flux de conception numérique complet (RTL jusqu'au GDSII) géré par un fichier `Makefile` et une arborescence de fichiers déjà fonctionnelle. Toutefois, ce flux était configuré exclusivement pour la bibliothèque standard académique (PDK 45 nm). Une part du travail a consisté à étendre cet environnement pour qu'il supporte également la bibliothèque durcie **RHBD** (180 nm, XFAB XH018) développée en interne puis à résoudre les difficultés de placement-routage spécifiques à cette bibliothèque.

D.4.1 Support multi-PDK

Le flux fourni a été modifié pour charger dynamiquement un fichier de configuration technologique selon une variable d'entrée (`TECH=rhbd` ou `TECH=std`). Il encapsule l'ensemble des fichiers d'une technologie : `.lib` (délais, coins *Slow/Fast/Typical*), `.lef` (géométrie des cellules et des couches de métal) et tables de capacités (`capTbl`). Le même `Makefile` permet donc facilement de réaliser les étapes du flow ASIC indifféremment sur les deux technologies.

D.4.2 Difficultés de placement-routage propres à la bibliothèque RHBD

L'intégration de la bibliothèque RHBD sous Innovus a soulevé deux problèmes physiques liés à l'encombrement des cellules durcies et aux contraintes du nœud 180 nm.

Fixation des bascules D durcies.

La bascule D durcie (DFF RH) présente une empreinte physique très supérieure au reste de la logique en raison de son design. Lors des phases d'optimisation globale, Innovus tentait de déplacer ces cellules et provoquait des violations de règles de placement pour ces cellules. Une contrainte *dont_touch* a donc été appliquée dans les scripts TCL pour figer leur placement.

Simplification du réseau d'alimentation (PDN).

La technologie ne disposant que de 4 couches de métal, réserver une couche verticale complète aux rails d'alimentation saturait rapidement l'espace. Le bloc mémoire étant de taille modérée (32 octets utiles), les rails verticaux ont été supprimés au profit d'une distribution horizontale seule. La chute de tension (*IR Drop*) reste dans ce cas modérée (voir annexe H.3).

E Évaluation du Sous-Système Mémoire : Robustesse et Compromis PPA-F

E.1 Stratégie de validation

L'évaluation idéale de la robustesse aux rayonnements repose sur des tests physiques (faisceaux d'ions lourds, protons). Le laboratoire ne dispose pas de ces équipements et aucun circuit n'a été fabriqué durant ce stage. L'évaluation s'est alors appuyée sur deux approches de simulation :

- une **campagne Python** de type Monte-Carlo, pour quantifier statistiquement les performances intrinsèques de l'ECC face aux *bit flips* (protocole détaillé en Annexe H.4).
- une **vérification via test bench en SystemVerilog**, pour confirmer la reproduction fidèle du modèle algorithmique en code RTL (protocole détaillé en Annexe H.5).

E.2 Robustesse aux fautes : performances de l'ECC




FIGURE 9 – Taux de réussite de la correction de deux ECC en fonction du nombre de fautes

Les simulations Python mettent en évidence une forte asymétrie selon la distribution des fautes.

Pour l'ECC proposé, avec deux fautes purement aléatoires (deux SEU indépendants), le taux de correction chute à **42 %**. En revanche, le taux remonte à **80 %** pour deux fautes adjacentes (MCU). On voit donc que la propriété de diffusion (*mixing*) de la transformation linéaire sur $GF(2)$ disperse efficacement un motif d'erreur localisé et permet alors une correction intéressante contre les MCU. Cette propriété est très pertinente pour l'application visée car les particules énergétiques génèrent majoritairement des fautes groupées sur des cellules contiguës.

Au-delà de deux fautes, le format de 8 bits atteint ses limites structurelles : le taux de correction tombe à **31 %** pour 4 erreurs adjacentes et à **5 %** en mode aléatoire. Les erreurs saturant les équations de redondance et font perdre aux syndromes leur asymétrie, ce qui trompe la logique de décision basée sur le poids des syndromes.

Cette limite confirme que le code algébrique doit impérativement être couplé aux protections physiques du layout (Guard Rings, ELT, § C.2.1) pour empêcher l'apparition de clusters de fautes supérieurs à 2 bits, ces derniers bornant la taille effective des dépôts de charge.

On remarque tout de même que les performances de l'ECC proposé sont bien supérieures à celles d'un ECC SECDED (Single Error Correction, Double Error Detection) traditionnel pour seulement 3 bits de redondance supplémentaires (5 -> 8).

Cohérence entre le modèle logiciel et l'implémentation matérielle.

Une stratégie de **validation croisée** a été mise en place afin de vérifier que le taux de correction obtenu par le modèle Python est effectivement reproduit par l'implémentation matérielle. Les mêmes vecteurs de fautes (données, redondances, résultat attendu après correction) générés par le modèle Python sont exportés dans un fichier texte, puis rejoués directement sur le module ECC_decoder par un banc de test SystemVerilog dédié. Le banc de test compare alors la sortie matérielle à la valeur attendue (méthodologie détaillée en Annexe H.5).

Sur 10 000 vecteurs par configuration, les taux de correction obtenus en matériel reproduisent fidèlement ceux du modèle logiciel : 79,70 % contre 80 % pour deux fautes adjacentes, et 30,61 % contre 31 % pour quatre fautes adjacentes. Les faibles écarts observés s'expliquent uniquement par le tirage aléatoire des vecteurs de test différent entre les deux campagnes. Cette cohérence confirme que le module RTL implémente fidèlement la règle de décision par poids de syndromes du modèle algorithmique.

E.3 Surface (Area)

Le tableau 1 décompose la surface occupée par catégorie de cellules à la fréquence maximale de chaque architecture.

TABLE 1 – Analyse comparative surfacique et complexité logique équivalente (GE) à $F_{\max}$

Catégorie de cellule	Std Cell 45 nm (335 MHz)			RHBD 180 nm (80 MHz)			Facteur d'explosion
	Surface	%	GE	Surface	%	GE	
Flops (Séquentiel)	5 739,44 μm^2	64,6 %	5 594	339 257,35 μm^2	64,3 %	5 770	× 59,1
Combinatoire	2 849,20 μm^2	32,1 %	2 777	150 274,37 μm^2	28,5 %	2 556	× 52,7
Inverseurs	180,92 μm^2	2,0 %	176	25 675,08 μm^2	4,9 %	437	× 141,9
Buffers	114,23 μm^2	1,3 %	111	12 131,97 μm^2	2,3 %	206	× 106,2
Total Core	8 883,79 μm^2	100 %	8 658	527 338,77 μm^2	100 %	8 968	× 59,4

Au premier abord, on remarque immédiatement l'énorme différence de surface entre les deux technologies. Toutefois, le facteur $\times 59$ observé sur la surface totale s'explique parfaitement : en *gate count* (GE), la complexité logique brute n'augmente que de 3,5 % (8 658 $\rightarrow$ 8 968 GE), l'écart correspondant essentiellement à quelques buffers insérés par Innovus pour équilibrer les distances de routage en 180 nm.

L'explosion de surface physique est donc imputable au coût géométrique intrinsèque du durcissement (Guard Rings, ELT, § C.2.1) et au changement de nœud technologique (180 nm contre 45 nm), non à une différence de complexité logique.

La répartition relative par catégorie reste par ailleurs stable d'une technologie à l'autre (~ 64 % de séquentiel, ~ 30 % de combinatoire), les inverseurs et buffers étant proportionnellement plus nombreux en RHBD du fait de pistes plus longues à équilibrer.

L'ECC (encodeur + décodeurs) représente à lui seul $1\,373,81\,\mu\text{m}^2$ en bibliothèque standard, soit **15,46 %** de la surface active totale du cache.

E.4 Performances temporelles (Timing)

TABLE 2 – Fréquences maximales obtenues selon la bibliothèque de cellules

Bibliothèque	Période min.	F_{max}	Slack (WNS)
Standard (45 nm)	2,985 ns	335 MHz	0,016 ns
RHBD (durcie)	12,500 ns	80 MHz	0,166 ns

Dans les deux bibliothèques, le chemin critique a la **même structure** : bascule de sortie mémoire $\rightarrow$ logique combinatoire du décodeur ECC $\rightarrow$ multiplexage final dans *cache_controller*. Il ne traverse jamais la FSM : le goulot d'étranglement est donc exclusivement combinatoire et localisé dans l'ECC. Le nombre d'étages traversés est comparable entre les deux librairies (24 cellules en standard, 19 en RHBD), ce qui montre que l'écart de fréquence ne vient pas d'une profondeur logique différente mais du **délai unitaire par cellule** : le délai de la bascule de sortie mémoire passe de 0,271 ns à 1,009 ns ($\times 3,7$) entre standard et RHBD, et les portes du calcul de syndrome passent de 50–80 ps à 400–700 ps, du fait des capacités de grille internes plus élevées des cellules durcies.

Cette pénalité, répétée à chaque étage du décodeur ECC directement chaîné en sortie de SRAM, explique l'essentiel de l'écart de fréquence maximale (335 MHz contre 80 MHz).

E.5 Consommation énergétique

TABLE 3 – Bilan de puissance post-route selon la bibliothèque de cellules

Techno.	Interne	Switching	Statique	Total	% Statique
Standard 45 nm (0,9 V)	0,708 mW	0,184 mW	0,186 μ W	0,892 mW	0,021 %
RHBD 180 nm (1,62 V)	41,43 mW	5,187 mW	2,088 μ W	46,62 mW	0,004 %

Le facteur ~ 52 sur la consommation totale s'explique par deux effets cumulés. La tension d'alimentation est quasi doublée (1,62 V contre 0,9 V, la puissance dynamique variant en V_{DD}^2). De plus, les cellules RHBD sont intrinsèquement plus gourmandes (grilles internes plus larges), ce qui explique le facteur ~ 58 observé sur la puissance interne. Comme pour le timing, ce sont les éléments séquentiels durcis qui dominent le bilan (70,85 % du total en RHBD contre 65,84 % en standard), la logique ECC ne représentant que 27,54 % à 34,16 % de la consommation.

La part relative du *leakage* est en revanche plus faible en RHBD 180 nm (0,004 %) qu'en standard 45 nm (0,021 %). Pour cause, la réduction du nœud technologique accroît les courants de fuite par effet tunnel à travers l'oxyde de grille, un effet auquel le nœud 180 nm échappe plus

facilement que le nœud 45 nm. Ensuite, la suppression des chemins de fuite inter-transistors par les Guard Rings (TID) va dans le sens d'un meilleur comportement de la bibliothèque RHBD sur la durée de vie d'une mission spatiale.

E.6 Compromis densité de placement / fréquence / surface

Au-delà du choix de bibliothèque, la densité de placement cible constitue elle-même un paramètre d'ingénierie à arbitrer. Les densités finalement retenues pour le placement-routage sont 90 % en librairie standard et 89 % en RHBD. Ce choix résulte d'un compromis : augmenter la densité rapproche les cellules et réduit la surface, la puissance et le *setup slack* mais dégrade en contrepartie le *hold slack*. On observe aussi qu'au-delà d'un certain seuil, la congestion devient telle qu'Innovus ne parvient plus à router le circuit, générant des violations lors des vérifications DRC. La valeur retenue correspond donc à la densité la plus élevée pour laquelle le routage reste possible sans dégradation excessive du hold.

Afin d'illustrer cette démarche, deux synthèses de la librairie standard ont été comparées à 90 % et 25 % de densité à une période proche du F_{max} .

TABLE 4 – Évolution des métriques PPA entre 90 % et 25 % de densité (std cell 45 nm)

Métrique	Évolution (90 % → 25 %)	Tendance
Slack setup (WNS)	-0,006 ns	Dégradation
Slack hold	+0,003 ns	Amélioration
Surface	+19 μm^2 (+0,2 %)	Légère dégradation
Puissance totale	+9 μW (+1,1 %)	Légère dégradation

Les résultats confirment les tendances attendues : une densité plus élevée rapproche les cellules, raccourcit les pistes et améliore le *setup slack* ainsi que la surface et la puissance (pistes plus courtes, moins de pertes par conduction) mais dégrade le *hold slack*. Pour cause, les temps de propagation entre bascules adjacentes deviennent plus courts que le délai minimal requis. Sur ce design de taille modérée, l'effet reste marginal sur la surface et la puissance (< 1,5 %) mais illustre tout de même la logique suivie pour fixer la densité finale : la pousser aussi haut que possible tant que le hold reste maîtrisé et que le routage aboutit sans violation.

E.7 Synthèse du compromis PPA-F

TABLE 5 – Synthèse comparative des performances et de la robustesse (Compromis PPA-F)

Métrique	Standard (45 nm)	Durci (180 nm RHBD)
Fréquence Max (F_{max})	335 MHz	80 MHz
Surface totale	8 883,79 μm^2	527 338,77 μm^2
Consommation totale	0,892 mW	46,62 mW
Tolérance TID (dose)	Faible	Meilleure immunité
Tolérance SEL	Critique (destructif)	Meilleure immunité
Tolérance SEU / MCU	Faible (SRAM brute)	Élevée (> 70 % jusqu'à 3 bit flips en MCU)

Note : seule la tolérance SEU/MCU a fait l'objet d'une caractérisation quantitative (§ E). Les tolérances TID et SEL sont indiquées qualitativement, sur la base des propriétés connues de la bibliothèque RHBD documentées par le laboratoire, sans vérification par test ou simulation dans le cadre de ce travail.

Conclusion sur les choix d'architecture.

Le durcissement contre les radiations impose une dégradation du compromis PPA au profit de la tolérance aux pannes : l'augmentation de surface ($\times 59$) provient directement de la géométrie

des cellules RHBD (Guard Rings, ELT), et la consommation accrue ($\times 52$) s'explique par cette même surface combinée à la tension d'alimentation plus élevée. La baisse de fréquence qui en résulte (335 MHz $\rightarrow$ 80 MHz) reste secondaire face à l'exigence de fiabilité en environnement spatial. L'architecture proposée illustre ainsi l'intérêt d'une protection à deux niveaux : l'ECC corrige les altérations logiques transitoires (SEU, MCU jusqu'à 2 bits adjacents, 80 % de succès mesuré), tandis que le layout durci protège le silicium contre les effets cumulatifs et destructifs (TID, SEL) et borne physiquement l'extension des clusters de fautes que l'ECC seul ne peut plus corriger au-delà de 2 bits.

F Conclusion

F.1 Conclusion technique

Ce stage avait pour objectif de concevoir et d'évaluer un cache set-associatif intégrant un mécanisme de correction d'erreurs (ECC). Une fois cette étape réalisée, l'intérêt s'est porté sur la comparaison entre son implémentation en bibliothèque standard et une implémentation en bibliothèque durcie aux radiations (RHBD).

L'architecture proposée repose sur un contrôleur de cache 2-voies piloté par une FSM et associé à un ECC original développé au laboratoire GMicro.

Les campagnes de simulation (modèle Python et banc de test SystemVerilog) ont confirmé le grand intérêt de cet ECC : pour un surcoût de redondance modéré (+3 bits pour 8 bits de données, soit +60 % par rapport à un SECDED classique), il atteint 80 % de correction sur des erreurs multiples adjacentes (MCU) tandis que les codes traditionnels sont conçus pour n'en corriger qu'une seule.

Cette propriété est particulièrement pertinente car la réduction des nœuds technologiques accroît mécaniquement la probabilité de MCU : la charge nécessaire pour basculer un transistor diminue et la densité des cellules mémoire augmente, rendant plus probable qu'une seule particule affecte plusieurs bits voisins.

L'ECC proposé apporte ainsi une réponse directement adaptée à cette évolution technologique.

L'intégration au flow ASIC a permis de quantifier le compromis PPA-F (Puissance, Performance, Aire, Fiabilité) induit par chacun des deux niveaux de protection :

- l'ajout de l'ECC entraîne une pénalité de +15 % de surface et +30 % de consommation, ainsi qu'une limitation de fréquence imposée par la chaîne combinatoire du décodeur située sur le chemin critique en sortie de SRAM ;
- le passage à la bibliothèque RHBD (180 nm) entraîne des surcoûts bien plus importants ($\times 59$ en surface, $\times 52$ en consommation, fréquence divisée par plus de 4), imputables au coût géométrique intrinsèque du durcissement par le dessin (Guard Rings, ELT) et au changement de nœud technologique.

Ces résultats illustrent la complémentarité des deux approches : l'ECC traite les erreurs transitoires (SEU, MCU) au niveau logique tandis que le RHBD protège le silicium contre les effets cumulatifs et destructifs (TID, SEL). On retiendra aussi que l'ajout de ces protections induit inévitablement un relâchement des contraintes classiques du PPA.

F.1.1 Limites de la solution actuelle et perspectives d'évolution

Plusieurs limites doivent être soulignées. D'abord, l'évaluation de la robustesse repose exclusivement sur des simulations : aucun test physique sous faisceau (protons, ions lourds) n'a pu être mené. De plus, la tolérance au TID et au SEL n'a été discutée que qualitativement car aucun circuit n'a été fabriqué.

Ensuite, l'ECC retenu montre ses limites au-delà de deux fautes adjacentes (taux de correction réduit à 31 %), ce qui impose de le coupler à un layout durci pour rester efficace en conditions réelles.

Enfin, le cache conçu reste volontairement de taille réduite (16 lignes, mots de 16 bits), à visée pédagogique ; la logique de contrôle et d'ECC développée resterait toutefois directement transposable à un cache de plus grande capacité.

Plusieurs pistes d'évolution découlent de ce travail. Sur le plan architectural, un pipeline du décodeur ECC pourrait être envisagé pour réduire la longueur du chemin critique et améliorer la fréquence maximale. Il convient toutefois de noter que ce changement implique un cycle de latence supplémentaire sur les accès mémoire. D'où l'intérêt d'étudier plus en détail le gain en vitesse apporté par le pipeline.

Sur le plan de la validation, une caractérisation quantitative du TID et du SEL (via simulation TCAD ou test sous irradiation) permettrait de compléter le tableau de synthèse PPA-F. Enfin, une comparaison plus poussée avec d'autres approches de durcissement architectural (redondance temporelle, TMR partiel) permettrait de situer plus précisément l'ECC proposé dans l'éventail des solutions disponibles pour le spatial.

F.2 Conclusion personnelle

Ce stage a représenté ma première expérience professionnelle réellement en phase avec le domaine dans lequel je souhaite évoluer. De plus, il a été réalisé dans le cadre de ma mobilité à l'étranger au Brésil, ce qui en fait une expérience marquante pour moi.

L'autonomie totale qui m'a été laissée sur ce sujet m'a fait découvrir une méthode de travail fondée sur la recherche permanente et l'expérimentation. Ce fonctionnement m'a quelque peu déstabilisé au début, avant que j'en apprécie rapidement la liberté et l'autonomie qu'il offrait.

L'immersion dans un environnement professionnel structuré (serveur de calcul, outils sous licence, accès distant) a également été formatrice. De plus, les nombreux échanges avec les autres membres du laboratoire travaillant sur des sujets très variés m'ont permis de découvrir d'autres domaines de l'électronique que celui de mon stage.

Sur le plan technique, ce stage m'a permis de découvrir concrètement les limites physiques des composants en environnement spatial, ainsi que les techniques développées pour y répondre. J'ai notamment pu appréhender des techniques de durcissement au niveau du layout (ELT, Guard Rings) ainsi qu'au niveau architectural (ECC).

J'ai également appris le SystemVerilog alors que je pratiquais jusqu'ici le VHDL. J'en retiens la lisibilité apportée par les structures tout en restant un langage de description très proche du matériel, sans couche d'abstraction excessive. La conception du cache a par ailleurs été l'occasion de mettre en pratique de façon concrète les notions vues en cours d'architecture des processeurs.

Enfin, ce stage m'a permis d'approfondir considérablement ma compréhension du flow ASIC dans son ensemble. J'en avais déjà eu un aperçu à l'ENSEIRB, mais l'intégration de la bibliothèque RHBD au Makefile existant m'a permis de saisir son fonctionnement plus en profondeur.

Cette montée en compétences, conjuguée à l'expérience humaine de ce séjour au Brésil, constitue le bilan le plus marquant de ce stage pour moi.

G Bibliographie

Références

- [1] E. Ramos, A. Weber, E. Cavalcanti, W. Padilha, F. Morales, J. B. Martins, and R. Reis, "A Simple Error Detection and Correction Based on Pseudo Inverse Transformation and Topology," *2024 31st IEEE International Conference on Electronics, Circuits and Systems (ICECS)*, pp. 1–4, 2024. doi : <https://doi.org/10.1109/ICECS61496.2024.10849079>
- [2] E. Ramos, A. Weber, F. P. Pozzer, E. Santos, M. Rutzig, J. B. Martins, and R. Reis, "A New Error Detector and Corrector Based on the Chaos of Boolean Sequences," *2026 IEEE 17th Latin America Symposium on Circuits and Systems (LASCAS)*, pp. 1–5, 2026. doi : <https://doi.org/10.1109/LASCAS67804.2026.11457082>
- [3] E. Ramos, A. Weber, W. Padilha, J. B. Martins, and R. Reis, "Estimating Process Variability in Radiation-Tolerant Circuits With a New Metric," *IEEE Transactions on Circuits and Systems I : Regular Papers*, vol. 73, no. 6, pp. 3849–3860, 2026. doi : <https://doi.org/10.1109/TCSI.2025.3643158>
- [4] V. A. P. Aguiar, S. G. Alberton, and M. S. Pereira, "Radiation-Induced Effects on Semiconductor Devices : A Brief Review on Single-Event Effects, Their Dynamics, and Reliability Impacts," *Chips*, vol. 4, no. 1, 2025. doi : <https://doi.org/10.3390/chips4010012>
- [5] S. İlik, N. Şahin Solmaz, A. Kabaoğlu, and M. B. Yelten, "Comparison of ELTs with Different Shapes and a Regular Layout Transistor in 180 nm CMOS Process," *2019 16th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD)*, pp. 21–24, 2019. doi : <https://doi.org/10.1109/SMACD.2019.8795230>
- [6] S. Liao, C. Niou, K. Chien, A. Guo, W. Dong, and C. Huang, "New Observance and Analysis of Various Guard-Ring Structures on Latch-Up Hardness by Backside Photo Emission Image," *Proceedings of the International Reliability Physics Symposium (IRPS)*, 2003. Disponible : http://congres.cran.univ-lorraine.fr/2003/IRPS%202003/papers/2C_3.PDF
- [7] G. P. Platcheck, G. S. Cardoso, and T. R. Balen, "Variability and Analog Parameter Characterization in Enclosed Layout Transistors," *Journal of Electronic Testing*, vol. 41, pp. 805–821, 2025. doi : <https://doi.org/10.1007/s10836-025-06199-x>
- [8] D. Gomez Toro, "Temporal Filtering with Soft Error Detection and Correction Technique for Radiation Hardening Based on a C-element and BICS," Ph.D. dissertation, Université de Bretagne Occidentale, 2014.

H Annexes

H.1 Structures de données du cache (package SystemVerilog)

Le listing 1 présente les trois structures centralisées dans le package `cache_pkg`, utilisées pour décomposer l'adresse CPU et représenter une ligne de cache avec et sans les octets de redondance ECC.

Listing 1 – Structures de données définies dans le package `cache`

```

1 typedef struct packed {
2     logic [3:0] tag;
3     logic [2:0] index;
4     logic      offset;
5 } addr_cpu_t;
6
7 typedef struct packed {
8     logic [3:0] tag;
9     logic      valid;
10    logic [7:0] data1;    // octet de poids fort
11    logic [7:0] data2;    // octet de poids faible
12 } data_cache_t;
13
14 typedef struct packed {
15     logic [3:0] tag;
16     logic      valid;
17     logic [7:0] data1;
18     logic [7:0] redun1;  // redondance ECC de data1
19     logic [7:0] data2;
20     logic [7:0] redun2;  // redondance ECC de data2
21 } data_cache_ecc_t;

```

H.2 Exemple d'encodage/décodage ECC sur un mot de 8 bits

La figure 10 donne les équations XOR d'encodage et de décodage utilisées pour un mot de données de 8 bits, correspondant à la transformation A et sa pseudo-inverse A^{-1} présentées en section 2.3.

$r_7 = d_5 \oplus d_1 \oplus d_3,$	$d_7 = r_7 \oplus r_3 \oplus r_2 \oplus r_5,$
$r_6 = d_0 \oplus d_7,$	$d_6 = r_7 \oplus r_6 \oplus r_5 \oplus r_3 \oplus r_2 \oplus r_1 \oplus r_0,$
$r_5 = d_5 \oplus d_3 \oplus d_2,$	$d_5 = r_7 \oplus r_5 \oplus r_4 \oplus r_1 \oplus r_0,$
$r_4 = d_0 \oplus d_6 \oplus d_2 \oplus d_5 \oplus d_1,$	$d_4 = r_6 \oplus r_4 \oplus r_3 \oplus r_0,$
$r_3 = d_5 \oplus d_3 \oplus d_0 \oplus d_7,$	$d_3 = r_7 \oplus r_6 \oplus r_5 \oplus r_4 \oplus r_3 \oplus r_1 \oplus r_0,$
$r_2 = d_0 \oplus d_1 \oplus d_5 \oplus d_3 \oplus d_2,$	$d_2 = r_6 \oplus r_5 \oplus r_3,$
$r_1 = d_1 \oplus d_4 \oplus d_3 \oplus d_2,$	$d_1 = r_7 \oplus r_6 \oplus r_3,$
$r_0 = d_0 \oplus d_6 \oplus d_3 \oplus d_2 \oplus d_1 \oplus d_4.$	$d_0 = r_7 \oplus r_6 \oplus r_3 \oplus r_2 \oplus r_5.$

(a) Encodage

(b) Décodage

FIGURE 10 – Équations d'encodage et de décodage pour un mot de 8 bits.

Pour $d = (10101100)$, ces équations donnent $r = A(d) = (01101100)$, soit un mot codé $C = (d, r) = (1010110001101100)$ de 16 bits, stocké tel quel en mémoire.

H.3 Calcul de la chute de tension dans le circuit RHBD (IR Drop)

Courant total consommé par le circuit : La puissance totale consommée par le circuit est de 46,62 mW pour une tension d'alimentation de 1,62 V. On a donc un courant consommé de

$$I_{\text{total}} = \frac{46,62 \text{ mW}}{1,62 \text{ V}} \approx 29 \text{ mA}$$

Résistance du réseau d'alimentation (M1) : La géométrie du bloc est estimée à $730 \mu\text{m} \times 730 \mu\text{m}$. En considérant une distribution uniforme du courant sur un peigne de 75 rails horizontaux en métal 1 (largeur $w = 0,425 \mu\text{m}$), chaque rail d'alimentation V_{DD} achemine un courant moyen de :

$$I_{\text{rail}} = \frac{29 \text{ mA}}{75} \approx 0,4 \text{ mA}$$

Chaque rail présente un ratio de dimensions de $L/w = 730/0,425 = 1720$ carrés. Avec une résistance de couche (*sheet resistance*) typique pour le Métal 1 de $R_{\square} \approx 0,095 \Omega/\square$ dans cette technologie, la résistance électrique d'un rail complet est de :

$$R_{\text{rail}} = R_{\square} \times \frac{L}{w} = 0,095 \times 1720 = 163 \Omega$$

Calcul de la chute de tension (IR Drop) : Sous l'hypothèse d'une densité de courant uniformément répartie le long du rail d'alimentation, la chute de tension maximale effective en bout de ligne s'exprime par :

$$V_{\text{drop}} \approx \frac{1}{2} \times I_{\text{rail}} \times R_{\text{rail}} = \frac{1}{2} \times 0,4 \text{ mA} \times 163 \Omega \approx 32 \text{ mV}$$

Conclusion sur la chute de tension : On en déduit alors que la chute de tension de l'alimentation est de 2%, ce qui montre qu'il est possible de retirer les rails d'alimentation verticaux sans affecter significativement l'alimentation du circuit (valeur de référence industrielle : $< 5\%$).

H.4 Méthodologie détaillée des campagnes d'injection de fautes

Campagne Python (Monte-Carlo)

Le modèle logiciel reproduit bit à bit la logique d'encodage, de décodage et la règle de décision de l'ECC implémentée dans `ECC_decoder[2]`. Chaque itération suit le protocole suivant : génération aléatoire d'un mot de 8 bits d , encodage en mot codé $C = (d, r)$ de 16 bits, application d'un masque de corruption, décodage/correction, puis classification du résultat (succès, fausse correction, erreur détectée non corrigée).

Deux scénarios de corruption sont testés :

- **fautes aléatoires** (modélisation de SEU découplés) : positions tirées indépendamment parmi les 16 bits du mot codé ;
- **fautes adjacentes** (modélisation MCU/MBU) : une position de départ aléatoire, suivie d'un *burst* de N bits consécutifs inversés, représentatif du dépôt de charge localisé d'une particule solaire à haute énergie (jusqu'à 100 MeV).

Pour chaque configuration (1 à 4 bits corrompus), 100 000 tirages sont effectués. L'espace d'état du mot codé étant de $2^{16} = 65\,536$ combinaisons, ce nombre d'essais dépasse la cardinalité du système et assure la convergence statistique des taux mesurés.

H.5 Méthodologie de validation croisée logiciel/matériel

Le banc de test `ECC_full_decoder_tb` instancie directement le module `ECC_full_decoder` et lui applique une série de vecteurs de test lus depuis un fichier `vector.txt`, généré au préalable par le modèle Python (§ 4.2, Annexe H.4). Chaque ligne du fichier contient cinq champs : la donnée

corrompue, la redondance corrompue, la valeur attendue après correction, le nombre de fautes injectées et un indicateur du type de faute (aléatoire ou en burst).

Pour chaque vecteur, le banc de test présente la donnée et la redondance en entrée du décodeur, compare la sortie corrigée à la valeur attendue, puis incrémente un compteur de succès classé par configuration (nombre de fautes $\times$ type de distribution). Le tableau 6 présente le détail complet des résultats obtenus sur 10 000 vecteurs par configuration.

TABLE 6 – Taux de correction obtenus par validation croisée matérielle (RTL)

Configuration	Succès / Total	Taux
1 erreur, aléatoire	10000 / 10000	100,00 %
2 erreurs, aléatoire	4308 / 10000	43,08 %
3 erreurs, aléatoire	1588 / 10000	15,88 %
4 erreurs, aléatoire	388 / 10000	3,88 %
1 erreur, burst	10000 / 10000	100,00 %
2 erreurs, burst	7970 / 10000	79,70 %
3 erreurs, burst	7124 / 10000	71,24 %
4 erreurs, burst	3061 / 10000	30,61 %

Ces résultats sont directement comparables à ceux de la campagne Python (§ 4.2) : les écarts observés (inférieurs à 1,5% sur chaque configuration) sont cohérents avec les différences de tirage aléatoire entre les deux campagnes, et confirment que le module RTL reproduit fidèlement la logique de décision du modèle algorithmique.