

实验一 实验套件的使用

一、实验目的

1. 发放本学期的实验套件；
2. 在自己的笔记本上安装和实验套件相关的应用软件；
3. 熟悉基于实验套件的信号发生器和示波器使用方法；
4. 初步熟悉 FPGA 的下载方法。

二、实验内容

1. **虚拟仪器应用程序的安装：**从网络学堂下载 MyLab 安装文件包，在自己的笔记本上安装 MyLab 应用程序和 USB Firmware。

2. 信号发生器和示波器的使用

- 1) 按实验讲义附录一“二、利用 FPGA 开发板进行虚拟测量”中的连接方法，将实验套件和笔记本通过 USB 线正确连接。
- 2) 在笔记本上运行 MyLab 应用程序；
- 3) 利用应用程序中的信号发生器，产生如下信号，并通过示波器进行观测。

利用屏幕截图工具，保存波形：

- a. 频率为 100 Hz 的 TTL 波形。请使用“示波器数据测量”中的水平游标线 Y1 和 Y2 测量幅度；
- b. 频率为 200 kHz 的 TTL 波形。请使用示波器测量中的垂直游标线 X1 和 X2 测量周期；
- c. 频率为 100Hz、最低电平和最高电平分别为 0V 和 5V 的三角波。请正确调节“波形峰-峰值”和“直流偏置”；
- d. 把示波器的 CH1 和 CH2 都接 c 中的三角波，试着用 X-Y 方式观测 CH2 对 CH1 的函数关系曲线。

3. **Quartus II 的安装：**从清华云盘共享链接下载 Quartus II 13.0 安装文件 <https://cloud.tsinghua.edu.cn/d/7091a0568b8d4193bcd4/>，在自己的笔记本上进行安装，并正确破解。

4. FPGA 开发板的连接和使用

- 1) 按实验讲义附录一“三、利用 FPGA 开发板开展 EDA 实验”中的连接方法，将实验套件和笔记本通过 USB 线正确连接。
- 2) 在笔记本上运行 Quartus II 应用程序；
- 3) 从网络学堂下载“keytest.sof”和“buttontest.sof”文件，按附录二“第九步：下载”中的方法，分别下载这两个二进制文件，并检查 FPGA 开发板左侧的四个按钮和下方的 8 个拨码开关是否能正常控制 LED 的亮灭。

三、实验报告

请在网络学堂提交电子版实验报告。报告内容包括：实验内容、测试方法和步骤、实验数据记录及相应分析，整理在实验中遇到的问题及解决方法（出现的故障、原因查找、解决方法等）、实验体会（如有）。

附录一：实验套件使用说明

一、实验套件组成

为了让同学们可以随时进行实验探究，通过多年的开发，电子技术实验套件于2013年完成，并在计算机科学实验班2~5字班同学中成功试用，2016年对实验套件进行了改版，并首次在软件学院使用。今年新增USB供电的数电实验板。该实验套件将于第五周周三实验时发放，每位同学一套，请于EDA实验2结束后完璧归赵，交回实验室。实验套件成本约1000元，请同学们妥善保管，杜绝丢失，并在使用中加以爱护，防止不必要的损坏。

实验套件的组成如图1所示。



图1 实验套件及组成

实验套件包括：

1) FPGA 开发板

通过USB连接线和PC连接，除了作为一般意义上的FPGA开发板，还可以通过和PC端的应用程序配合，实现虚拟仪器的功能。

2) 数电实验板、导线及元器件

数电实验板和上面的元器件及导线用于搭接实验二和实验三中的电路。数电实验板可以通过USB接口供电，上面有拨码开关、按键开关、数码管、发光二极管等外设。

3) 附件

一根USB连接线用于连接FPGA开发板和PC机，实现代码下载和虚拟仪器通讯。另一根USB连接线用于给数电实验板供电。信号发生器连接线从FPGA开发板上引出虚拟信号发生器产生的信号。信号发生器和示波器钩子线用于输出信号或从面包板接入待测信号。15V/2A的电源适配器用于给FPGA开发板供电。

二、利用FPGA开发板进行虚拟测量

信号发生器和示波器是电子技术实验中必不可少的测量仪器。为了便于同学们在课外开展更多的实验研究，本实验套件利用虚拟仪器技术实现了信号发生器和示波器的功能，FPGA开发板通过USB接口连接至PC机，进而从PC机的虚拟仪器面板上进行测量控制。该实验套件和笔记本电脑配合，即可随时随地开展实验。

1、PC端的准备

请从网络学堂下载PC端的安装程序并正确安装，包括：

1) MyLab 安装程序：这是虚拟仪器的上位机程序，运行后即可看到虚拟的信号发生器和示波器面板。安装时直接运行 setup 即可。安装后PC上会有一个“虚拟仪器系统”图标。

2) USB Firmware：为了能够正确地与FPGA开发板进行和虚拟仪器相关的数据通讯，需要在PC上安装该驱动。直接运行安装文件即可。

2、正确连接

在实验一、实验二和实验三中，需要借助实验套件进行实验研究时，请按以下

步骤进行：

- 1) 请在面包板上正确搭接电路；
- 2) 请使用 USB 连接线，将 FPGA 开发板左侧的 USB 接口与 PC 相连。这是虚拟仪器的通讯接口，如图 2 所示；




图 2 FPGA 开发板

- 3) 在 FPGA 开发板的电源接口接入 15V/2A 外接电源，接口右侧为电源开关；
- 4) 实验电路所需的+5V 电源和地，用导线从 FPGA 开发板右下角的电源插孔引出。**注意：使用中切勿将连接+5V 和 GND 的导线不慎短路，否则会烧坏 FPGA 开发板和数电实验板上的器件；**
- 5) 虚拟示波器两个通道的输入端子及虚拟信号发生器的输出端子如图 2 所示，视需要分别通过信号发生器和示波器钩子线与面包板上的测试点进行连接。三根连接线的黑色钩子为接地端，红色钩子为信号端；
- 6) 打开 FPGA 开发板的电源开关。

3、使用虚拟仪器功能

按以上步骤准备就绪后，便可以使用虚拟仪器功能进行虚拟测量了。

- 1) 运行 PC 上的应用程序“虚拟仪器系统”，将出现图 3 所示的虚拟仪器面板：




图 3 虚拟仪器面板

在该面板中，右上半界面为虚拟信号发生器的控制部分，包括虚拟信号发生器开关、波形类型的选择、波形幅度、频率和直流偏置量的设置等；右下半界面为双通道虚拟示波器的控制部分，包括通道 A 和通道 B 的开关、水平时基和偏置调节、垂直分辨率和偏置调节、触发方式和触发电平的选择等。左则界面为虚拟示波器的波形显示区域，通道 A 的波形显示为白色，通道 B 的波形显示为红色。

虚拟示波器支持 X-Y 显示方式，在实验二测量与非门的直流电压传输特性曲线的时候可以使用。

在“函数发生器”发生器选项卡右侧，有一个“示波器数据测量”选项卡。打开该选项卡，可以使用示波器的参数测量功能，对波形的幅度、时间等参数进行测量，如图 4 所示。



图 4 示波器数据测量选项卡

打开 X1 和 X2 开关，波形显示区域将会出现纵向的两根光标，可以通过滚动条的滑块进行粗调，用左右箭头进行细调。打开 Y1 和 Y2 开关，波形显示区域将会出现横向的两根光标，可以通过滚动条的滑块进行粗调，用左右箭头进行细调。

2) 测量完毕，请点击图 3 界面右上角的“停止”按钮，退出虚拟仪器应用程序。同时关闭 FPGA 开发板的电源开关，断开实验板和面包板之间的电源线和地线连接。

三、利用 FPGA 开发板开展 EDA 实验

FPGA 开发板上还集成了拨码开关、按键开关、发光二极管、数码管等外设，如图 5 所示，可供同学们开展 FPGA 实验，如本学期的 EDA 实验 1 和 EDA 实验 2。




图 5 FPGA 开发板外设

1、PC 端的准备

实验板上的 FPGA 型号为 Altera 公司的 EP3C16Q240C8，请同学们预先在 PC 上安装 Altera 公司的 EDA 工具软件 Quartus II。实验室的 PC 上安装的是公司提供的 13.0 破解版，请同学们也安装相同版本。

2、正确连接和使用

在 EDA 实验 1 和 EDA 实验 2 中，当需要借助实验板进行程序调试时，请按以下步骤进行：


- 1) 请在 Quartus II 环境中完成原理图及代码录入，并通过编译；
- 2) 使用 USB 连接线，将 FPGA 开发板右侧的 USB 接口与 PC 相连，这是代码下载的通讯接口；
- 3) 在 FPGA 开发板的电源接口接入 15V/2A 电源，打开接口右侧的电源开关；
- 4) 通过 Quartus II 的 Programmer 窗口下载.sof 文件，详细步骤见附录二最后一页的内容。如果 UBS Blaster 无法识别，请在 PC 端的“设备管理器”中对驱动程序进行更新。驱动程序位于 Quartus II 安装目录下，如 C:\altera\90。

下载成功后，即可借助实验板上的外设进行代码验证和调试。

附录二：Quartus II 使用教程（摘录）

Quartus II 是 Altera 公司推出的专业 EDA 工具软件，支持原理图输入、硬件描述语言的输入等多种输入方式。硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。接下来我们对这种智能的 EDA 工具进行初步的学习，使大家以后的数字系统设计更加容易上手。


第一步：打开软件




- 快捷工具栏：提供设置（setting），编译（compile）等快捷方式，方便用户使用，用户也可以在菜单栏的下拉菜单找到相应的选项。
- 菜单栏：软件所有功能的控制选项都可以在其下拉菜单中找到。
- 编译及综合的进度栏：编译和综合的时候该窗口可以显示进度，当显示 100% 时表示编译或者综合通过。
- 信息栏：编译或综合整个过程的详细信息显示窗口，包括编译通过信息和报错信息。

第二步：新建工程（file->new Project Wizard）


1、工程名称：




2、添加已有文件（没有已有文件的直接跳过 next）




3、选择芯片型号（我们选择 Cyclone III 系列下的 EP3C16Q240C8 芯片）




4、选择仿真、综合工具（三项都选 None，然后 next）



5、工程建立完成（点 finish）



第三步：添加文件 (file->new-> Verilog HDL file)，新建完成之后要先保存。




第四步：编写程序

3-8 译码器的 Verilog 描述源文件如下：

```
module a3_8decoder(data_in,data_out);
    input[2:0] data_in;
    output[7:0] data_out;
    reg [7:0] data_out;
    always@(data_in)
    begin
        case(data_in)
            3'b000: data_out=8'b0000_0001;
            3'b001: data_out=8'b0000_0010;
            3'b010: data_out=8'b0000_0100;
            3'b011: data_out=8'b0000_1000;
            3'b100: data_out=8'b0001_0000;
            3'b101: data_out=8'b0010_0000;
            3'b110: data_out=8'b0100_0000;
            3'b111: data_out=8'b1000_0000;
        endcase
    end
endmodule
```


然后保存源文件；

第五步：检查语法（点击工具栏的这个按钮  (start Analysis & synthesis))



点击确定，完成语法检查

第六步：锁定引脚，点击工具栏的  (pin planner))




双击 location 为输入输出配置引脚（以下仅为示例，实际分配时请参照实验三中的 FPGA 开发板引脚分配表）。

引脚分配表


信 号	实验板引出插孔标注	芯片引脚号	功 能
Input[0]	P76	7	I/O
Input[1]	P75	8	I/O
Input[2]	P74	9	I/O
Output[0]	P50	37	I/O
Output[1]	P51	36	I/O
Output[2]	P53	34	I/O
Output[3]	P54	33	I/O
Output[4]	P55	31	I/O
Output[5]	P57	28	I/O
Output[6]	P59	26	I/O
Output[7]	P61	24	I/O

第七步：整体编译（工具栏的按钮 (Start Compilation))




第八步：仿真

1、新建一个 University Program VWF (Vector Waveform File) 文件。




2、导入引脚（双击 Name 下面空白区域>Node Finder>list>点击 )：
(以实现一个与门和或门为例)




3、设置激励信号


(单击 >选择 ->Timing->Multiplied by 1)




设置 b 信号源的时候类同设置 a 信号源，最后一步改为 Multiplied by 2




4、选择仿真工具为 Quartus II Simulator。



5、执行功能仿真（Functional Simulation）或时序仿真（Timing Simulation）。



第九步：下载（点击  （Programmer），再点击 Hardware Setup 配置下载电缆，单击弹出窗口的“Add Hardware”按钮，在“Currently selected hardware:”下拉菜单中选择“USB-Blaster[USB-0]”。单击“Close”按钮完成设置。在编程窗口中的“Mode”下拉菜单中，选择 JTAG 下载模式。点击下图所示方框，选中下载文件，然后直接点击 start 按钮开始下载。



如果 USB-Blaster 区域显示“**No Hardware**”，请确认是否通过 USB 连接线正确连接了 FPGA 开发板，如有必要，在“设备管理器”中进行驱动更新，并指定驱动程序搜索目录为 Quartus II 安装目录的 Drivers 子目录。

