



МИНОБРНАУКИ РОССИИ
федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технологический университет «СТАНКИН»
(ФГБОУ ВО «МГТУ «СТАНКИН»)

**Институт
информационных
технологий**

**Кафедра
Информационных технологий и
вычислительных систем**

ОТЧЕТ О ВЫПОЛНЕНИИ
ЛАБОРАТОРНОЙ РАБОТЫ ПО ДИСЦИПЛИНЕ
«Электротехника, электроника и схемотехника»

СТУДЕНТА 3 КУРСА бакалавриата ГРУППЫ ИДБ-20-02
(уровень профессионального образования)

Ердоган Дениз Ердалович

НА ТЕМУ
Счетчики и Регистры

Вариант № 8

Направление: 09.03.01 Информатика и вычислительная техника
Профиль подготовки: Программное обеспечение средств вычислительной техники и автоматизированных систем

Отчет сдан «_____» _____ 2022 г.

Оценка _____

Преподаватель Николай Александрович Хлебалин, доц. каф.

(Ф.И.О., должность, степень, звание.)

(подпись)

МОСКВА 2022

Лабораторная работа

СЧЁТЧИКИ и РЕГИСТРЫ

1 Исследование Т – триггеров

Теория (*T-триггеры // Лекций по курсу "Цифровые устройства" URL: https://digteh.ru/digital/T_trigg.php (дата обращения: 04.12.2022)*):

Т-триггер — это счетный триггер. У данного триггера имеется только один вход. Принцип работы Т-триггера заключается в следующем. После поступления на вход Т импульса, состояние триггера меняется на прямо противоположное. Счётным он называется потому, что Т триггер как бы подсчитывает количество импульсов, поступивших на его вход. Жаль только, что считать этот триггер умеет только до одного. При поступлении второго импульса Т-триггер снова сбрасывается в исходное состояние.

Т-триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному ранее D триггеру. Использование двух триггеров позволяет избежать неопределенного состояния схемы при разрешающем потенциале на входе синхронизации "С", так как счетные триггеры строятся при помощи схем с обратной связью

Т триггер можно синтезировать из любого двухступенчатого триггера. При этом не важно ТТЛ или КМОП технология используется. Рассмотрим пример синтеза Т триггера из динамического D триггера. Для того чтобы превратить D триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 1.




Рисунок 1. Схема Т триггера, построенная на основе D триггера

Временная диаграмма Т триггера приведена на рисунке 2. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.




Рисунок 2. Временные диаграммы Т триггера

Теория (Бойт К. Цифровая электроника. М.: Техносфера, 2007. С. 171.):

7.5.3. T-триггеры, управляемые по одному фронту

Часто нужен триггер, который меняет свое состояние при каждом такте синхроимпульса. В качестве управляющего фронта берется передний фронт тактового импульса ($0 \rightarrow 1$). Если триггер установлен, например, в $Q_1 = 1$, то при нарастающем фронте синхроимпульса он должен переключиться в $Q_1 = 0$, при следующем переднем фронте в $Q_1 = 1$ и т. д. Такой триггер называется T-триггером. Он может быть построен на базе управляемого по одному фронту RS-триггера.

Рассмотрим RS-триггер на рис. 7.57. Он установлен в $Q_1 = 0$, $Q_2 = 1$ и должен переключиться при следующем переднем фронте синхроимпульса. Это возможно только в случае, если на входе S действует 1-сигнал. 1-сигнал




Рис. 7.57. Управляемый по одному фронту RS-триггер с дополнительными соединениями.

172 Глава 7. Бинарные схемы с временной зависимостью

может быть взят со входа Q_2 (черная линия). При растущем фронте импульса сигнала синхронизации триггер теперь меняет свое состояние.

Теперь RS-триггер установлен в $Q_1 = 1$, $Q_2 = 0$ (серым на рис. 7.57). Триггер установлен и находится в рабочем положении. При следующем переднем фронте синхроимпульса триггер вернется в исходное состояние $Q_1 = 0$, $Q_2 = 1$. Для этого необходим 1-сигнал на R. Этот сигнал может быть взят со входа Q_1 (серая линия). Теперь триггер может вернуться в исходное состояние. При этом $Q_2 = 1$ и на S-входе действует 1-сигнал. При следующем переднем фронте синхроимпульса триггер снова переходит в рабочее состояние. Итак, мы имеем желаемый T-триггер.

Условное обозначение T-триггера, управляемого передним фронтом синхроимпульса, изображено на рис. 7.58. Вторая разновидность T-триггеров управляется задним фронтом синхроимпульса. Их условное обозначение показано на рис. 7.59. Таблица истинности для T-триггеров простая, так как у них имеется только один вход (рис. 7.60).

Иногда нужны триггеры, которые могут быть заперты или открыты сигналом с дополнительного входа. Такой триггер может быть образован из управляемого по одному фронту RS-триггера. RS-триггер должен иметь тогда два S-входа и два R-входа, которые связаны логическим умножением И (рис. 7.61).




Рис. 7.58. Условное обозначение управляемого по одному фронту T-триггера, управляемого передним фронтом синхроимпульса.




Рис. 7.59. Условное обозначение управляемого по одному фронту T-триггера, управляемого задним фронтом синхроимпульса.

S - и R -входы будут связаны с выходами Q_1 и Q_2 , как на рис. 7.57. Свободный S -вход и свободный R -вход связываются друг с другом. Они образуют новый T -вход (рис. 7.62). Тактирующий вход получает обозначение C . Эти обозначения являются типовыми для T -триггера. T -триггер переключается теперь по C -сигналу (по переднему фронту C -синхроимпульса), если на T действует сигнал 1. При $T = 0$ триггер заблокирован. Состояния выходов триггера тогда не изменяются независимо от C -сигнала.

На рис. 7.63 показано условное обозначение такого T -триггера и его таблица истинности. При $T = 0$ состояние выхода Q_1 после текущего такта равно состоянию Q_1 перед текущим тактом, т. е. Q_{1n} . При $T = 1$ состояние выхода Q_1 после текущего такта противоположно состоянию Q_1 перед текущим тактом, т. е. равно $\bar{Q}_{1n}$.

7.5. Триггеры, управляемые по фронту синхроимпульса

173





Рис. 7.62. Образование T -триггера с T - и C -входами из RS -триггера.



t_n	t_{n+1}
T	Q_1
0	Q_{1n}
1	$\bar{Q}_{1n}$

Рис. 7.63. Условное обозначение T -триггера с T - и C -входами и его таблица истинности.

1.1 Исследование T – триггера в интегральном исполнении

1.1.1. Открыть модель x_Tc.ms10 для исследования работы синхронного T – триггера в интегральном исполнении.




Рисунок 1.1 Схема для исследования синхронного T – триггера в интегральном исполнении

1.1.2 Запустить процесс моделирования. Задавая комбинации входных переменных с помощью ключей, по засвечиванию пробников заполнить таблицу переключений (истинности, состояний, переходов) синхронного T – триггера.

C	T	$Q(t)$	$\bar{Q}(t)$	$Q(t+1)$	$\bar{Q}(t+1)$	Режим
0 – 1	1	0	1	1	0	Счетный режим
0 – 1	1	1	0	0	1	
0 – 1	0	0	1	0	1	Хранение предыдущего состояния
0 – 1	0	1	0	1	0	
1 – 0	0	0	1	0	1	При переходе C с 1 в 0 состояния не изменяются
1 – 0	0	1	0	1	0	
1 – 0	1	0	1	0	1	
1 – 0	1	1	0	1	0	

Таблица 1. Таблица истинности синхронного Т-триггера в интегральном исполнении

0 – 1 Изменение “С” с 0 на 1.

Примечание:

0→1 – изменение состояния ключа из 0 в 1

1→0 – изменение состояния ключа из 1 в 0

1.1.3 Нарисовать временные диаграммы работы синхронного Т – триггера или подключить логический анализатор XLA1 и привести изображение его дисплея.




Рисунок 1.2 Подключение XLA1




Рисунок 1.3 Временная диаграмма переключений С при $T = 1$ (Счетный режим)




Рисунок 1.4 Временная диаграмма переключений С при $T = 0$ (Режим хранения)

Теория:

T-триггер

T-триггер состоит из двух синхронных RS-триггеров M и N, которые имеют синхронизирующие входы С и счетный вход Т и логический элемент НЕ (рис 14-25).




Рис 14-25. Т- триггер с синхронизирующим «С» входом в интегральном исполнении

Если $T = 0$, $Q = 0$, $\bar{Q} = 1$, то на выходных триггера M будут такие же сигналы, а на входе триггера M появится 1, (на выходе R=0). При подаче сигнала «1» на Т автоматически отключает триггер M и в то же время обеспечивает запись в него сигналов на S=1, на R=1. При условии, что T=0 обеспечивает отключение триггера M и запись сигналов с его выходов проходит в триггер N, который переводится в состояние Q=0, $\bar{Q} = 1$. И тем самым переходит в состояние, противоположное предыдущему.

Т-триггер

Триггер-счетчик – с приходом очередного счетного импульса меняет свое состояние на противоположное.

Таблица истинности для синхронного Т-триггера

С	Т	Q_i	$\overline{Q}_i$
0	0	Q_{i-1}	$\overline{Q}_{i-1}$
0	1	Q_{i-1}	$\overline{Q}_{i-1}$
1	0	Q_{i-1}	$\overline{Q}_{i-1}$
1	1	$\overline{Q}_{i-1}$	Q_{i-1}

Счетные триггеры (или Т-триггеры) реализованы только в виде схем, тактируемых срезом синхроимпульса. В триггерах этого типа имеется только один вход – **счетный тактирующий вход** T (рис. 8.9).




Рисунок 8.9 – Условное обозначение (а) и таблица состояний (б) Т-триггера

Таким образом, при $T = 0$ или $T = 1$ триггер остается в исходном состоянии. При переходе сигнала $T = 1 \rightarrow 0$ состояние триггера **инвертируется**.

Переключение триггера происходит по срезу тактового импульса, т.е. частота выходных импульсов в 2 раза меньше частоты входных на линии T (рис. 8.10). Т-триггеры применяют в счетчиках.




Рисунок 8.10 – Временная диаграмма работы Т-триггера.

Логическое уравнение Т-триггера имеет такой вид:

$$Q_t = \overline{Q_{t-1}}$$

Это выражение означает, что выход триггера принимает значение, инверсное по отношению к его состоянию до появления среза входного импульса T .


Т-триггеры

Т-триггер — это счетный триггер. У данного триггера имеется только один вход. Принцип работы Т-триггера заключается в следующем. После поступления на вход Т импульса, состояние триггера меняется на прямо противоположное. Счётным он называется потому, что Т триггер как бы подсчитывает количество импульсов, поступивших на его вход. Жаль только, что считать этот триггер умеет только до одного. При поступлении второго импульса Т-триггер снова сбрасывается в исходное состояние.

Т-триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному ранее D триггеру. Использование двух триггеров позволяет избежать неопределенного состояния схемы при разрешающем потенциале на входе синхронизации "С", так как счетные триггеры строятся при помощи схем с обратной связью

Т триггер можно синтезировать из любого двухступенчатого триггера. При этом не важно ТТЛ или КМОП технология используется. Рассмотрим пример синтеза Т триггера из динамического D триггера. Для того чтобы превратить D триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 1.

Т-триггер синхронный




Логическая схема реализации Т-триггера на логических элементах со входом разрешения счета Т

В таком синхронном триггере присутствует вход разрешения счета. Логика работы следующая. При уровне логической единицы на входе Т при каждом импульсе на входе С триггер меняет свое состояние на противоположное. При уровне логического нуля на входе Т сигналы на входе С не учитываются.

Таблица истинности синхронного Т-триггера:

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0



Условное
графическое
обозначение
синхронного Т-
триггера

Самое распространенное применение Т-триггера — делитель частоты на 2. Для использования его в таком качестве на вход Т подают лог. 1, а на вход С подают исходную частоту. С выхода Q снимают частоту в два раза меньше.

Теория:

Построим итоговую таблицу поведения триггера: Уберем первый заголовок, столбцы №, /Q и Комментарий.

T	Q
L	L
L	L
H	H
L	H
H	L
H	H

Переведем каждую i-ую строку в столбец Qi, а каждую i+1 строку в Qi+1 соответственно.

T	Qi	Qi+1
L	L	L
L	L	L
H	L	H

L	H	H
H	H	L
H	L	H

Уберем дублирующиеся строки:

T	Qi	Qi+1
L	L	L
H	L	H
L	H	H
H	H	L

Отсортируем строки:

T	Qi	Qi+1
L	L	L
L	H	H
H	L	H
H	H	L

Таблица логически соответствует приведенной таблице и описанию в теории:




Рис. 7.63. Условное обозначение T -триггера с T - и C -входами и его таблица истинности.

На рис. 7.63 показано условное обозначение такого T -триггера и его таблица истинности. При $T = 0$ состояние выхода Q_1 после текущего такта равно состоянию Q_1 перед текущим тактом, т. е. Q_{1n} . При $T = 1$ состояние выхода Q_1 после текущего такта противоположно состоянию Q_1 перед текущим тактом, т. е. равно $\bar{Q}_{1n}$.

Сравним временную диаграмму полученную в эксперименте, с теорией:

Временная диаграмма Т триггера приведена на рисунке 2. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.




Рисунок 2. Временные диаграммы Т триггера

В эксперименте триггер менял свое состояние при подаче такта CLK по переднему фронту, в теории – по заднему.

1.1.4 Сделать выводы.

Вывод: Таблица истинности, полученная нами во время эксперимента, соответствует принципу работы Т-триггера, который описан в теории и так как изменение значений происходит только вовремя, когда положение С сменяется с 0 на 1, то эта часть Таблицы 1 схожа с таблицей в теории. Полученная в результате эксперимента временная диаграмма совпадает с диаграммой, приведенной в теории.

Т-триггер меняет свое состояние при каждом такте CLK в момент активного сигнала Т.

Часто нужен триггер, который меняет свое состояние при каждом такте синхроимпульса. В качестве управляющего фронта берется передний фронт тактового импульса ($0 \rightarrow 1$). Если триггер установлен, например, в $Q_1 = 1$, то при нарастающем фронте синхроимпульса он должен переключиться в $Q_1 = 0$, при следующем переднем фронте в $Q_1 = 1$ и т. д. Такой триггер называется Т-триггером. Он может быть построен на базе управляемого по одному фронту RS-триггера.

Бойт К. Цифровая электроника (2007).djvu Page 171 of 472

Триггеры могут различаться по фронту управления: в теории – по заднему фронту, в эксперименте – по переднему.

Условное обозначение T -триггера, управляемого передним фронтом синхроимпульса, изображено на рис. 7.58. Вторая разновидность T -триггеров управляется задним фронтом синхроимпульса. Их условное обозначение показано на рис. 7.59. Таблица истинности для T -триггеров простая, так как у них имеется только один вход (рис. 7.60).




Рис. 7.58. Условное обозначение управляемого по одному фронту T -триггера, управляемого передним фронтом синхроимпульса.




Рис. 7.59. Условное обозначение управляемого по одному фронту T -триггера, управляемого задним фронтом синхроимпульса.

Вар.	t_n		t_{n+1}	
	Q_1	Q_2	Q_1	Q_2
1	0	1	1	1
2	1	1	0	0

Бойт К. Цифровая электроника (2007). Page 172 of 472

Рис. 7.60. Таблица истинности T -триггеров

1.2 Сравнительное исследование D – триггера, синхронного Т – триггера, счётного D – триггера

1.2.1. Открыть модель (рис. 1.7), в которой находятся три триггера: «обычный» D – триггер, синхронный Т – триггер, счётный D – триггер (или собрать её самостоятельно).




Рисунок 1.5 Схема для исследования синхронного Т – триггера в интегральном исполнении

1.2.2 Запустить процесс моделирования. Задавая комбинации входных переменных с помощью ключей, по засвечиванию пробников исследовать работу триггеров.

Таблица переключений Т – триггера:

С	Т	$Q(t)$	$\bar{Q}(t)$	$Q(t+1)$	$\bar{Q}(t+1)$	Режим
---	---	--------	--------------	----------	----------------	-------

0 – 1	1	0	1	1	0	Счетный режим
0 – 1	1	1	0	0	1	
0 – 1	0	0	1	0	1	Хранение предыдущего состояния
0 – 1	0	1	0	1	0	
1 – 0	0	0	1	0	1	При переходе С с 1 в 0 состояния не изменяются
1 – 0	0	1	0	1	0	
1 – 0	1	0	1	0	1	
1 – 0	1	1	0	1	0	

Таблица 2. Таблица истинности синхронного Т-триггера в интегральном исполнении

Таблица переключений D – триггера:

С	T (D)	Q(t)	$\bar{Q}(t)$	Режим
1 – 0	0	Q(t+1)	$\bar{Q}(t+1)$	Хранение предыдущего состояния
1 – 0	1	Q(t+1)	$\bar{Q}(t+1)$	Хранение предыдущего состояния
0 – 1	1	1	0	Установка триггера в 1
0 – 1	0	0	1	Установка триггера в 0

Таблица 3. Таблица истинности D-триггера

Таблица переключений счетного D – триггера:

С	Q(t)	$\bar{Q}(t)$	Q(t + 1)	$\bar{Q}(t + 1)$	Режим
0 – 1	0	1	1	0	Счетный режим
0 – 1	1	0	0	1	Счетный режим
1 – 0	0	1	0	1	Хранение предыдущего состояния
1 – 0	1	0	1	0	Хранение предыдущего состояния

Таблица 4. Таблица истинности счётного D – триггера

Таблица для SN74LVC2G74(приложение

1

<https://www.ti.com/lit/ds/symlink/sn74lvc2g74-ep.pdf>

INPUTS				OUTPUTS	
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H ⁽¹⁾	H ⁽¹⁾
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	$\bar{Q}_0$

Описание(перевод с английского):

Этот триггер D-типа, запускаемый по одному положительному фронту, рассчитан на работу от 1,65 до 5,5 В постоянного тока.

Низкий уровень на предустановленном (PRE) или чистом (CLR) входе устанавливает или сбрасывает выходы, независимо от уровней других входов. Когда PRE и CLR неактивны (высокий уровень), данные на входе данных (D), удовлетворяющие требованиям времени настройки, передаются на выходы по *положительному фронту тактового импульса*. Запуск часов происходит на уровне напряжения и не связан напрямую со временем нарастания тактового

импульса. После интервала времени удержания данные на входе D могут быть изменены, не влияя на уровни на выходах.

Текст на английском: This single positive edge triggered D-type flip-flop is designed for 1.65-V to 5.5-V VCC operation. A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

В эксперименте входы D-триггера RESET и SET не исследовались, поэтому их столбцов нет в таблице, поэтому рассматривать можно следующий фрагмент таблицы:

↑	H	H	L
↑	L	L	H
L	X	Q ₀	Q̄ ₀

Триггер активируется по положительному фронту, т.е. так же как в эксперименте – значения устанавливаются один раз за такт, отсутствует “прозрачность”. Логически – таблица технической документации соответствует экспериментальной, если заменить стрелки на две строки, где вместо стрелок будет L и H.




Рисунок 1.6 Схема после подключения XLA1

Временные диаграммы:




Рисунок 1.7 Временная диаграмма переключений С при $T = 1$ (Счетный режим)





Рисунок 1.8 Временная диаграмма переключений С при $T = 0$ (Счетный режим)

Примечание:

- а – Временная диаграмма переключений ключей
- б – Временная диаграмма D – триггера
- с – Временная диаграмма синхронного Т – триггера
- д – Временная диаграмма Dсч – триггера

1.2.3 Сравнить таблицы переключений (истинности, состояний, переходов) и временные диаграммы работы этих триггеров. Таблицы и временные диаграммы работы для D – триггеров взять из Вашего отчёта о предыдущей ЛР, если Вы выполнили её на «хорошо» или «отлично». В противном случае для счётного D – триггера их нужно будет получить в соответствии с п. 2.2 предыдущей ЛР.

Микросхемы представляют собой четыре D-триггера с прямыми и инверсными выходами. Имеют общий для всех триггеров синхровход С и вход сброса $\overline{R}$. Корпус типа 238.16-1, масса не более 1,2 г и 4307.16-А.



Условное графическое обозначение КР1533ТМ8, КФ1533ТМ8, ЭКА1533ТМ8, ЭКФ1533ТМ8

Таблица истинности

Вход			Выход	
$\overline{R}$	C	D	Q	$\overline{Q}$
0	X	X	0	1
1	┐	1	1	0
1	┘	0	0	1
1	0	X	Q0	$\overline{Q0}$

Примечание. X - безразличное состояние; Q0, $\overline{Q0}$ - предыдущее состояние выхода; ┐ - переход из низкого уровня в высокий.

Назначение выводов: 1 - вход установки в состояние «логический 0» $\overline{R}$; 2 - выход Q1; 3 - выход $\overline{Q1}$; 4 - вход информационный D1; 5 - вход информационный D2; 6 - выход $\overline{Q2}$; 7 - выход Q2; 8 - общий; 9 - вход тактовый C; 10 - выход Q3; 11 - выход $\overline{Q3}$; 12 - вход информационный D3; 13 - вход информационный D4; 14 - выход $\overline{Q4}$; 15 - выход Q4; 16 - напряжение питания.

2.3 D - триггер

D-триггер имеет 1 информационный вход (D-вход). Бывают только синхронные D-триггеры. Состояние информационного входа передаётся на выход под действием синхриимпульса (вход C).




Рисунок 2.4 - Схема D-триггера на основе синхронного RS-триггера

Таблица 2.4 - Таблица переходов D-триггера

C	D	Q(t)	Q(t+1)	Пояснения
0	*	0	0	Режим хранения информации
0	*	1	1	
1	0	*	0	Режим записи информации
1	1	*	1	

Если на входе D - "1", то по приходу синхриимпульса Q = 1.
Если на D "0", то Q = 0.

В цифровых системах широко распространены триггеры задержки с одним информационным входом. В D -триггере (*Delay - задержка*) сигнал Q^{n+1} на выходе совпадает с входным сигналом предшествующего интервала (табл.7.3), т. е. устройство осуществляет задержку (запоминание) двоичного разряда на заданный интервал t_D , определяемый положением тактирующего импульса.

Таблица 7.3. Состояния D -триггера

D^n	Q^{n+1}
0	0
1	1

Тактируемый D -триггер можно получить на основе синхронного RS триггера (RST), если сигнал D подать на его установочный вход S и через инвертор на вход сброса R (рис.7.4,а).




Рис.7.4. Структура D -триггера (а), временные диаграммы (б) и обозначение (в)

Если в такте n состояние входа D изменилось с U^0 на U^1 (рис.7.4,б), то до прихода синхроимпульса на выходе сохраняется предшествующее состояние $Q^n = 0$, т. к. информационные входы RST не активизированы. Выходной сигнал изменится с приходом синхроимпульса, т. е. с задержкой t_D и сохранится в $n+1$ такте.

Рисунок 1.9 Теория из лекции «ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА»

Теория:

Т-триггер:

Теория в пункте 1

D-триггер:






Рис. 2.43. Синхронный D-триггер: а - схема D-триггера на элементах И-НЕ и условное обозначение; б - временные диаграммы; в - преобразование синхронного RS-триггера в синхронный D-триггер; г - временные диаграммы записи и считывания.

74LVC1G74DP,125, Одиночный D-триггер [TSSOP-8] [SOT-505]



Ном. номер: 9000168889
 Артикул: 74LVC1G74DP,125
 Производитель: Nexperia

26 Р

✓ 2451 шт. со склада г.Москва

1
 от 15 шт. — 24 Р
 от 150 шт. — 22 Р

[Показать альтернативные предложения >>>](#)

Добавить в корзину 0 шт. на сумму 0 Р

В корзину

Описание

Корпус TSSOP-8, Тип логики D-ТРИГГЕР, Кол-во узлов 1, Номинальное напряжение питания 5 В

Сроки доставки

Доставка в регион Москва

1. General description

The 74LVC1G74 is a single positive edge triggered D-type flip-flop with individual data (D) inputs, clock (CP) inputs, set ($\overline{SD}$) and reset ($\overline{RD}$) inputs, and complementary Q and $\overline{Q}$ outputs.

This device is fully specified for partial power-down applications using I_{OFF} . The I_{OFF} circuitry disables the output, preventing damaging backflow current through the device when it is powered down.

The set and reset are asynchronous active LOW inputs and operate independently of the clock input. Information on the data input is transferred to the Q output on the LOW-to-HIGH transition of the clock pulse. The D inputs must be stable one set-up time prior to the LOW-to-HIGH clock transition for predictable operation.

Schmitt trigger action at all inputs makes the circuit highly tolerant of slower input rise and fall times.

2. Features and benefits

- Wide supply voltage range from 1.65 V to 5.5 V
- 5 V tolerant inputs for interfacing with 5 V logic
- High noise immunity
- Complies with JEDEC standard:
 - ◆ JESD8-7 (1.65 V to 1.95 V)
 - ◆ JESD8-5 (2.3 V to 2.7 V)
 - ◆ JESD8-B/JESD36 (2.7 V to 3.6 V)
- ESD protection:
 - ◆ HBM JESD22-A114F exceeds 2000 V
 - ◆ MM JESD22-A115-A exceeds 200 V
- ± 24 mA output drive ($V_{CC} = 3.0$ V)
- CMOS low power consumption
- Latch-up performance exceeds 250 mA
- Direct interface with TTL levels
- Inputs accept voltages up to 5 V
- Multiple package options
- Specified from -40 °C to $+85$ °C and -40 °C to $+125$ °C

Table 1. Ordering information

Type number	Package			
	Temperature range	Name	Description	Version
74LVC1G74DP	–40 °C to +125 °C	TSSOP8	plastic thin shrink small outline package; 8 leads; body width 3 mm; lead length 0.5 mm	SOT505-2
74LVC1G74DC	–40 °C to +125 °C	VSSOP8	plastic very thin shrink small outline package; 8 leads; body width 2.3 mm	SOT765-1
74LVC1G74GT	–40 °C to +125 °C	XSON8	plastic extremely thin small outline package; no leads; 8 terminals; body 1 × 1.95 × 0.5 mm	SOT833-1
74LVC1G74GF	–40 °C to +125 °C	XSON8	extremely thin small outline package; no leads; 8 terminals; body 1.35 × 1 × 0.5 mm	SOT1089
74LVC1G74GD	–40 °C to +125 °C	XSON8	plastic extremely thin small outline package; no leads; 8 terminals; body 3 × 2 × 0.5 mm	SOT996-2
74LVC1G74GM	–40 °C to +125 °C	XQFN8	plastic, extremely thin quad flat package; no leads; 8 terminals; body 1.6 × 1.6 × 0.5 mm	SOT902-2
74LVC1G74GN	–40 °C to +125 °C	XSON8	extremely thin small outline package; no leads; 8 terminals; body 1.2 × 1.0 × 0.35 mm	SOT1116
74LVC1G74GS	–40 °C to +125 °C	XSON8	extremely thin small outline package; no leads; 8 terminals; body 1.35 × 1.0 × 0.35 mm	SOT1203

4. Marking

Table 2. Marking codes

Type number	Marking code ^[1]
74LVC1G74DP	V74
74LVC1G74DC	V74
74LVC1G74GT	V74
74LVC1G74GF	Y4
74LVC1G74GD	V74
74LVC1G74GM	V74
74LVC1G74GN	Y4
74LVC1G74GS	Y4

[1] The pin 1 indicator is located on the lower left corner of the device, below the marking code.

Счётный D – триггер:

Т триггер можно синтезировать из любого двухступенчатого триггера. При этом не важно ТТЛ или КМОП технология используется. Рассмотрим пример синтеза Т триггера из динамического D триггера. Для того чтобы превратить D триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 1.





Рисунок 1. Схема Т триггера, построенная на основе D триггера

Временная диаграмма Т триггера приведена на рисунке 2. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.

Микросхема к561тм2

Микросхема К561ТМ2 содержит два D-триггера, имеющих по два асинхронных установочных входа S и R соответственно для установки триггеров в состояние логической 1 и сброса информации. Микросхема К561ТМ2 изготавливается на основе КМОП-технологии и выпускается в пластмассовом корпусе.

Цоколевка к561тм2



Напряжение питания подается на вывод 14, общий провод подключается к выводу 7.

К561ТМ2 параметры

Ток, потребляемый микросхемой от источника питания ($U_n = 15\text{ В}$) - 20 мкА;
Входные токи низкого и высокого уровней - не более 0,3 мкА;
Выходное напряжение низкого уровня ($U_n = 10\text{ В}$) - не более 1 В;
Выходное напряжение низкого уровня ($U_n = 5\text{ В}$) - не более 0,8 В;
Выходное напряжение высокого уровня ($U_n = 10\text{ В}$) - не менее 9 В;
Выходное напряжение высокого уровня ($U_n = 5\text{ В}$) - не менее 4,2 В;
Выходной ток низкого уровня ($U_n = 10\text{ В}$) - 0,9 мА;
Выходной ток низкого уровня ($U_n = 5\text{ В}$) - 0,5 мА;
Выходной ток высокого уровня ($U_n = 10\text{ В}$) - 0,6 мА;
Выходной ток высокого уровня ($U_n = 5\text{ В}$) - 0,25 мА;
Время задержки распространения сигнала при включении и выключении ($U_n = 5\text{ В}$) - не более 420 нс;
Время задержки распространения сигнала при включении и выключении ($U_n = 10\text{ В}$) - не более 150 нс;
Предельный диапазон напряжений питания - от 5 до 15 В;
Температура окружающей среды - от -45 до +85 °С.

1.2.4 Сделать выводы.

Вывод: Таблицы переключений и временные диаграммы всех сравниваемых триггеров разные. Это обусловлено тем, что все триггеры имеют разный принцип работы. Все результаты, полученные по 3 триггерам в результате работы, соответствуют их описаниям в теории.

T_FF и $D_FF(U5)$: Если для триггера T_FF исключить наличие “внешнего” входа Т, то становится очевидно, что он работает так же как и $D_FF(U5)$ триггер, из этого можно сделать вывод того, что Т-триггер можно реализовать на базе D-триггера. Также Т-триггер можно реализовать на базе RS-триггера:

одному фронту RS-триггера.

Рассмотрим RS -триггер на рис. 7.57. Он установлен в $Q_1 = 0$, $Q_2 = 1$ и должен переключиться при следующем переднем фронте синхрои импульса. Это возможно только в случае, если на входе S действует 1-сигнал. 1-сигнал




Рис. 7.57. Управляемый по одному фронту RS -триггер с дополнительными соединениями.

может быть взят со входа Q_2 (черная линия). При растущем фронте импульса сигнала синхронизации триггер теперь меняет свое состояние.

Теперь RS -триггер установлен в $Q_1 = 1$, $Q_2 = 0$ (серым на рис. 7.57). Триггер установлен и находится в рабочем положении. При следующем переднем фронте синхрои импульса триггер вернется в исходное состояние $Q_1 = 0$, $Q_2 = 1$. Для этого необходим 1-сигнал на R . Этот сигнал может быть взят со входа Q_1 (серая линия). Теперь триггер может вернуться в исходное состояние. При этом $Q_2 = 1$ и на S -входе действует 1-сигнал. При следующем переднем фронте синхрои импульса триггер снова переходит в рабочее состояние. Итак, мы имеем желаемый T -триггер.

$D_FF(U3)$ и $D_FF(U5)$: Подключение выхода Q к входу D делает из D -триггера – счетный однобитный триггер.

$D_FF(U3)$ и T_FF : Оба учитывают сигнал только один раз за такт (тогда, когда активация при смене уровня логического сигнала). Но при этом – D -триггер меняет свое значение в зависимости от сигнала, подаваемого на вход данных D , в то время как T -триггер – чередует при наличии сигнала высокого уровня на “разрешающем” входе T .

D -триггер называют также **триггером задержки**, так как в нем задерживается прохождение входного сигнала на выход до появления тактирующего синхроимпульса. 1-сигнал на D -входе устанавливает Q_1 в 1. 0-сигнал на D -входе устанавливает Q_1 в 0. Таблица истинности D -триггера приведена на рис. 7.41. Так как в наличии имеется только один вход, таблица истинности содержит только две комбинации.

Стоит отметить невозможность найти техническую документацию промышленного Т-триггера в интегральном исполнении для сравнения, логично предположить, что это связано из-за экономической невыгодности производства таких триггеров, когда, например, достаточно при проектировании системы – для D -триггера соединить выход/ Q с входом D .


2. Исследование счётчиков

2.1 Исследование реверсивного трёхразрядного счётчика на D – триггерах

Теория (3.3.3 РЕВЕРСИВНЫЙ СЧЕТЧИК // Лекций по курсу "ЭЛЕКТРОНИКА И МП"

URL: <http://de.ifmo.ru/--books/electron/ct-obu.htm> (дата обращения: 04.12.2022)):

Схема двухразрядного счетчика с общим входом сброса R , выходом переноса CR при суммировании и выходом переноса BR при вычитании приведена на рис. внизу.



Предположим, что начальное значение кода равно 2 ($Q_1 = 1$ и $Q_0 = 0$). Рассмотрим режим суммирования, когда на входе "-1" - действует ноль, а на вход "+1" приходит импульс. Отрицательный фронт входного импульса не пройдет через верхний канал мультиплексора "2 в 1", выполненного на элементе И-ИЛИ-НЕ, этому препятствует старое значение $Q_0=0$. На входах нижнего канала действует конъюнкция единицы ($\sim Q_0 = 1$) и нуля. Поэтому сигнал на выходе мультиплексора равен нулю и триггер T_1 сохраняет старое значение. Через время, равное задержке элемента ИЛИ отрицательный фронт поступит на счетный вход триггера T_0 , и еще через время задержки триггера на его выходах установится новое значение $Q_0 = 1$ ($\sim Q_0 = 0$). При этом верхний канал открывается для прохождения отрицательного фронта счетного импульса, но т.к. длительность фронта 1.0 значительно меньше суммарного времени задержки $t_{зд} = t_{зд.р.ИЛИ} + t_{зд.р.триггера}$, на входах "+1" и "-1" к этому времени действуют нули и выходной сигнал мультиплексора по-прежнему равен 0. Триггер T_1 остается в прежнем состоянии. Новый код на выходах счетчика увеличился на 1 и стал равен $Q_1Q_0 = 11 = 3$, до следующего импульса.

2.1.1 Открыть модель `x_R3rSDCounter.ms10` для исследования реверсивного трёхразрядного синхронного двоичного счётчика.




Рисунок 2.1 Схема для моделирования реверсивного трёхразрядного синхронного двоичного счётчика на D – триггерах

В схеме реверсивного трёхразрядного синхронного двоичного счетчика используются три счётных D - триггера. Число подсчитанных импульсов представляется в виде двоичного трёхразрядного кода, формируемого на прямых выходах триггеров соответствующих разрядов, а затем демонстрируется с помощью семисегментного индикатора DCD_HEX. Значение логических 0 или 1 разряда кода фиксируется с помощью пробников. Работу счётчика отображают временные развертки на панели анализатора XLA1. Импульсы подаются на синхронный вход триггера младшего разряда счётчика от импульсного источника CLOC_VOLTAGE, находящегося в группе SIGNAL_VOLTAGE_SOURCES в разделе SOURCES базы моделей элементов. Частота следования импульсов выбирается удобной для наблюдения. Группа ключей A и B замыкает или размыкает соединения прямого и инверсного выходов триггера предыдущего разряда с синхронным входом триггера следующего разряда.

2.1.2 Настроить анализатор XLA1. Для этого установить в его диалоговом окне напряжение 5V, частоту таймера 2кГц, время на деление 60.

Теория:

JK-MASTER-SLAVE-триггер используется как универсальный триггер. Микросхемы из нескольких таких триггеров стоят недорого. Схема FLJ131-7476 (см. рис. 7.80) содержит два JK-MASTER-SLAVE-триггера. На двух таких микросхемах можно построить 4-битный двоичный суммирующий счетчик. Как выглядит схема этого счетчика?

JK-триггеры должны работать как T-триггеры. На все J- и K-входы нужно подать состояние 1, т. е. соединить с напряжением питания. Как переключаются триггеры? С прямым или обратным фронтом? Открытая стрелка в условном обозначении указывает переключение ведущего триггера. Он переключается с передним фронтом. Ведомый триггер переключается с обратным фронтом. Передача сигнала в следующий триггер происходит с обратным фронтом — как в триггере с кружком отрицания перед стрелкой в условном обозначении. Поэтому Q-выход триггера нужно соединять с C-входом следующего триггера. Схема представлена на рис. 10.7.

Бойт К. Цифровая электроника (200... Page 266 of 472




Рис. 10.7. Схема 4-битового двоичного суммирующего счетчика.




Рисунок 2.2 Диалоговое окно анализатора XLA1

2.1.3 Разомкнуть ключи А и замкнуть ключи В. Запустить программу моделирования счётчика. Определить направление счёта. Остановить кнопкой

Stop работу анализатора при получении подсчёта 8 импульсов. Скопировать временную диаграмму.




Рисунок 2.3 Схема для моделирования реверсивного трёхразрядного синхронного двоичного счётчика на D – триггерах с разомкнутыми ключами А и замкнутыми В

Направление отсчёта от 7 до 0: (7 – 6 – 5 – 4 – 3 – 2 – 1 – 0 – 7)




Рисунок 2.4 Временная диаграмма реверсивного трёхразрядного синхронного двоичного счётчика на D – триггерах при разомкнутых ключах А и замкнутых ключах В

2.1.4 Разомкнуть ключи В и замкнуть ключи А. Повторить моделирование.




Рисунок 2.5 Схема для моделирования реверсивного трёхразрядного синхронного двоичного счётчика на D – триггерах с разомкнутыми ключами В и замкнутыми А

Направление отсчёта от 0 до 7 (7 – 0 – 1 – 2 – 3 – 4 – 5 – 6 – 7)





Рисунок 2.6 Временная диаграмма реверсивного трёхразрядного синхронного двоичного счётчика на D – триггерах при разомкнутых ключах В и замкнутых ключах А

Теория:

3.3.3 РЕВЕРСИВНЫЙ СЧЕТЧИК


Схема двухразрядного счетчика с общим входом сброса R, выходом переноса CR при суммировании и выходом переноса BR при вычитании приведена на рис. внизу.



КР1533ИЕ7, КФ1533ИЕ7, ЭКФ1533ИЕ7

Микросхемы представляют собой четырехразрядный двоичный реверсивный счетчик синхронного типа. Корпус типа 238.16-1, масса не более 1,2 г и 4307.16-А.

Назначение выводов: 1 - вход информационный D2; 2 - выход второго разряда Q2; 3 - выход первого разряда Q1; 4 - вход «обратный счет» «-1»; 5 - вход «прямой счет» «+1»; 6 - выход третьего разряда Q4; 7 - выход четвертого разряда Q8; 8 - общий; 9 - вход информационный D8; 10 - вход информационный D4; 11 - вход стробирования предварительной записи $\overline{C}$; 12 - выход «прямой перенос» $\overline{CR}$; 13 - выход «обратный перенос» $\overline{BR}$; 14 - вход «установка 0» R; 15 - вход информационный D1; 16 - напряжение питания.



Условное графическое обозначение КР1533ИЕ7, КФ1533ИЕ7, ЭКФ1533ИЕ7

Таблица истинности

Режимы работы	Вход			
	R	$\overline{C}$	«+1»	«-1»
Установка «0»	1	X	X	X
Запись информации	0	0	X	X
Неактивное состояние	0	1	1	1
Счет прямой	0	1	$\lceil$	1
Счет обратный	0	1	1	$\rfloor$

Примечание. X - безразличное состояние; $\lceil$ - активный фронт напряжения по счетным входам.

Электрические параметры

Номинальное напряжение питания	5 В ± 10 %
Выходное напряжение низкого уровня	≤ 0,4 В
Выходное напряжение высокого уровня	≥ 2,5 В
Ток потребления при $U_n = 5,5$ В	≤ 22 мА
Входной ток низкого уровня	≤ -0,2 мА
Входной ток высокого уровня	≤ 20 мкА
Входной пробивной ток	≤ 0,1 мА
Выходной ток	-30 ... -70 мА
Время задержки распространения сигнала при включении:	
- от входа 5 до выхода 12, от входа 4 до выхода 13	≤ 27 нс
- от входов 4, 5 до выходов 2, 3, 6, 7	≤ 30 нс
- от входа 11 до выходов 2, 3, 6, 7	≤ 42 нс
- от входа 14 до выходов 2, 3, 6, 7	≤ 32 нс
Время задержки распространения сигнала при выключении:	
- от входа 5 до выхода 12, от входа 4 до выхода 13	≤ 25 нс
- от входов 4, 5 до выходов 2, 3, 6, 7	≤ 34 нс
- от входа 11 до выходов 2, 3, 6, 7	≤ 38 нс
Емкость входа	≤ 5 пФ

Предельно допустимые режимы эксплуатации

Напряжение питания	4,5...5,5 В
Входное напряжение низкого уровня	0...0,8 В
Входное напряжение высокого уровня	2...5,5 В
Максимальное напряжение, подаваемое на выход	5,5 В
Температура окружающей среды	-10...+70 °С

Рисунок 2.7 Электрические параметры КР1533ИЕ7

2.1.5 Сделать выводы.

Вывод: в зависимости от того какие ключи замкнуты А или В счетчик начинает счет по-разному, когда замкнуты В, то он отсчитывает начиная с 7 с последующим убыванием значения(7, 6, 5, 4, 3, 2, 1, 0, 7), при замкнутых А ключах счет так же начинается с 7, но идет уже по возрастанию (7, 0, 1, 2, 3, 4, 5, 6, 7).

2.2 Исследование работы асинхронного четырёхразрядного счётчика на JK – триггерах

2.2.1 Открыть модель x_A4rCounter.ms10 для исследования асинхронного четырёхразрядного счётчика на JK - триггерах (рис. 4) или собрать её самостоятельно




Рисунок 2.8 Схема для моделирования асинхронного четырёхразрядного счётчика на JK – триггерах

Значение логических 0 или 1 разряда кода фиксируется с помощью пробников.

2.2.2 Заполнить таблицу работы счетчика.

Предыдущее состояние (t)	Пульсация	Выход (следующее состояние) (t+1)
--------------------------	-----------	-----------------------------------

Десятичное представление предыдущего состояния	CLK	X1	X2	X5	X7	Десятичное число
0	1 – 0	1	0	0	0	1
1	1 – 0	0	1	0	0	2
2	1 – 0	1	1	0	0	3
3	1 – 0	0	0	1	0	4
4	1 – 0	1	0	1	0	5
5	1 – 0	0	1	1	0	6
6	1 – 0	1	1	1	0	7
7	1 – 0	0	0	0	1	8
8	1 – 0	1	0	0	1	9
9	1 – 0	0	1	0	1	10
10	1 – 0	1	1	0	1	11
11	1 – 0	0	0	1	1	12
12	1 – 0	1	0	1	1	13
13	1 – 0	0	1	1	1	14
14	1 – 0	1	1	1	1	15
15	1 – 0	0	0	0	0	0

Таблица 5. Таблица работы асинхронного четырёхразрядного счётчика на JK – триггерах (при J = 1)

При J = 0 счетчик неизменно сохраняет свое значение.

2.2.3 Построить временную диаграмму работы счётчика или подключить логический анализатор XLA1 и привести изображение его дисплея.




Рисунок 2.9 Схема для моделирования асинхронного четырёхразрядного счётчика на JK – триггерах с подключенным XLA1

Временные диаграммы:




Рисунок 2.10 Временная диаграмма счетчика

Теория:

Асинхронные счетчики

Асинхронные счетчики строятся из простой цепочки *JK-триггеров*, каждый из которых работает в счетном режиме. Выходной сигнал каждого триггера служит входным сигналом для следующего триггера. Поэтому все разряды (выходы) асинхронного счетчика переключаются последовательно (отсюда название - последовательные счетчики), один за другим, начиная с младшего и кончая старшим. Каждый следующий разряд переключается с задержкой относительно предыдущего (рис. 9.2), то есть, вообще говоря, асинхронно, не одновременно с входным сигналом и с другими разрядами.

Чем больше разрядов имеет счетчик, тем большее время ему требуется на полное переключение всех разрядов. Задержка переключения каждого разряда примерно равна задержке триггера, а полная задержка установления кода на выходе счетчика равна задержке одного разряда, умноженной на число разрядов счетчика. Легко заметить, что при периоде входного сигнала, меньшем полной задержки установления кода счетчика, правильный код на выходе счетчика просто не успеет установиться, поэтому такая ситуация не имеет смысла. Это накладывает жесткие ограничения на период (частоту) входного сигнала, причем увеличение, к примеру, вдвое количества разрядов счетчика автоматически уменьшает вдвое предельно допустимую частоту входного сигнала.





Рис. 9.2. Временная диаграмма работы 4-разрядного асинхронного счетчика

Таким образом, если нам нужен выходной код асинхронного счетчика, то есть все его выходные сигналы (разряды) одновременно, то должно выполняться следующее неравенство: $T > Nt_3$, где T - период входного сигнала, N - число разрядов счетчика, t_3 - время задержки одного разряда.

Надо еще учесть, что за период входного сигнала должно успеть сработать устройство (узел), на которое поступает выходной код счетчика, иначе счетчик просто не нужен; поэтому ограничение на частоту входного сигнала обычно бывает еще жестче.

В составе стандартных серий цифровых микросхем асинхронных счетчиков немного. Для примера на рис. 9.3 приведены три из них: 4-х разрядный *двоично-десятичный* счетчик IE2, 4-х разрядный *двоичный* счетчик IE5 и 8-и разрядный двоичный счетчик IE19 (он же *двоичный* четырехразрядный счетчик).



Обычно требуется посчитать большее количество импульсов. В этом случае можно использовать выходной сигнал первого счетного триггера как входной сигнал для следующего *триггера*, то есть соединить триггеры последовательно. Так можно построить любой счётчик, считающий до максимального числа, кратного степени два. Такой счетчик называется двоичным счетчиком, а тот факт, что состояние триггеров меняется на противоположное в различные моменты времени по мере распространения цифрового сигнала, отображается термином: асинхронный двоичный счетчик.

Схема счётчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рисунке 3. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счётчика $Q_0 \dots Q_3$. Это число будет представлено в *двоичном коде*.






Рисунок 3. Схема четырёхразрядного счётчика, построенного на универсальных D-триггерах

К155ИЕ5, КМ155ИЕ5

Микросхемы представляют собой двоичный счетчик. Каждая ИМС состоит из четырех JK-триггеров, которые соединены соответствующим образом для образования счетчика-делителя на 2 и 8; Установочные входы обеспечивают прекращение счета и одновременно возвращают все триггеры в состояние низкого уровня (на входы $RO(1)$ и $RO(2)$ подается высокий уровень). Выход $Q1$ не соединен с последующими триггерами. Если ИМС используется как четырехразрядный двоичный счетчик, то счетные импульсы подаются на вход $C1$, а если как трехразрядный — то на вход $C2$. Корпус К155ИЕ5 типа 201.14-1, КМ155ИЕ5 — типа 201.14-8.




Функциональная схема ИМС К155ИЕ5.
КМ155ИЕ5



Условное графическое обозначение
ИМС К155ИЕ5, КМ155ИЕ5

Назначение выводов: 1 — вход счетный $C2$; 2 — вход установки в 0 $RO(1)$; 3 — вход установки в 0 $RO(2)$; 4, 5, 7, 13 — свободные; 5 — питание ($+U_n$); 8 — выход $Q3$; 9 — выход 2; 10 — общий; 11 — выход $Q4$; 12 — выход $Q1$; 14 — вход счетный $C1$.



COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE: Output Q₀ is connected to Input CP₁ for BCD count.

H = HIGH Voltage Level

L = LOW Voltage Level

X = Don't Care

где, Н – сигнал высокого уровня, L – сигнал низкого уровня.

Таблицы одинаковы.

Описание (переведено с английского):

SN54 / 74LS290 и SN54 / 74LS293 - это высокоскоростные 4-битные счетчики пульсирующего типа, разделенные на две части. Каждый счетчик имеет секцию деления на два и секцию деления на пять (LS290) или деления на восемь (LS293), которые запускаются переходом из высокого в низкий на входах часов. Каждую секцию можно использовать отдельно или связать вместе (от Q до CP) для формирования счетчиков BCD, Bi-quinary или Modulo-16. Оба счетчика имеют стробируемый общий сброс с 2 входами (сброс), а LS290 также имеет стробируемый мастер-набор с 2 входами (Preset 9).

Текст на английском: The SN54/74LS290 and SN54/74LS293 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS290) or divide-by-eight (LS293) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (Q to CP) to form BCD, Bi-quinary, or Modulo-16 counters. Both of the counters have a 2-input gated Master Reset (Clear), and the LS290 also has a 2-input gated Master Set (Preset 9).

2.2.4 Сделать выводы.

Вывод:

Временная диаграмма, полученная нами во время эксперимента схожа с таковой, представленной в теории. Также таблица истинности, полученная в результате эксперимента (Таблица 5), совпадает с таблицей истинности в теории и технической документации.

JK триггеры можно использовать в качестве T-триггеров, и на их базе реализовывать n -разрядный счетчик, путем последовательного подключения CLK и параллельного J, K.

2.3 Исследование суммирующего счётчика в интегральном исполнении

2.3.1 Открыть модель x_CNTR_4SBIN.ms10 для исследования суммирующего счётчика в интегральном исполнении (рис. 5) или собрать её самостоятельно.

2.3.2 Настроить логический анализатор. Для этого установить в его диалоговом окне напряжение 5 В, частоту таймера 500 Гц, время на деление 20.




Рисунок 2.12 Настройка XLA1

2.3.3 Замкнуть ключ Spase. Запустить программу моделирования. Наблюдать процесс работы счётчика. Остановить кнопкой Stop работу анализатора после подсчёта 18 импульсов. Скопировать временную диаграмму. Обнулить счётчик, подав логическую 1 на вход CLR.




Рисунок 2.13 временная диаграмма работы суммирующего счётчика в интегральном исполнении

2.3.4 Разомкнуть ключ Spase. С помощью ключей 1, 2, 3, 4 сформировать код числа отсчёта импульсов. Замкнуть ключ Spase, подать логический 0 на вход CLR и запустить программу моделирования. Остановить кнопкой Stop работу анализатора после подсчёта 18 импульсов. Скопировать временную диаграмму.

Key 1 = 0, Key 2 = 1, Key 3 = 0, Key 4 = 0

На схеме рис. 5.62 на входы $У$ и $К$ триггеров подано (через резистор R) напряжение питания U_n , т.е. высокий логический уровень. Следовательно, переключение триггеров будет происходить последовательно при поступлении на входы $С$ отрицательных фронтов синхрои импульсов. Временные диаграммы, поясняющие работу схемы, изображены на рис. 5.63.





Рис. 5.63. Временные диаграммы работы суммирующего счетчика

Переключение триггера 71 происходит в момент прихода отрицательного фронта с входа схемы (вход $С$). Переключение триггера 72 происходит в момент прихода отрицательного фронта с выхода триггера 71 (выход Q). При этом $Q1$ будет являться младшим разрядом двоичного числа, формируемого на выходе счетчика. Переключение триггера 73 происходит в момент прихода отрицательного фронта с выхода триггера 72 (выход $Q2$) и т.д. Такие счетчики называют *счетчиками со сквозным переносом*. На выходах счетчика формируется двоичное число, равное количеству импульсов, поступивших на вход. Счетчик, изображенный на рис. 5.62, является четырехразрядным с модулем счета $K_{СИ} = 16$. С приходом каждого шестнадцатого счетного импульса показания счетчика будут обнуляться.

Выпускаются счетчики, в состав которых включаются элементы логики для организации, например, операции сброса в ноль (исходное состояние), т.е. изменения модуля счета. На рис. 5.64 представлены обозначение счетчика K155IE5 и его структурная схема.

Счетчик рис. 5.64 построен на четырех 7-триггерах и имеет ряд особенностей. Во-первых, выход триггера 71 отсоединен от входа триггера 72. Это позволяет наращивать разрядность счетчика. При соединении между собой выводов Q и $C2$ образуется четырехразряд-








Рис. 5.64. Суммирующий счетчик: а — схемное обозначение; б — структурная схема

ный суммирующий счетчик с модулем $K_{cu} = 16$. Установка счетчика в нулевое состояние (сброс триггеров) производится подачей логической единицы одновременно на два входа установки (выводы R и $\&$ рис. 5.64). Эти выходы соединены через элемент «2И-НЕ» с входами сброса в «0» триггеров. Наличие входов установки и двух входов счетных импульсов $C1$ и $C2$ позволяет строить счетчики с различными модулями счета без использования дополнительных логических элементов. Например, на микросхеме $K155IE5$ можно получить счетчик с модулем счета $K_{cu} = 10$, соединяя выходы 2 и 4 ($Q2$ и $Q4$) с входами $\&$ и R (рис. 5.65).

K155IE5, KM155IE5 (7493)



Микросхема **K155IE5, KM155IE5 (7493)**, как и предыдущие, является четырехразрядным, асинхронным счетчиком импульсов. Его структурная-схема и цоколевка, показаны на рисунках. Счетчик **K155IE5, KM155IE5 (7493)** имеет две части: делитель на 2 (выход $Q0$; тактовый вход $C0$) и делитель на восемь, (выходы $Q1 — Q3$; тактовый вход $C1$). Режим работы счетчика **IE5** выбирается по таблице.

Если микросхема **K155IE5, KM155IE5 (7493)** применяется как счетчик-делитель на 16, необходимо соединить выводы 1 и 12. При этом последовательность счета от 0 до 15 (т. е. последовательность смены логических уровней на выходах $Q0 — Q3$) будет соответствовать таблице. Другие особенности применения счетчика **K155IE5** соответствуют микросхемам **IE2** и **IE4**. Микросхема **K155IE5** (аналог 7493) потребляет ток питания 53 мА и работает с тактовой частотой 10 МГц. Счетчик 74LS93 потребляет ток 15 мА, по входу $C0$ максимальная частота до 10 МГц и по входу $C1$ 32 МГц.

**➡ Последовательность счёта
K155ИЕ5 и КМ155ИЕ5 (7493)**

Счет	Выход			
	Q0	Q1	Q2	Q3
0	Н	Н	Н	Н
1	В	Н	Н	Н
2	Н	В	Н	Н
3	В	В	Н	Р
4	Н	Н	В	Н
5	В	Н	В	Н
6	Н	В	В	Н
7	В	В	В	Н
8	Н	Н	Н	В
9	В	Н	Н	В
10	Н	В	Н	В
11	В	В	Р	В
12	Н	Н	В	В
13	В	Н	В	В
14	Н	В	В	В
15	В	В	В	В

2.3.5 Сделать выводы.

Вывод: суммирующий счётчик на вход получает начальное значение отсчёта (от 0 до 15), затем начинает отсчёт. Временные диаграммы, полученные в результате эксперимента, совпадают с временной диаграммой в теории и таблицей истинности в технической документации.

3. Исследование регистров

1. Теория (Последовательные (сдвиговые) регистры
// Лекций по курсу "Цифровые устройства" URL:
<https://digteh.ru/digital/PoslReg.php> (дата обращения: 04.12.2022)):

Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов.

Последовательный регистр (регистр сдвига или сдвиговый регистр) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).

Принципиальная схема последовательного (сдвигового) регистра, собранного на основе D-триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 1. Обратите внимание, что если для параллельных регистров подходили как триггеры работающие по потенциалу (триггеры-защелки), так и триггеры, работающие по фронту, то для реализации последовательного (сдвигового) регистра подходят только D триггеры, работающие по фронту!




Рисунок 1. Схема последовательного (сдвигового) регистра

Внутри сдвигового регистра триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 2.




Рисунок 2. Условно-графическое обозначение последовательного (сдвигового) регистра

Входы синхронизации в последовательных (сдвиговых) регистрах, как и в параллельных регистрах, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного (сдвигового) регистра.

Преобразование последовательного кода в параллельный в последовательном (сдвиговом) регистре производится следующим образом. Отдельные биты двоичной информации последовательно подаются на вход сдвигового регистра D0. Каждый бит сопровождается отдельным тактовым импульсом синхронизации, который поступает на вход синхронизации последовательного регистра С.

После поступления первого тактового импульса логический уровень, присутствующий на входе D0, запоминается в первом триггере последовательного (сдвигового) регистра и поступает на его выход, а так как он соединён с входом второго триггера, то и на его вход. Если бы последовательный (сдвиговый) регистр был собран на D триггерах, работающих по потенциалу, то этот бит тут же записался во второй D триггер! В нашем случае этого не происходит, так как к этому моменту фронт на входе синхронизации С уже закончился.

После поступления второго тактового импульса логический уровень, присутствующий на входе второго триггера последовательного (сдвигового) регистра, запоминается в нем и поступает на его выход, а так как он соединён с входом третьего триггера, то и на его вход. Одновременно следующий бит входного последовательного кода запоминается в первом триггере последовательного (сдвигового) регистра.

После поступления четвертого тактового импульса в триггерах последовательного (сдвигового) регистра будут записаны логические уровни бит, которые последовательно присутствовали на его входе D0. Теперь этими битами можно воспользоваться, например, для отображения на индикаторах.

Пусть на вход последовательного (сдвигового) регистра поступает сигнал, временная диаграмма которого изображена на рисунке 3, тогда состояние выходов этого регистра будет последовательно принимать значения, записанные в таблице 1.




Рисунок 3. Временная диаграмма работы сдвигового регистра

На рисунке 3 вместе с логическими уровнями записываются значения бит, которые передаются по соединительной линии или присутствуют на выходах сдвигового регистра.

№ такта	1	2	3	4
Q0	1	0	1	1
Q1	X	1	0	1
Q2	X	X	1	0
Q3	X	X	X	1

3.1. Исследование работы последовательного регистра

3.1.1 Открыть модель x_Posl_Reg.ms10 для исследования работы последовательного регистра (рис. 6) или собрать её самостоятельно.




Рисунок 3.1 Схема для моделирования работы последовательного регистра

В схеме используются четыре синхронных D - триггера для последовательного ввода 4х - разрядного двоичного числа. Младший разряд кода подаётся на вход триггера U1. Запись в регистр производится при подаче синхроимпульса на синхровходы триггеров регистра. Синхросигнал подаётся от импульсного источника CLOC_VOLTAGE V1. Частота следования импульсов выбирается удобной для наблюдения (например, вместо 20 Гц рекомендуется установить 0.5 Гц или даже 0.2 Гц). Источник VDD 5V предназначен для подачи логической 1 на вход регистра. Состояние выходов триггеров фиксируется пробниками.

3.1.2 Запустить программу моделирования. Проследить процесс записи логической 1 в регистр.




Рисунок 3.2 Импульс 1




Рисунок 3.3 Импульс 2




Рисунок 3.4 Импульс 3




Рисунок 3.5 Импульс 4

3.1.3 По показаниям пробников заполнить таблицу правил функционирования регистра.

№ импульса	Q3	Q2	Q1	Q0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1

Таблица 6.Таблица правил функционирования регистра

Теория:

Последовательные регистры, или регистры сдвига, предназначены для выполнения операций сдвига двоичной информации под действием внешних синхроимпульсов.

По направлению сдвига регистры различаются по трём признакам:

- регистры, выполняющие сдвиг числа от младших разрядов к старшим, называются регистрами *сдвига вправо*;
- регистры, выполняющие сдвиг числа от старших разрядов к младшим, называются регистрами *сдвига влево*;
- регистры, выполняющие сдвиг числа как вправо, так и влево, – *реверсивные регистры сдвига*.

Основное назначение регистров последовательного действия – это сдвиг информации, поступающей на вход.

Последовательные (сдвиговые) регистры

Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов.

Последовательный регистр (регистр сдвига или сдвиговой регистр) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).

Принципиальная схема последовательного (сдвигового) регистра, собранного на основе D-триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 1. Обратите внимание, что если для параллельных регистров подходили как триггеры работающие по потенциалу (триггеры-защелки), так и триггеры, работающие по фронту, то для реализации последовательного (сдвигового) регистра подходят только D триггеры, работающие по фронту!




Рисунок 1. Схема последовательного (сдвигового) регистра

Внутри сдвигового регистра триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 2.




Рисунок 2. Условно-графическое обозначение последовательного (сдвигового) регистра

3.1.4 Сделать выводы.

Вывод: выполнив данный эксперимент и ознакомившись с теорией, можно сделать вывод, что последовательный регистр запоминает двоичный сигнал, поданный на вход первого D – триггера и выполняет его сдвиг.

D-триггеры можно подключить последовательно коммутируя выход i -ого триггера с входом $i+1$ триггера, тем самым запоминать поданный сигнал в триггерах, передавая его к одному входу регистра.

3.2. Исследование работы параллельного регистра

3.2.1 Открыть модель x_Parall_Reg.ms10 для исследования работы параллельного регистра.




Рисунок 3.6 Схема для моделирования работы параллельного регистра

В схеме используются 4 синхронных D - триггера для параллельного ввода 4х - разрядного двоичного числа. Код числа формируется при помощи коммутации ключей клавишами A, B, C, D. Младший разряд кода подаётся на вход триггера U4. Запись в регистр производится при подаче синхроимпульса на синхровходы триггеров регистра. Синхросигнал подаётся от импульсного источника CLOC_VOLTAGE V1. Частота следования импульсов выбирается удобной для наблюдения. Обнуление регистра производится подачей логической 1 на входы RESET всех триггеров одновременно при замыкании ключа (клавиши) Space. Запись в регистр производится при разомкнутом ключе Space. Состояние выходов триггеров фиксируется пробниками.

3.2.2 Запустить программу моделирования. Очистить регистр. Сформировать код числа. Записать число в регистр.




Рисунок 3.7 Запись числа 5 (1001) в регистр

3.2.3 Заполнить таблицу правил функционирования регистра.

A	B	C	D	CLK	Reset	Q3	Q2	Q1	Q0	Режим
x	x	x	x	0	1	0	0	0	0	Сброс
x	x	x	x	1	1	0	0	0	0	Сброс
a	b	c	d	1	0	a	b	c	d	Запись
x	x	x	x	0	0	Q3(t-1)	Q2(t-1)	Q1(t-1)	Q0(t-1)	Хранение

Таблица 7. Таблица правил функционирования регистра

x – любое состояние,

a, b, c, d – либо 0, либо 1,

Q3(t-1), Q2(t-1), Q1(t-1), Q0(t-1) – предыдущее состояние Q3, Q2, Q1, Q0 соответственно

Теория

Параллельный регистр




Схема соединения триггеров в параллельном регистре

В данном типе регистров триггеры соединены параллельно, то есть каждый внутренний триггер имеет свой вход D и свой выход Q, которые не зависят от других триггеров, а также вход C, который называется **тактовым входом** и для всех входящих в регистр триггеров он является общим. Параллельные регистры бывают двух типов:

тактируемые регистры, которые срабатывают по **фронту сигнала** управления (вход C);

стробируемые регистры, которые срабатывают по **уровню входного сигнала** (вход C);

Наибольшее распространение получили тактируемые параллельные регистры.

В *параллельных регистрах* (а) каждый из триггеров имеет свой независимый информационный вход (D) и свой независимый информационный *выход*. Тактовые входы (C) всех триггеров соединены между собой. В результате *параллельный регистр* представляет собой многоразрядный, многоходовый триггер.




Рис. 8.1. Структура параллельного регистра (а) и сдвигового регистра (б)

В *сдвиговых регистрах* (б) все триггеры соединены в последовательную цепочку (*выход* каждого предыдущего триггера соединен со входом D следующего триггера). Тактовые входы всех триггеров (C) объединены между собой. В результате такой *триггер* может рассматриваться как линия задержки, *входной* сигнал которой последовательно перезаписывается из триггера в *триггер* по фронту *тактового сигнала* C. Информационные входы и выходы триггеров могут быть выведены наружу, а могут и не выводиться - в зависимости от функции, выполняемой регистром.

Параллельные регистры, в свою очередь, делятся на две группы:

- Регистры, срабатывающие по фронту *управляющего сигнала* C (или тактируемые регистры).
- Регистры, срабатывающие по уровню *управляющего сигнала* C (или стробируемые регистры).

Чаще всего в цифровых схемах используются регистры, управляемые фронтом (то есть тактируемые), однако и стробируемые регистры имеют свой круг задач, в которых их ничто не может заменить.

В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом триггере регистра. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG.

В приведённом на рисунке 8.2 условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В микросхемах параллельных регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса.




Рисунок 8.2. Условно-графическое обозначение параллельного регистра

При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор.

Следует помнить, что назначение разрядов является условным. Если по каким либо причинам (например, с точки зрения разводки печатной платы) удобно изменить нумерацию разрядов, то это можно свободно сделать. При перенумерации входов регистров нужно не забывать, точно таким же образом, изменить номера выходов параллельного регистра.

К155ИР13 (74198)

*Данная техническая спецификация является ознакомительной и не может заменить собой
учтенный экземпляр технических условий или этикетку на изделие.*

Микросхема К155ИР13— универсальный, восьмиразрядный, синхронный регистр сдвига, построенный на RS-триггерах. Регистр характеризуется тем, что при поступлении одного тактового импульса обеспечивается сдвиг одновременно всего числа на один разряд вправо или влево. Для записи числа в параллельном коде используются входы D0 — D7. Последовательная запись числа производится через входы DR (вход последовательного сдвига вправо) для записи числа начиная с младших разрядов.


DL — (вход последовательного сдвига влево) начиная со старших разрядов. В схеме регистра используются режимные входы S0 и S1, определяющие функции регистра, вход синхронизации C а также вход К (установка в 0), восемь параллельных выходов Q0 — Q7.

Регистр выполняет 4 операции:

1. Параллельный ввод информации
2. Сдвиг вправо (от Q0 до Q7)
3. Сдвиг влево (от Q7 до Q0)
4. Запрет (очистка, сброс).


Зарубежный аналог - SN74198N.

Корпус К155ИР13 типа 239.24-1.



- 1 - вход режимный S0;
- 2 - вход последовательного ввода при сдвиге вправо DR;
- 3 - вход информационный D0;
- 4 - выход Q0; 5 - вход D1;
- 6 - выход Q1; 7 - вход D2;
- 8 - выход Q2; 9 - вход D3;
- 10 - выход Q3;
- 11 - вход синхронизации C;
- 12 - общий;

Условное графическое обозначение



- 13 - вход инверсный "сброс" R;
- 14 - выход Q4; 15 - вход D4;
- 16 - выход Q5; 17 - вход D5;
- 18 - выход Q6; 19 - вход D6;
- 20 - выход Q7; 21 - вход D7;
- 22 - вход последовательного ввода при сдвиге влево DL;
- 23 - вход режимный S1;
- 24 - напряжение питания;

Электрические параметры

Номинальное напряжение питания	5 В ± 5%
Выходное напряжение низкого уровня	≤ 0,4 В
Выходное напряжение высокого уровня	≥ 2,4 В
Помехоустойчивость при низком и высоком уровнях	≥ 0,4 В
Напряжение на антизвонном диоде	≥ -1,5 В
Входной ток низкого уровня	≤ -1,6 мА
Входной ток высокого уровня	≤ 0,04 мА
Входной пробивной ток	≤ 1 мА
Ток короткого замыкания	-18... -57 мА
Ток потребления	≤ 116 мА
Потребляемая мощность	≤ 609 мВт

Время задержки распространения при включении по входу «сброс»	≤ 35 нс
Время задержки распространения при выключении	≥ 26 нс
Время установки для входов управления	≥ 30 нс
Рабочая частота	25 МГц

3.2.4 Сделать выводы.

Вывод: в результате эксперимента составлена таблица правил функционирования параллельного регистра, которая частично похожа на таковую в технической документации (сброс и хранение) из-за отсутствия других режимов работы.


ПРИЛОЖЕНИЕ 1 SN74LVC2G74

SINGLE POSITIVE EDGE TRIGGERED D-TYPE FLIP-FLOP WITH CLEAR AND PRESET

FEATURES

- **Controlled Baseline**
 - One Assembly Site
 - One Test Site
 - One Fabrication Site
 - **Extended Temperature Performance of –55°C to 125°C**
 - **Enhanced Diminishing Manufacturing Sources (DMS) Support**
 - **Enhanced Product-Change Notification**
 - **Qualification Pedigree ⁽¹⁾**
 - **Supports 5-V V_{CC} Operation**
 - **Inputs Accept Voltages to 5.5 V**
 - **Max t_{pd} of 7.9 ns at 3.3 V**
 - **Low Power Consumption, 10 μ A Max I_{CC}**
 - **± 24 mA Output Drive at 3.3 V**
 - **Typical V_{OLP} (Output Ground Bounce) < 0.8 V at $V_{CC} = 3.3$ V, $T_A = 25^\circ\text{C}$**
 - **Typical V_{OHV} (Output V_{OH} Undershoot) > 2 V at $V_{CC} = 3.3$ V, $T_A = 25^\circ\text{C}$**
 - **I_{off} Supports Partial Power Down Mode Operation**
 - **Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II**
 - **ESD Protection Exceeds JESD 22**
 - 2000-V Human-Body Model (A114-A)
 - 200-V Machine Model (A115-A)
 - 1000-V Charged-Device Model (C101)
- (1) Component qualification in accordance with JEDEC and industry standards to ensure reliable operation over an extended temperature range. This includes, but is not limited to, Highly Accelerated Stress Test (HAST) or biased 85/85, temperature cycle, autoclave or unbiased HAST, electromigration, bond intermetallic life, and mold compound life. Such qualification testing should not be viewed as justifying use of this component beyond specified performance and environmental limits.

DCU PACKAGE
(TOP VIEW)



DESCRIPTION/ORDERING INFORMATION

This single positive edge triggered D-type flip-flop is designed for 1.65-V to 5.5-V V_{CC} operation.

A low level at the preset (PRE) or clear ($\overline{CLR}$) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and $\overline{CLR}$ are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

This device is fully specified for partial power down applications using I_{off} . The I_{off} circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 2008, Texas Instruments Incorporated

ORDERING INFORMATION⁽¹⁾

T _A	PACKAGE ⁽²⁾		ORDERABLE PART NUMBER	TOP-SIDE MARKING ⁽³⁾
–55°C to 125°C	VSSOP – DCU	Reel of 250	SN74LVC2G74MDCUTEP	CHB


- (1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI website at www.ti.com.
- (2) Package drawings, thermal data, and symbolization are available at www.ti.com/packaging.
- (3) DCU: The actual top-side marking has one additional character that designates the assembly/test site.

FUNCTION TABLE

INPUTS				OUTPUTS	
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	$H^{(1)}$	$H^{(1)}$
H	H	$\uparrow$	H	H	L
H	H	$\uparrow$	L	L	H
H	H	L	X	Q_0	$\bar{Q}_0$

- (1) This configuration is nonstable; that is, it does not persist when $\overline{\text{PRE}}$ or $\overline{\text{CLR}}$ returns to its inactive (high) level.

LOGIC DIAGRAM (POSITIVE LOGIC)



Absolute Maximum Ratings⁽¹⁾

over operating free-air temperature range (unless otherwise noted)

		MIN	MAX	UNIT
V_{CC}	Supply voltage range	–0.5	6.5	V
V_I	Input voltage range ⁽²⁾	–0.5	6.5	V
V_O	Voltage range applied to any output in the high-impedance or power-off state ⁽²⁾	–0.5	6.5	V
V_O	Voltage range applied to any output in the high or low state ⁽²⁾⁽³⁾	–0.5	$V_{CC} + 0.5$	V
I_{IK}	Input clamp current	$V_I < 0$		–50 mA
I_{OK}	Output clamp current	$V_O < 0$		–50 mA
I_O	Continuous output current			±50 mA
	Continuous current through V_{CC} or GND			±100 mA
θ_{JA}	Package thermal impedance ⁽⁴⁾	DCU package		227 °C/W
T_{stg}	Storage temperature range	–65	150	°C

(1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) The input negative-voltage and output voltage ratings may be exceeded if the input and output clamp-current ratings are observed.

(3) The value of V_{CC} is provided in the recommended operating conditions table.

(4) The package thermal impedance is calculated in accordance with JESD 51-7.

Recommended Operating Conditions⁽¹⁾

			MIN	MAX	UNIT
V _{CC}	Supply voltage	Operating	1.65	5.5	V
		Data retention only	1.5		
V _{IH}	High-level input voltage	V _{CC} = 1.65 V to 1.95 V	0.65 × V _{CC}		V
		V _{CC} = 2.3 V to 2.7 V	1.7		
		V _{CC} = 3 V to 3.6 V	2		
		V _{CC} = 4.5 V to 5.5 V	0.7 × V _{CC}		
V _{IL}	Low-level input voltage	V _{CC} = 1.65 V to 1.95 V		0.35 × V _{CC}	V
		V _{CC} = 2.3 V to 2.7 V		0.7	
		V _{CC} = 3 V to 3.6 V		0.8	
		V _{CC} = 4.5 V to 5.5 V		0.3 × V _{CC}	
V _I	Input voltage		0	5.5	V
V _O	Output voltage		0	V _{CC}	V
I _{OH}	High-level output current	V _{CC} = 1.65 V		–4	mA
		V _{CC} = 2.3 V		–8	
		V _{CC} = 3 V		–16	
		V _{CC} = 4.5 V		–24	
I _{OL}	Low-level output current	V _{CC} = 1.65 V		4	mA
		V _{CC} = 2.3 V		8	
		V _{CC} = 3 V		16	
		V _{CC} = 4.5 V		24	
Δt/Δv	Input transition rise or fall rate	V _{CC} = 1.8 V ± 0.15 V, 2.5 V ± 0.2 V		20	ns/V
		V _{CC} = 3.3 V ± 0.3 V		10	
		V _{CC} = 5 V ± 0.5 V		5	
T _A	Operating free-air temperature		–55	125	°C

(1) All unused inputs of the device must be held at V_{CC} or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

Electrical Characteristics

over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS	V _{CC}	MIN	TYP ⁽¹⁾	MAX	UNIT
V _{OH}		I _{OH} = –100 µA	1.65 V to 5.5 V	V _{CC} – 0.1			V
		I _{OH} = –4 mA	1.65 V	1.2			
		I _{OH} = –8 mA	2.3 V	1.9			
		I _{OH} = –16 mA	3 V	2.4			
		I _{OH} = –24 mA		2.3			
		I _{OH} = –24 mA	4.5 V	3.8			
V _{OL}		I _{OL} = 100 µA	1.65 V to 5.5 V			0.1	V
		I _{OL} = 4 mA	1.65 V			0.45	
		I _{OL} = 8 mA	2.3 V			0.3	
		I _{OL} = 16 mA	3 V			0.4	
		I _{OL} = 24 mA				0.55	
		I _{OL} = 24 mA	4.5 V			0.55	
I _I	Data or control inputs	V _I = 5.5 V or GND	0 to 5.5 V			±5	µA
I _{off}		V _I or V _O = 5.5 V	0			±10	µA
I _{CC}		V _I = 5.5 V or GND, I _O = 0	1.65 V to 5.5 V			10	µA
ΔI _{CC}		One input at V _{CC} – 0.6 V, Other inputs at V _{CC} or GND	3 V to 5.5 V			500	µA
C _i		V _I = V _{CC} or GND	3.3 V			5	pF

(1) All typical values are at V_{CC} = 3.3 V, T_A = 25°C.

Timing Requirements

over recommended operating free-air temperature range (unless otherwise noted) (see Figure 1)

			V _{CC} = 3.3 V ± 0.3 V		V _{CC} = 5 V ± 0.5 V		UNIT
			MIN	MAX	MIN	MAX	
f _{clock}				175		200	MHz
t _w	Pulse duration	CLK	2.7		2		ns
		PRE or CLR low	2.7		2		
t _{su}	Setup time, before CLK↑	Data	1.3		1.1		ns
		PRE or CLR inactive	1.2		1.2		
t _h	Hold time, data after CLK↑		1.2		0.5		ns

Switching Characteristics

over recommended operating free-air temperature range (unless otherwise noted) (see Figure 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V _{CC} = 3.3 V ± 0.3 V		V _{CC} = 5 V ± 0.5 V		UNIT
			MIN	MAX	MIN	MAX	
f _{max}			175		200		MHz
t _{pd}	CLK	Q	2.2	7.9	1.4	6.1	ns
		Q̄	2.6	8.2	1.6	6.4	
	PRE or CLR	Q or Q̄	1.7	7.9	1.6	6.1	


SN74LVC2G74-EP

Operating Characteristics

T_A = 25°C


PARAMETER	TEST CONDITIONS	V _{CC} = 3.3 V		V _{CC} = 5 V		UNIT
		TYP		TYP		
C _{pd}	Power dissipation capacitance	f = 10 MHz	37	40		pF

PARAMETER MEASUREMENT INFORMATION



TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{LOAD}
t_{PHZ}/t_{PZH}	GND

V_{CC}	INPUTS		V_M	V_{LOAD}	C_L	R_L	V_{Δ}
	V_i	t_i/t_f					
$1.8\text{ V} \pm 0.15\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	1 k Ω	0.15 V
$2.5\text{ V} \pm 0.2\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	500 Ω	0.15 V
$3.3\text{ V} \pm 0.3\text{ V}$	3 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	50 pF	500 Ω	0.3 V
$5\text{ V} \pm 0.5\text{ V}$	V_{CC}	$\leq 2.5\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	50 pF	500 Ω	0.3 V



- NOTES: A. C_L includes probe and jig capacitance.
- B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
- C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10\text{ MHz}$, $Z_o = 50\text{ }\Omega$.
- D. The outputs are measured one at a time, with one transition per measurement.
- E. t_{PLZ} and t_{PHZ} are the same as t_{PLH} .
- F. t_{PZL} and t_{PZH} are the same as t_{PHL} .
- G. t_{PLH} and t_{PHL} are the same as t_{PLZ} .
- H. All parameters and waveforms are not applicable to all devices.

Figure 1. Load Circuit and Voltage Waveforms


ПРИЛОЖЕНИЕ 2 SN74LS290-D

SN74LS290

DECADE COUNTER; 4-BIT BINARY COUNTER

The SN54/74LS290 and SN54/74LS293 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS290) or divide-by-eight (LS293) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (Q to CP) to form BCD, Bi-quinary, or Modulo-16 counters. Both of the counters have a 2-input gated Master Reset (Clear), and the LS290 also has a 2-input gated Master Set (Preset 9).

- Corner Power Pin Versions of the LS90 and LS93
- Low Power Consumption . . . Typically 45 mW
- High Count Rates . . . Typically 42 MHz
- Choice of Counting Modes . . . BCD, Bi-Quinary, Binary
- Input Clamp Diodes Limit High Speed Termination Effects



NOTE:
The Flatpak version
has the same pinouts (Connection
Diagram) as the Dual In-Line Pack-
age.

PIN NAMES

CP ₀	Clock (Active LOW going edge) Input to ÷2 Section.
CP ₁	Clock (Active LOW going edge) Input to ÷5 Section (LS290).
CP ₁	Clock (Active LOW going edge) Input to ÷8 Section (LS293).
MR ₁ , MR ₂	Master Reset (Clear) Inputs
MS ₁ , MS ₂	Master Set (Preset-9, LS290) Inputs
Q ₀	Output from ÷2 Section (Notes b & c)
Q ₁ , Q ₂ , Q ₃	Outputs from ÷5 & ÷8 Sections (Note b)

NOTES:

- a) 1 TTL Unit Load (U.L.) = 40 μ A HIGH/1.6 mA LOW.
b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.
c) The Q₀ Outputs are guaranteed to drive the full fan-out plus the CP₁ Input of the device.



ON Semiconductor®


<http://onsemi.com>

DECADE COUNTER; 4-BIT BINARY COUNTER

LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 632-08



N SUFFIX
PLASTIC
CASE 646-06



D SUFFIX
SOIC
CASE 751A-02

ORDERING INFORMATION



SN54LSXXXJ	Ceramic
SN74LSXXXN	Plastic
SN74LSXXXD	SOIC

LOADING (Note a)


HIGH	LOW
0.05 U.L.	1.5 U.L.
0.05 U.L.	2.0 U.L.
0.05 U.L.	1.0 U.L.
0.5 U.L.	0.25 U.L.
0.5 U.L.	0.25 U.L.
10 U.L.	5 (2.5) U.L.
10 U.L.	5 (2.5) U.L.

SN74LS290

LOGIC SYMBOL



LOGIC DIAGRAMS



SN74LS290

FUNCTIONAL DESCRIPTION

The LS290 and LS293 are 4-bit ripple type Decade, and 4-Bit Binary counters respectively. Each device consists of four master/slave flip-flops which are internally connected to provide a divide-by-two section and a divide-by-five (LS290) or divide-by-eight (LS293) section. Each section has a separate clock input which initiates state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes. The Q₀ output of each device is designed and specified to drive the rated fan-out plus the $\overline{CP}_1$ input of the device.

A gated AND asynchronous Master Reset ($\overline{MR}_1$, $\overline{MR}_2$) is provided on both counters which overrides the clocks and resets (clears) all the flip-flops. A gated AND asynchronous Master Set ($\overline{MS}_1$, $\overline{MS}_2$) is provided on the LS290 which overrides the clocks and the MR inputs and sets the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the devices may be operated in various counting modes:

LS290

- A. BCD Decade (8421) Counter — the $\overline{CP}_1$ input must be externally connected to the Q₀ output. The $\overline{CP}_0$ input

receives the incoming count and a BCD count sequence is produced.

- B. Symmetrical Bi-quinary Divide-By-Ten Counter — The Q₃ output must be externally connected to the $\overline{CP}_0$ input. The input count is then applied to the $\overline{CP}_1$ input and a divide-by-ten square wave is obtained at output Q₀.
- C. Divide-By-Two and Divide-By-Five Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function ($\overline{CP}_0$ as the input and Q₀ as the output). The $\overline{CP}_1$ input is used to obtain binary divide-by-five operation at the Q₃ output.

LS293

- A. 4-Bit Ripple Counter — The output Q₀ must be externally connected to input $\overline{CP}_1$. The input count pulses are applied to input $\overline{CP}_0$. Simultaneous division of 2, 4, 8, and 16 are performed at the Q₀, Q₁, Q₂, and Q₃ outputs as shown in the truth table.
- B. 3-Bit Ripple Counter — The input count pulses are applied to input $\overline{CP}_1$. Simultaneous frequency divisions of 2, 4, and 8 are available at the Q₁, Q₂, and Q₃ outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.

LS290 MODE SELECTION

RESET/SET INPUTS				OUTPUTS			
$\overline{MR}_1$	$\overline{MR}_2$	$\overline{MS}_1$	$\overline{MS}_2$	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Count			
X	L	X	L	Count			
L	X	X	L	Count			
X	L	L	X	Count			

LS290

BCD COUNT SEQUENCE

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE: Output Q₀ is connected to Input $\overline{CP}_1$ for BCD count.

H = HIGH Voltage Level
L = LOW Voltage Level
X = Don't Care

SN74LS290

LS293 MODE SELECTION

RESET INPUTS		OUTPUTS			
MR ₁	MR ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	L	L	L
L	H			Count	
H	L			Count	
L	L			Count	

TRUTH TABLE

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

Note: Output Q₀ connected to input CP₁.

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-0.4	mA
I _{OL}	Output Current — Low	54 74			4.0 8.0	mA

SN74LS290

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	54	2.5	3.5	V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$, $V_{IN} = V_{IH}$ or V_{IL} per Truth Table
		74	2.7	3.5	V	
V_{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	$I_{OL} = 4.0 \text{ mA}$, $V_{CC} = V_{CC \text{ MIN}}$, $V_{IN} = V_{IL}$ or V_{IH} per Truth Table
		74	0.35	0.5	V	$I_{OL} = 8.0 \text{ mA}$
I_{IH}	Input HIGH Current			20	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
				0.1	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current MS, MR $\overline{CP}_0$ $\overline{CP}_1$ (LS290) $\overline{CP}_1$ (LS293)			-0.4	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
				-2.4		
				-3.2		
				-1.6		
I_{OS}	Short Circuit Current (Note 1)	-20		-100	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current			15	mA	$V_{CC} = \text{MAX}$

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

SN74LS290

AC CHARACTERISTICS (T_A = 25°C, V_{CC} = 5.0 V, C_L = 15 pF)

Symbol	Parameter	Limits						Unit
		LS290			LS293			
		Min	Typ	Max	Min	Typ	Max	
f _{MAX}	CP ₀ Input Clock Frequency	32			32			MHz
f _{MAX}	CP ₁ Input Clock Frequency	16			16			MHz
t _{PLH} t _{PHL}	Propagation Delay, CP ₀ Input to Q ₀ Output		10 12	16 18		10 12	16 18	ns
t _{PLH} t _{PHL}	CP ₀ Input to Q ₃ Output		32 34	48 50		46 46	70 70	ns
t _{PLH} t _{PHL}	CP ₁ Input to Q ₁ Output		10 14	16 21		10 14	16 21	ns
t _{PLH} t _{PHL}	CP ₁ Input to Q ₂ Output		21 23	32 35		21 23	32 35	ns
t _{PLH} t _{PHL}	CP ₁ Input to Q ₃ Output		21 23	32 35		34 34	51 51	ns
t _{PHL}	MS Input to Q ₀ and Q ₃ Outputs		20	30				ns
t _{PHL}	MS Input to Q ₁ and Q ₂ Outputs		26	40				ns
t _{PHL}	MR Input to Any Output		26	40		26	40	ns

AC SETUP REQUIREMENTS (T_A = 25°C, V_{CC} = 5.0 V)

Symbol	Parameter	Limits				Unit
		LS290		LS293		
		Min	Max	Min	Max	
t _W	CP ₀ Pulse Width	15		15		ns
t _W	CP ₁ Pulse Width	30		30		ns
t _W	MS Pulse Width	15				ns
t _W	MR Pulse Width	15		15		ns
t _{rec}	Recovery Time MR to CP	25		25		ns

RECOVERY TIME (t_{rec}) is defined as the minimum time required between the end of the reset pulse and the clock transition from HIGH-to-LOW in order to recognize and transfer HIGH data to the Q outputs.

AC WAVEFORMS




Figure 1

*The number of Clock Pulses required between the t_{PHL} and t_{PLH} measurements can be determined from the appropriate Truth Tables.




Figure 2




Figure 3