Apel	llidos	Nombre	Grupo
	Arquitectura e Ingeniería de Computadore	s. Examen Parcial (Tec	oría). 27/01/2005
respu consi Punt	ucciones Cada pregunta consta de cinco respuestas, y cada una destas que considere ciertas y deje en blanco las que considere falsas derarse cierta o falsa en función de la interpretación, ponga una llamada uación Pregunta con todas las respuestas acertadas: 1 punto. Pregunás de dos fallos 0 puntos. La teoría supone la mitad de la nota del exam	s. Si considera que alguna re a y explique sus argumentos al ınta con un fallo: 0,6 puntos.	spuesta es ambigua y, por tanto, podría dorso de la hoja.
segn de in mem de co resue no to suma cálcu segn	Supongamos la arquitectura básica del DLX, pero nentado en siete etapas, donde el acceso a la memoria estrucciones consume dos ciclos de reloj y el acceso a la noria de datos también. La máquina posee anticipación operandos (forwarding). Las instrucciones de salto se elven en la etapa EX, con predicción estática de "salto mado". Además la etapa EX incluye un multiplicador, un ador de punto flotante y un divisor con tiempos de ulo 5, 2 y 20 ciclos de reloj, respectivamente, todos ellos mentados. Marque cuáles de las siguientes afirmaciones correctas: a) Un par de instrucciones consecutivas de la forma. LD R3, 0(R5) ADD R5, R3, R2 provoca una penalización de un ciclo de reloj.	bits se comporta m b) Supongamos u (2,2). Supongamo instrucción de salt	e bucles anidados un predictor de dos nejor que un predictor de un bit. In predictor de dos niveles de historia se que el estado del predictor para la o S, que tiene asignada la posición X Historia de Saltos (con el formato), es el siguiente: 101 00 10 Pred.
	b) Si un salto no se toma, la penalización es 0 ciclos de reloi.	Tabla d	e Historia de Saltos
en 5 salto una	c) Si un programa contiene dos instrucciones de la forma: MULD F2, F4, F6 ADDD F6, F8, F10 se plantea un riesgo que detendrá el ADDD en la etapa de descodificación hasta que la instrucción MULD haya completado la lectura de registros. d) Las instrucciones pueden ejecutar la fase WB en desorden. e) La detección de las dependencias de tipo EDE en la etapa de descodificación puede hacerse mediante un registro de desplazamiento. upongamos la arquitectura básica del DLX segmentado etapas con las siguientes mejoras: existe forwarding, los s se resuelven en la segunda etapa y se implementa política de saltos retardados. Marque cuáles de las entes afirmaciones son ciertas: a) Si la condición de salto no se cumple, entonces es incorrecto rellenar el "delay slot" con una instrucción del destino del salto. b) Cuando el "delay slot" se rellena con una instrucción previa al salto, entonces la ejecución del salto implica una penalización de un ciclo de reloj. c) La siguiente transformación es correcta:	Si los dos últimos predice que salto S c) En un predictor existen n predictor dos bits asociado que se produce un e) En general, el e saltos dinámicos e flotante que en los 4. Sea una arquitectura instrucción por ciclo, co especulativa basada en (ROB). Marque las afirmi instrucción son: lar del resultado y "co b) Una instrucción cuando el ROB es cuando el ROB es interrupciones predinterrupciones predinterrupciones predinter un del resultado, escriber o cuando una in del resultado, escriber o cuando escriber o cuando una in del resultado, escriber o cuando el ROB escriber o cuando una in del resultado, escriber o cuando una in del resultado, escriber o cuando el ROB escriber o cuando una in del resultado, escriber o cuando una in del resultado, escriber o cuando el ROB escriber o cuando una in del resultado, escriber o cuando una in del resultado, escriber o cuando el ROB escriber o cuando una in del resultado, escriber o cuando el ROB	saltos no se han tomado, entonces se se toma. de dos niveles (n, m), para cada salto es de 2 ^m bits. de dos bits, el contador saturado de a cada salto se incrementa cada vez acierto en la predicción. comportamiento de los predictores de es mejor en los programas de punto de punto fijo. a capaz de lanzar a ejecución una n planificación dinámica y ejecución uso de un buffer de reordenamiento aciones correctas: mas fases del procesamiento de una nzamiento (issue), ejecución, escritura mmit". de salto puede lanzarse a ejecución tá lleno. mite implementar un modelo de cisas. strucción de suma en punto flotante mit", es posible que el resultado no se in registro del Banco de Registros.
	sub r1,r2,r3 sub r1,r2,r3 beqz r1, et beqz r1, et nop add r6,r1,r1 add r6,r1,r1 xor r8,r6,r5	donde se encuentr 5. Marque cuáles de memoria cache son corre	las siguientes afirmaciones sobre
	et: sub r5,r6,r7 et: sub r5,r6,r7	la tasa de fallos. □ b) En un sistema d	ache de dos niveles (L1,L2) la tasa de
	d) Si el compilador rellena el "delay slot" con una instrucción del destino del salto y el salto se toma, entonces se produce una penalización de un ciclo de rolo.	fallos local en L1 e c) El alargamiento el número de fallos d) Al ejecutar u	s igual a la tasa de fallos global en L1 de arrays en una técnica para reducir siniciales.
	reloj. e) La instrucción que ocupa el "delay slot" siempre se ejecutará completamente, tanto si el salto se toma como si no se toma	totalmente asocia estos datos pode iniciales y de capa e) La penalizació como consecuence	tiva se producen 4016 fallos. Con mos afirmar que la suma de fallos cidad ha sido 4016. n media por instrucción (en ciclos) cia de no tener una cache perfecta,
	Marque cuáles de las siguientes afirmaciones sobre icción de saltos son correctas:		expresión: esos a memoria por instruc) x α (Ciclos de penalización por fallo)]