## Ingeniería Superior de Informática. Curso 3°. Ampliación de Estructura de Computadores. GRUPO B Examen Final. TEORÍA. 18 de Junio de 2004

Nomb	ore:			
DNI:	-		<u> </u>	
	vertical (V). Cara	cteriza ca	da uno de ellos.	ser horizontal (H), vertical por campos (VC) o ón, micro-instrucción, micro-rutina y micro-
R1. (a) H: V: VC:				
	cro-orden: operación:			
Micro-	instrucción:			
Microp	orograma:			
P2.	Indique cómo s MIPS multicicle		tratar una rutina d	e fallo de acceso a la cache en la implementación
Р3.	anticipación de mostrando las d	operando lependenc	y salto en 2 etapas. cias que aparecen, el	ecuta en un MPIS segmentado de 5 etapas con Determinar el diagrama de tiempos de ejecución número de ciclos que tarda en ejecutarse, el que ordenación del código que acelere al máximo la
	-	lw	\$1, 00(\$2)	
		addi beq	\$3,\$1,1 \$0,\$0,.label	
		lui	\$6,12	: equivale a addi \$6,\$0,12
	1 -1 1 .	add	\$1,\$2,\$3	
	.label:	lw subi	\$2,400(\$1) \$6,\$3,200	
		lw	\$12,64(\$6)	
R3	(Ver detrás)	SW	\$12,20(\$5)	

а	Diagrama	de	tiemnos
a.	Diagrama	uc	nembos

lw	<u>IF</u>	ID	<u>ΕΧ</u>	ME	WR						
addi						 	 		 	 	
beq						 	 		 	 	
lui						 	 		 	 	
add						 	 		 	 	
lw						 	 		 	 	
subi						 	 	_	 	 	
lw						 	 		 	 	
SW						 	 	_	 	 	


- b. Número de ciclos con anticipación:
- c. Número de ciclos sin anticipación:
- d. Reordenación de instrucciones y número de ciclos:

## Ingeniería Superior de Informática. Curso 3°. Ampliación de Estructura de Computadores. GRUPO B Examen Final. TEORÍA. 18 de Junio de 2004

P4.	de generaciór valores de los	nos $g_{ij} = g_i \ p_{i+1} \dots p_{j-1} \ p_j + g_{i+1} \ p_{i+2} \dots p_{j-1} \ p_j + \dots + g_{j-1} p_j + g_j$ para $j > i$ , como condición n de acarreos entre las etapas i y j de un sumador de n bits, ¿para qué relación de s subíndices i, j, k, h se cumple que $g_{ij} = g_{ik} \ p_{hj} + g_{kj}$ ? ifica la siguiente expresión: $c_i = g_{0i} = g_{ii} + g_{0i-1} \ p_{ij}$ , para cualquier i, tal que $0 < i \le j$ ?
R4.		
a.		
b.		
P5.		tar números en representación IEEE-754 simple precisión, indicar si las siguientes
		son ciertas o falsas y justificar la respuesta. rcambio de operandos puede o no haber pre-alineación
		resta efectiva nunca se produce rebose
	c. Si los expo	nentes son iguales no es necesario el paso de pos-normalización
		onentes se diferencian en más de 1 y se realiza una resta efectiva no es necesario el
	paso de pos-n e Si los expo	onentes son iguales y se realiza una resta efectiva no hay redondeo
R5.		
a.	Cierto □	Falso □
b.	Cierto □	Falso □
c.	Cierto □	Falso □
d.	Cierto □	Falso □
e.	Cierto □	Falso □
P6.	Wallace, el ti- acarreo y la s b. Para calcul tangente es 2' dependerá de c. En un divis realizar deper d. La mantisa G= 0, R= 1, S	r números mediante sumadores creados uniendo sumadores carry-save en árboles de empo total de cálculo no depende del tamaño de los números ya que, al calcular el uma por separado, cada etapa necesita sólo dos niveles lógicos lar un seno mediante el método CORDIC, se itera sumando o restando ángulos cuya i, hasta que se llega al ángulo deseado. Por tanto el número de iteraciones requerido lángulo deseado. Sor por convergencia multiplicativo, el número máximo de iteraciones que hay que nde del número n de bits del divisor, en concreto mediante la relación log <sub>2</sub> n a-resultado de una suma en punto flotante es: 1,111000. Y los bits de redondeo son S= 1. Si se aplica el método de redondeo por defecto del estándar IEEE-754, el
D.5	valor redonde	eado de la mantisa: 1,111001.
R5.	Cierto □	Falso □
b.	Cierto □	Falso □
C.	Cierto □	Falso □
d.	Cierto □	Falso □

## Ingeniería Superior de Informática. Curso 3º. Ampliación de Estructura de Computadores. Examen Final. PROBLEMAS. 18 de Junio de 2004

P1.



Dada esta ruta de datos, variante para MIPS centrada alrededor de un bus:

a. Escribe las micro-operaciones en formato de transferencia de registros de cada una de las instrucciones básicas: tipo-R, load, store y beq, indicando las señales de control activas en cada ciclo.

(Si para que funcione es imprescindible introducir alguna modificación, indicar cuál es e incorporarla) b. ¿Cuál es el rendimiento de esta máquina expresado en MIPS para una proporción de instrucciones 50%, 20%, 10%, 2.5% (beq-salta) y 17.5% (beq-no\_salta) si la frecuencia de reloj es 100 MHz? N.B. Suponer que las operaciones de la UAL son: A+B, A-B, A&B, A | B, A+4.

a.
ADD r3,r1,r2: *IR* ← *MEM[PC]*; *A* ← *PC* 

MAS=1,MW=0,LIR; EPC,AS=1,LA

LD r2,r1(imm): $IR \leftarrow MEM[PC]$ ;  $A \leftarrow PC$ 

MAS=1,MW=0,LIR; EPC,AS=1,LA

ST r2,r1(imm): $IR \leftarrow MEM[PC]; A \leftarrow PC$ 

MAS=1,MW=0,LIR; EPC,AS=1,LA

BEQ r1,r2,imm: $IR \leftarrow MEM/PC/; A \leftarrow PC$ 

MAS=1,MW=0,LIR; EPC,AS=1,LA

## Ingeniería Superior de Informática. Curso 3º. Ampliación de Estructura de Computadores. Examen Final. PROBLEMAS. 18 de Junio de 2004

P2. Dividir los siguientes operandos utilizando el algoritmo de división sin restauración:  $D=01101011;\ d=1100.$ 

Paso	D	d