Apel	llidos	Nombre	Grupo	
	Arquitectura e Ingeniería de Computado	res. Examen Parcial (Te	oría). 10/02/2009	
puest rarse No se Punt	ucciones Cada pregunta consta de cinco respuestas, y cada una las que considere ciertas y deje en blanco las que considere falsas. S cierta o falsa en función de la interpretación, ponga una llamada y exe permite la utilización de calculadora. uación Pregunta con todas las respuestas acertadas: 1 punto. Prenás de dos fallos 0 puntos. La teoría supone la mitad de la nota del exerción.	i considera que alguna respuest plique sus argumentos al dorso gunta con un fallo: 0,6 puntos.	a es ambigua y, por tanto, podría considede la hoja.	
1. Para ejecutar el programa P un procesador ejecuta 10 ¹² instrucciones, invirtiendo un promedio de 2 ciclos de reloj por instrucción. Una de cada diez instrucciones es de punto flotante. La frecuencia de reloj es 2 GHz. Marque cuáles de las siguientes afirmaciones son correctas.		3. Supongamos la arquitectura básica del DLX, segmentado en 5 etapas, que tiene un Branch Target Buffer (BTB) en la etapa IF, con 8K entradas y emplazamiento directo. La anchura del PC es 32 bits. Los saltos se resuelven en la etapa DE. Marque cuáles de las siguientes afirmaciones son co-		
\times	a) La duración media de una instrucción es 1 ns	rrectas.		
	b) El rendimiento es 500 MIPS.	der a la cache de	el contenido del PC se usa para acce- instrucciones y al BTB. Además am-	
X	c) El rendimiento es 100 MFLOPS.	bos accesos se ha b) El campo de TA bits.	acen en paralelo. AG del BTB tiene una anchura de 16	
	 d) Si los cálculos enteros consumen el 40% del tiempo de ejecución, entonces los ciclos de reloj en promedio consumidos por cada instrucción de PF son 12. e) Supongamos que los cálculos enteros consumen el 40% del tiempo de ejecución. Si introducimos un coprocesador matemático que reduce el tiempo de ejecución de las instrucciones en PF a una sexta parte, entonces el tiempo global de ejecución del 	 □ c) Si el porcentaje ces la penalizació ☑ d) Si la frecuencia entonces la penal □ e) En cada acceso determinada por la 	de saltos tomados es del 40%, enton- n media por salto es 0,4 ciclos. a de predicciones incorrectas es 0,15, ización media por salto es 0,15 ciclos. o al BTB la entrada seleccionada viene os bits más significativos del PC.	
	programa se reduce a la mitad del original.	tithreading son correctas	s siguientes afirmaciones sobre mul- s:	
2. Supongamos una Unidad de Ejecución que utiliza el algoritmo de Tomasulo (sin especulación) para la planificación dinámica de instrucciones. Supongamos que la máquina tiene: 8 load buffers, 3 store buffers, 4 estaciones de reserva para la suma, 3 estaciones de reserva para el producto y 32 registros de punto flotante. Marque cuáles de las siguientes afirmaciones son correctas:		quitectura VLIW. b) Con multithrea ejecución instrucc ciclo de reloj. c) El paralelismo a parente al prograr thread (TLP) no lo		
	a) Cuando una instrucción ADDD realiza la fase WRITE coloca sobre el Bus de Datos Común el valor del resultado acompañado del número del registro destino.	de instrucciones d	cturas multithread donde la ejecución le cada thread se hace en orden. debe tener un contador de programa	
	b) Cada load buffer está compuesto de los siguientes campos: (Ocupado, TAG, Dirección, Valor).		5. Marque cuáles de las siguientes afirmaciones sobre me-	
X	c) El campo TAG debe tener una anchura mínima de 4 bits.		a de memoria cache de dos niveles e fallos local en L1 y la tasa de fallos	
\times	d) Cuando una instrucción ADDD realiza la fase	global en L1 son i		

ISSUE los contenidos de los campos (TAG, Valor) de los registros fuente se copian en los campos

(TAG, Valor) de la estación de reserva seleccionada.

e) El tamaño de la ventana de instrucciones es 50.

□ b) Si el procesador genera 10.000 referencias a memo-

c) La utilización de "buffers" de escritura es una técnica

d) En una cache totalmente asociativa se pueden producir fallos iniciales y de capacidad, pero no fallos de

e) En una sistema de memoria con dos niveles de cache (L1, L2), donde la cache L2 es no inclusiva, los datos

ria y se producen 200 fallos en L1 y 50 en L2, la

tasa de fallos global de L1 es del 2,5%

para reducir la penalización por fallo.

que están en L1 también están en L2.

conflicto.