Apellidos	Nombre	Grupo
Arquitectura e Ingeniería de Comput	adores. Examen Parcial (Teor	ía). 8/02/2007
nstrucciones Cada pregunta consta de cinco respuestas, y cada o puestas que considere ciertas y deje en blanco las que considere falsa arse cierta o falsa en función de la interpretación, ponga una llamada Puntuación Pregunta con todas las respuestas acertadas: 1 punto con más de dos fallos 0 puntos. La teoría supone la mitad de la nota de	as. Si considera que alguna respuesta e y explique sus argumentos al dorso de . Pregunta con un fallo: 0,6 puntos. Pre	s ambigua y, por tanto, podría conside- la hoja.
 Marque cuáles de las siguientes afirmaciones sobre planicación de instrucciones son correctas: a) Un procesador superescalar con planificación estática lanza a ejecución en cada ciclo de reloj el mismo núme ro de instrucciones. 	marca (TAG) del reg a □ e) Las dependencia	a fase de lectura de operandos y la istro F10 se sobreescribe. as EDL se resuelven mediante re- nico de registros.
 b) Un procesador superescalar con planificación dinámi ca lanza a ejecución en cada ciclo de reloj un número variable de instrucciones. c) Un procesador VLIW lanza a ejecución en cada ciclo de reloj el mismo número de instrucciones. 	páginas de 64 Kbytes. Cac nable individualmente me bits. La jerarquía de memo ticas:	a con memoria virtual que maneja da byte de la memoria es direccio- diante direcciones físicas de 34 oria tiene las siguientes caracterís-
 d) La planificación de instrucciones en las arquitecturas VLIW es dinámica. e) Si un procesador implementa planificación estática de instrucciones, entonces las instrucciones finalizan en e mismo orden en que se lanzan. 	cedida físicamente marca buffer de prebúsqueda con Nivel 1 (D-cache): empla con 2 vías, virtualmente a	zamiento directo, virtualmente acda, de tamaño máximo. Tiene un capacidad para un bloque. Izamiento asociativo por conjuntos accedida físicamente marcada, de
2. Supongamos la arquitectura básica del DLX, pero seg- nentado en siete etapas, donde el acceso a la memoria de nstrucciones consume dos ciclos de reloj y el acceso a la nemoria de datos también. La máquina posee anticipación de operandos (forwarding). Las instrucciones de salto se esuelven (y realizan la carga del PC) en la etapa EX, y se	con direcciones físicas, cor - Tamaño de bloque de cad Marque cuáles de las sigui	che: es siempre128 bytes. entes afirmaciones son correctas. cache del nivel 1 es 128 Kbytes.
usa predicción estática de "salto no tomado". Además la etapa EX incluye un multiplicador, un sumador de punto lotante y un divisor con tiempos de cálculo 5, 2 y 10 ciclos de reloj, respectivamente, todos ellos con intervalo de iniciación 1. Marque cuáles de las siguientes afirmaciones son correctas: X a Las dependencias EDE pueden provocar paradas en	□ c) El campo TAG en 1 tiene una anchura □ d) El campo de TAG cache del nivel 1 tier □ e) El campo de TAG	en el buffer de prebúsqueda de la l- ne una anchura de 26 bits. en el directorio de la cache de nivel
 el lanzamiento de instrucciones. b) Las dependencias EDL pueden provocar paradas en el lanzamiento de instrucciones. 		ga típica de un sistema que im-
 □ c) La presencia en un programa de dos instrucciones en punto flotante de la forma: ADDD F2, F4, F6 ADDD F6, F4, F8 provoca un ciclo de penalización. □ d) La aplicación de forwarding permite evitar todas las 	slot de un ciclo de reloj, es B y C. El % de instruccione A=25%, B=15%, C=20%. S las dependencias de contro	altos retardados, siendo el delay tá constituida por los programas A, es de salto de cada programa es Se supone que en estos programas ol son las únicas que provocan lad del compilador para rellenar el
paradas por dependencias LDE, excepto en el caso de que la dependencia sea provocada por una instrucción LOAD.	delay slot viene dada por la	a siguiente gráfica: 50 50
e) Cada salto tomado implicará tres ciclos de penalización.	Prog. B	56
B. Supongamos un DLX con planificación dinámica de instrucciones mediante Scoreboard, donde las operaciones de punto flotante tienen una latencia de seis ciclos de reloj. Marque cuáles de las siguientes afirmaciones son correctas: a) Dos instrucciones consecutivas de la forma ADDD F12, F10, F16 ADDD F16, F8, F12 pueden lanzarse en ciclos consecutivos, siempre que no provoquen riesgos estructurales ni EDE. b) Cuando una instrucción ha completado la fase de	% de saltos en lo una instrucción de % de saltos en lo una instrucción que o ma instrucción que o marque cuáles de las sigui	25 25 25 26 27 25 26 27 25 26 26 27 27 27 27 27 27 27 27 27 27 27 27 27

"lectura de operandos", los "flags de lectura" de la uni-

dad funcional que ejecuta la instrucción adoptan el valor

está en la fase de lanzamiento y que el campo de marca

(TAG) del registro F10 no está vacío. Entonces dicha

c) Las dependencias EDL se chequean en la fase de

d) Supongamos que la instrucción:

ADDD F10, F6, F8

"NO"

lanzamiento.

- a) En el programa A, el 50% de los delay slots se rellenan con NOP.
- c) En el programa B, el 80% de los delay slots rellenados con una instrucción del programa hacen trabajo útil.
- ☑ d) El CPI del programa C es 1,15.
 - e) El CPI del programa A es 1,125