
## University of Guilan Computer Engineering Department

Computer-Aided Design Homework #34 Fall 2018

## نکات مهم∷

- 1) تمرین های زیر را با نوشتن کد VHDL و Testbench مربوط به آن پیادهسازی و تست نمایید (با استفاده از ActiveHDL).
  - 2) یک فایل گزارش ایجاد نموده و خروجی های شبیه سازی و توضیحات مورد نیاز را در آن قرار دهید.
- 3) کل یوشههای مربوط به پیادهسازی و گزارش را در یک فایل zip شده قرار دهید، نام آن را به نام " $CAD\_HW04\_Name$ " تغییر دهید.
  - 4) فقط یک فایل zip شده به اَدرس https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh ارسال کنید.
- 1- یک شمارنده باینری 12 بیتی طراحی کنید که اولا هر زمان ورودی CountEn یک باشد شـمارنده بشـمارد، ثانیـا حـداکثر تـا CountEn مارنده به صفر بازگردد. درصورت صفر شدن CountEn شمارش متوقف شود و درصورت 1080 شدن مقدار شمارنده، به صفر بازگردد.
- 2 مداری دارای سه ورودی تک بیتی X ، Start و X و است. ماشین حالت این مدار را به گونه ای طراحی کنید که بعد از یک شدن Start شدن X توالی X
  - 3- یک RAM طراحی کنید که دارای دو سری پورت برای کنترل حافظه میباشد (Dual-Port Memory).
  - Generic: Data\_Width and Addr\_Width (default = 8)
  - Inputs: Clk, CS1, WE1, Addr1, CS2, WE2, Addr2
  - InOut: Data1, Data2

اگر سیگنال CSx فعال باشد، براساس WEx عمل نوشتن یا خواندن بدین صورت انجام می شود: اگر WEx یک باشد، داده WEx می فعال باشد، براساس WEx عمل نوشته می شود؛ و اگر WEx صفر باشد، عمل خواندن از سطر مربوط به Addrx انجام می شود و روی Datax قرار می گیرد (در بقیه موارد باید روی Datax مقدار (Z) نوشته شود).





مهلت تحويل: جمعه 23 آذر 1397، تا ساعت 23:55

موفق باشيد

فاطمه گلپور، میلاد خداویردی